JP2008102101A - 静電耐圧評価装置および静電耐圧評価方法 - Google Patents

静電耐圧評価装置および静電耐圧評価方法 Download PDF

Info

Publication number
JP2008102101A
JP2008102101A JP2006286903A JP2006286903A JP2008102101A JP 2008102101 A JP2008102101 A JP 2008102101A JP 2006286903 A JP2006286903 A JP 2006286903A JP 2006286903 A JP2006286903 A JP 2006286903A JP 2008102101 A JP2008102101 A JP 2008102101A
Authority
JP
Japan
Prior art keywords
withstand voltage
terminal
source driver
charge
electrostatic withstand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006286903A
Other languages
English (en)
Other versions
JP4391512B2 (ja
Inventor
Narakazu Shimomura
奈良和 下村
Toshio Mitsumoto
敏雄 三本
Koichi Kamiyama
浩一 上山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006286903A priority Critical patent/JP4391512B2/ja
Priority to CN2007800387648A priority patent/CN101529263B/zh
Priority to PCT/JP2007/070259 priority patent/WO2008047837A1/ja
Priority to US12/311,857 priority patent/US7990170B2/en
Priority to TW096139337A priority patent/TWI352816B/zh
Publication of JP2008102101A publication Critical patent/JP2008102101A/ja
Application granted granted Critical
Publication of JP4391512B2 publication Critical patent/JP4391512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】半導体装置の故障状況をより良く再現し、半導体装置の静電破壊に対する耐量を評価する。
【解決手段】ソースドライバ１２０の入力端子または出力端子に接続可能となっており、ソースドライバ１２０に電荷を付与する第１接続部１５と、第１接続部１５が接続された端子とは異なる端子に接続可能、かつ、接続した端子を接地可能とする第２接続部１６とを備え、パルス性の電荷を付与する印加装置１０と、ソースドライバ１２０の複数の出力端子に接続可能となっており、かつ、これら複数の出力端子を電気的に１つにまとめる共通接続部５１とを備えており、ソースドライバ１２０の出力端子には、共通接続部５１を介して第１接続部１５または第２接続部１６を接続するようになっている。
【選択図】図１

Description

本発明は、静電耐圧評価装置および静電耐圧評価方法に関するものである。
従来、電子デバイス（半導体装置）が、各種の電子機器に広く用いられている。電子デバイスは、製造過程や電子機器への実装時などにおいて、静電気が帯電してしまうことがある。それゆえ、帯電した静電気が放電することにより、電子デバイスが破壊することがある。よって、電子デバイスの設計時には、静電気に対する耐量を十分に確保することが必要となる。
また、近年では、例えば、ソースドライバＬＳＩやゲートドライバＬＳＩなどの電子デバイスを大型液晶パネルで用いるために、上記電子デバイスの多出力端子化が進められている。さらに、上記多出力端子化が進められている一方で、コストダウンを行うために、上記電子デバイスのチップ縮小化を目指した微細化が進められている。このため、上記微細化によって、電子デバイスに設けられた保護素子、電源ライン、およびＧＮＤラインが、静電破壊に弱くなる方向（小さく、細く、薄く）にある。
また、車載用の表示装置などでは、半導体素子に求められる規格が一層厳しくなっている。これにより、静電破壊試験における静電耐圧評価装置や静電耐圧評価方法の重要性が増している。
静電破壊試験は、静電気放電に対する電子デバイスの破壊耐量を測定するために、電子デバイスにおける静電気放電をシミュレーションする試験である。静電破壊試験では、破壊状況を再現するモデルを作成することにより、電子デバイスの静電破壊に対する耐量を測定している。
ここで、静電破壊のソース・モデルは、その発生要因によって、ＨＢＭ（human-body model：人体モデル）、ＣＤＭ（charged-device model：帯電デバイス・モデル）、およびＭＭ（machine model：マシン・モデル）の三つに大別される。
ＨＢＭやＭＭは、電子デバイス自体は帯電していないが、静電帯電した他の物体（人や機械）が電子デバイスの端子に触れることにより放電が起こることによって、電子デバイスが破壊するモードである。
ＣＤＭは、電子デバイス自体が、摩擦、誘電または帯電物体との直接な接触により帯電し、電子デバイスの端子に外部の導体が接触したときに起こる放電によって、電子デバイスが破壊するモードである。
以上のように、電子デバイスは、設計時に、上記破壊モードを再現した評価装置によって、静電破壊に対する耐量が測定される。これにより、電子デバイスが製造過程や電子機器へ実装される際、静電破壊が起こらない事が確認されている。
そこで、上記破壊モードを再現し、半導体装置の静電破壊の耐量を評価する方法が、例えば、特許文献１に開示されている。図１１および図１２を参照しながら、従来の半導体装置の評価方法と、特許文献１に記載されている従来の半導体装置の評価方法とについて説明する。
図１１は、従来における、ＨＢＭやＭＭで評価を行うための構成を示す図である。
半導体装置２０１において、外部電極２０２ａ〜２０２ｄのうち、基準端子（外部電極２０２ａ）と測定端子（外部電極２０２ｄ）とを選択する。そして、スイッチ２０３を電源２０５側にオンして、電源２０５から供給される高電圧によって、容量２０４を充電する。その後、スイッチ２０３を電源２０５側から半導体装置２０１側に切り替えることによって、容量２０４から半導体装置２０１の基準端子と測定端子との間へ放電を行う。これにより、半導体装置２０１の破壊が再現され、静電破壊の耐量を評価する。
図１２は、特許文献１で提案されている、ＣＤＭで評価を行うための構成を示す図である。
半導体装置３０１は、外部電極３０２、および、絶縁外囲部３０３によって外部電極３０２と絶縁されている接触電極３０４を備えている。そして、スイッチ３０５をオンして、電源３０６により半導体装置自身である接触電極３０４に電荷を充電する。その後、接触電極３０４から外部電極３０２までを通じて放電を行う。これにより、半導体装置３０１の破壊が再現され、静電破壊の耐量を評価する。
以上のように、静電破壊試験を行ったり、また、電子デバイスに保護回路を設けるなどの対策を行ったりすることで、電子デバイスの静電破壊を防止している。
特開昭５７−８０５７７号公報（１９８２年５月２０日公開）
しかしながら、近年、十分に対策を行った電子デバイスが、製造工程における電子機器への実装時に破壊する例が見られる。特に、例えば、液晶テレビなどの大型の表示装置の製造工程において、液晶ディスプレイやプラズマディスプレイなどの表示パネルの駆動用デバイスが破壊される例が発生している。
例えば、液晶ディスプレイの表示パネル（以下、液晶パネル）では、複数のソースラインやゲートラインが網目状に設けられている。そして、複数のソースラインやゲートラインに電流を供給するために、駆動用ＬＳＩが備えられている。
上記液晶パネルの製造工程にて、液晶パネルの表面を保護するために貼られたラミネートフィルムを剥離すると、液晶パネルの表面が帯電する。それゆえ、帯電した電荷が、液晶パネルのソースラインやゲートラインを通じ、駆動用ＬＳＩの出力端子へ加わる。
このとき、駆動用ＬＳＩの入力端子が、作業時または測定時に他の物体に接触すると、液晶パネルに帯電した電荷が放電する。詳細には、液晶パネルに帯電した電荷が、駆動用ＬＳＩの出力端子から駆動用ＬＳＩ内部を通過し、駆動用ＬＳＩの入力端子を介して、他の物体に流れる。これにより、駆動用ＬＳＩが静電破壊してしまう。
すなわち、上記液晶パネルのような表示パネルに帯電した電荷の放電は、表示パネルの駆動用ＩＣの全出力端子に印加されると考えられる。それゆえ、特に大型の表示パネルでは、容量が大きく帯電する電荷も大きいため、上記駆動用ＩＣの全出力端子に印加される放電量は非常に大きなエネルギー量となる。
例えば、３７型液晶ディスプレイにおいて、表示パネルのラミネートフィルムを剥離する製造工程で発生する電荷量は、数百ｎＣ〜数千ｎＣである。この電荷量は、ＨＢＭやＭＭで発生する電荷量に比べて、非常に大きな電荷量である。ＨＢＭで発生する電荷量は数百ｎＣ、ＭＭで発生する電荷量は数十ｎＣである。
よって、大型ディスプレイ製造工程において、表示パネルの駆動用ＬＳＩに加わるエネルギー量は、従来のＨＢＭやＭＭが想定するエネルギー量とは桁違いに大きい場合があることがわかった。
したがって、大型ディスプレイの表示パネルにおける故障状況は、従来のＨＢＭ、ＭＭ、およびＣＤＭといった評価モデルで行っていた、特定端子へ電荷を印加する方法で再現させていた静電破壊とは異なる故障モードであることは明らかである。
それゆえ、従来の静電破壊に対する耐量を評価する方法では、上記のような高エネルギーが駆動用ＬＳＩの出力端子に印加された場合の評価は困難であるといった問題点が生じている。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、半導体装置の故障状況をより良く再現し、半導体装置の静電破壊に対する耐量を評価することができる静電耐圧評価装置および静電耐圧評価方法を提供することにある。
本発明の静電耐圧評価装置は、上記課題を解決するために、複数の入力端子および出力端子を備える測定対象デバイスの静電耐圧を評価する静電耐圧評価装置において、上記入力端子または出力端子に接続可能となっており、上記測定対象デバイスに電荷を付与する第１接続部と、当該第１接続部が接続された端子とは異なる端子に接続可能、かつ、接続した端子を接地可能とする第２接続部とを備え、パルス性の電荷を付与する印加手段と、上記測定対象デバイスの複数の出力端子に接続可能となっており、かつ、これら複数の出力端子を電気的に１つにまとめる共通接続部とを備えており、上記測定対象デバイスの出力端子には、上記共通接続部を介して第１接続部または第２接続部を接続するようになっていることを特徴としている。
上記の構成によれば、測定対象デバイスの出力端子には、共通接続部を介して第１接続部または第２接続部を接続するようになっており、また、第２接続部は、第１接続部が接続された端子とは異なる端子に接続可能、かつ、接続した端子を接地可能となっていることにより、第１接続部から測定対象デバイスに付与される電荷が、測定対象デバイス内を流れる。
それゆえ、例えば、測定対象デバイスの出力端子には、共通接続部を介して第１接続部が接続されている場合、複数の出力端子全部に同時に電荷が印加され、何れかの入力端子が接地されることによって、電荷が接地に通じる入力端子に一斉に流れ込んで破壊が発生する故障状況をより良く再現することが可能となる。
また、各接続される端子毎に、接続された端子に応じて上記故障状況がより良く再現された測定対象デバイスの内部経路に対して、付与された電荷により測定対象デバイスの静電破壊耐量を評価することが可能となる。
したがって、本発明の静電耐圧評価装置では、測定対象デバイスの故障状況をより良く再現し、測定対象デバイスの静電破壊に対する耐量を評価することが可能となる。
また、本発明の静電耐圧評価装置は、上記測定対象デバイスは、表示パネルに備えられる表示駆動用半導体装置であることが好ましい。
ここで、表示パネルに備えられる表示駆動用半導体装置は、複数の出力端子および入力端子を有している。また、表示パネルでは、例えば、製造工程などにおいて、表示パネルの表面一面が帯電してしまうことがある。これにより、帯電した電荷が、表示駆動用半導体装置の複数の出力端子全部に印加される。このとき、表示駆動用半導体装置の何れかの入力端子が何らかによって接地につながれてしまうと、帯電した電荷が放電する。それゆえ、複数の出力端子に印加された電荷が、一斉に接地につながれた入力端子に流れ込んでしまう現象が発生する。
それゆえ、上記の構成によれば、上記発生する現象をより良く再現し、表示駆動用半導体装置の静電破壊に対する耐量を評価することが可能となる。
また、本発明の静電耐圧評価装置は、上記印加手段は、電荷を蓄える容量素子を備えており、当該容量素子の容量は、上記表示駆動用半導体装置が上記表示パネルに備えられる場合に当該表示パネルが帯電したときに蓄積される電荷量に基づいて、当該電荷量と等価となるように設定可能となっていることが好ましい。
上記の構成によれば、充電した容量素子を放電することにより、第１接続部から表示駆動用半導体装置に電荷を付与し、表示駆動用半導体装置に電荷を流すことが可能となる。しかも、容量素子の容量は、表示駆動用半導体装置が表示パネルに備えられる場合に当該表示パネルが帯電したときに蓄積される電荷量に基づいて、当該電荷量と等価となるように設定可能となっていることにより、実際に表示駆動用半導体装置が表示パネルに実装され帯電したときに、表示駆動用半導体装置に流れる電荷量と等価な電荷量を流すことが可能となり、表示駆動用半導体装置の故障状況をさらにより良く再現することが可能となる。
また、本発明の静電耐圧評価装置は、上記印加手段は、上記表示駆動用半導体装置が上記表示パネルに備えられる場合の当該表示パネルの内部インピーダンスに基づいて、当該内部インピーダンスと等価となるように設定可能なインピーダンスを有するインピーダンス素子を備えていることが好ましい。
例えば、上記のように、表示パネルが帯電してしまうことがあるが、このとき、表示パネルは内部インピーダンスを有している。
そこで、上記の構成によれば、印加手段が、表示駆動用半導体装置が表示パネルに備えられる場合の当該表示パネルの内部インピーダンスに基づいて、当該内部インピーダンスと等価となるように設定可能なインピーダンスを有するインピーダンス素子を備えていることにより、実際に表示駆動用半導体装置が表示パネルに実装され帯電したときに、表示駆動用半導体装置に流れ込む電荷と等価な電荷を付与することが可能となり、表示駆動用半導体装置の故障状況をさらにより良く再現することが可能となる。
また、本発明の静電耐圧評価装置は、上記容量素子は、容量が１ｐＦ〜１μＦであることことが好ましい。これにより、表示駆動用半導体装置が表示パネルに備えられる場合に当該表示パネルが帯電したときに蓄積される電荷量に相当する電荷量を容量素子が備えることになり、表示駆動用半導体装置の故障状況をさらにより良く再現することが可能となる。
また、本発明の静電耐圧評価装置は、上記インピーダンスは、１Ω〜１００Ωの抵抗により設けられていることが好ましい。
また、本発明の静電耐圧評価装置は、さらに、上記インピーダンスには、直列に接続される０．１μＨ〜１０μＨのインダクタが含まれることが好ましい。
これにより、表示駆動用半導体装置が表示パネルに備えられる場合の当該表示パネルの内部インピーダンスに相当するインピーダンスを生成することになり、表示駆動用半導体装置の故障状況をさらにより良く再現することが可能となる。
本発明の静電耐圧評価方法は、上記課題を解決するために、複数の入力端子および出力端子を備える測定対象デバイスの静電耐圧を評価する静電耐圧評価方法において、上記複数の出力端子を電気的に１つにまとめる共通接続部を、当該複数の出力端子に接続するステップと、上記入力端子および共通接続部を介した出力端子の何れか一方の端子に、パルス性の電荷を付与するとともに、他方の端子を接地するステップとを含むことを特徴としている。
上記の構成によれば、複数の出力端子を電気的に１つにまとめる共通接続部を、当該複数の出力端子に接続した後、入力端子および共通接続部を介した出力端子の何れか一方の端子に、パルス性の電荷を付与するとともに、他方の端子を接地することにより、入力端子および共通接続部を介した出力端子の何れか一方の端子から付与されたパルス性の電荷が、測定対象デバイス内を流れる。
それゆえ、例えば、共通接続部を介した出力端子にパルス性の電荷を付与する場合、複数の出力端子全部に同時に電荷が印加され、何れかの入力端子が接地されることによって、電荷が接地に通じる入力端子に一斉に流れ込んで破壊が発生する故障状況をより良く再現することが可能となる。
また、各接続する端子毎に、接続した端子に応じて上記故障状況をより良く再現した測定対象デバイスの内部経路に対して、付与された電荷により測定対象デバイスの静電破壊耐量を評価することが可能となる。
したがって、本発明の静電耐圧評価方法では、測定対象デバイスの故障状況をより良く再現し、測定対象デバイスの静電破壊に対する耐量を評価することが可能となる。
また、本発明の静電耐圧評価方法は、上記測定対象デバイスは、表示パネルに備えられる表示駆動用半導体装置であることが好ましい。
ここで、表示パネルに備えられる表示駆動用半導体装置は、複数の出力端子および入力端子を有している。また、表示パネルでは、例えば、製造工程などにおいて、表示パネルの表面一面が帯電してしまうことがある。これにより、帯電した電荷が、表示駆動用半導体装置の複数の出力端子全部に印加される。このとき、表示駆動用半導体装置の何れかの入力端子が何らかによって接地につながれてしまうと、帯電した電荷が放電する。それゆえ、複数の出力端子に印加された電荷が、一斉に接地につながれた入力端子に流れ込んでしまう現象が発生する。
それゆえ、上記の構成によれば、上記発生する現象をより良く再現し、表示駆動用半導体装置の静電破壊に対する耐量を評価することが可能となる。
本発明の静電耐圧評価装置は、以上のように、入力端子または出力端子に接続可能となっており、測定対象デバイスに電荷を付与する第１接続部と、当該第１接続部が接続された端子とは異なる端子に接続可能、かつ、接続した端子を接地可能とする第２接続部とを備え、パルス性の電荷を付与する印加手段と、上記測定対象デバイスの複数の出力端子に接続可能となっており、かつ、これら複数の出力端子を電気的に１つにまとめる共通接続部とを備えており、上記測定対象デバイスの出力端子には、上記共通接続部を介して第１接続部または第２接続部を接続するようになっている、という構成を有している。
また、本発明の静電耐圧評価方法は、複数の出力端子を電気的に１つにまとめる共通接続部を、当該複数の出力端子に接続するステップと、入力端子および共通接続部を介した出力端子の何れか一方の端子に、パルス性の電荷を付与するとともに、他方の端子を接地するステップとを含む、という方法を有している。
それゆえ、複数の出力端子全部に同時に電荷が印加され、何れかの入力端子が接地されることによって、電荷が接地に通じる入力端子に一斉に流れ込んで破壊が発生する故障状況をより良く再現することが可能となり、上記故障状況のような新しい故障モードに対応することが可能となる。
また、各接続される端子毎に、接続された端子に応じて上記故障状況がより良く再現された測定対象デバイスの内部経路に対して、付与された電荷により測定対象デバイスの静電破壊耐量を評価することが可能となる。
したがって、本発明の静電耐圧評価装置および静電耐圧評価方法では、測定対象デバイスの故障状況をより良く再現し、測定対象デバイスの静電破壊に対する耐量を評価することが可能となる。
本発明の一実施形態について図１〜図１０に基づいて説明すれば、以下の通りである。
本実施の形態の静電耐圧評価装置は、例えば、液晶ディスプレイやプラズマディスプレイなどの表示パネルに備えられる表示駆動用ＬＳＩに関して、該表示駆動用ＬＳＩにおける入力端子の保護素子、電源ライン、およびＧＮＤラインでの静電破壊に対する信頼性試験に用いられる装置である。
以下では、上記表示駆動用ＬＳＩの一例として、液晶パネルの駆動用ドライバを用いて、該ソースドライバの静電気に対する破壊耐量の評価について説明する。なお、本実施の形態の静電耐圧評価装置では、上記ソースドライバの故障状態を再現することにより、破壊耐量の評価を行っている。
それゆえ、始めに、ソースドライバを備えた液晶パネルの構成について簡単に説明し、その次に、実際の製造工程においてソースドライバに故障が発生する例について説明する。そして、最後に、上記故障状態を再現する本実施の形態の静電耐圧評価装置を用いた静電破壊耐量の評価方法について説明する。
まず、図４および図５を参照しながら、ソースドライバを備えた液晶パネルの構成について説明する。
図４は、液晶パネル１００の一構成例を示す斜視図である。
図５は、ガラス基板１０９をアクティブ素子（ＴＦＴ）１０７が搭載された面に垂直な方向から見た構成図である。なお、図５では、簡略化のために、ＴＦＴ１０７、ゲートライン１０８、ソースライン１１１、および表示制御信号、電源、およびＧＮＤの配線１４１は、１つまたは１本ずつしか図示していないが、それぞれ複数設けられている。
液晶パネル１００は、図４に示すように、表示面から順番に、偏光板１０１、ガラス基板１０２、カラーフィルタ（ＲＧＢ）１０３、対向電極１０４、配向膜１０５、画素電極１０６、ガラス基板１０９、および偏光板１１０が重ねられることにより構成されている。
また、液晶パネル１００は、アクティブマトリクス型の駆動方式となっている。そこで、画素電極１０６に電圧を与えるために、ガラス基板１０９上に、ＴＦＴ１０７、ゲートライン１０８、およびソースライン１１１が設けられている。
ＴＦＴ１０７は、図５に示すように、ドレインが画素電極１０６に接続され、ソースがソースライン１１１に接続され、ゲートがゲートライン１０８に接続されている。また、ＴＦＴ１０７は、マトリクス状に複数備えられ、その間を、複数のゲートライン１０８、および複数のソースライン１１１が網目をなすように設けられている。
上記の構成により、ＴＦＴ１０７は、ゲートライン１０８から与えられた電気信号によりオンされ、ソースライン１１１に流れる電気信号を画素電極１０６に与える。画素電極１０６へ与えられた電気信号は、対向電極１０４との間の電圧として画素電極１０６に蓄えられる。そして、この電圧の大きさによって画素電極１０６内の液晶の透過レベルが決まり、表示が行われる。また、図４に示すように、偏光板１１０側から光を照射することによって、液晶パネル１００では、表示面の偏光板１０１側から画像を表示することが可能となっている。
次いで、図５を参照しながら、ゲートライン１０８およびソースライン１１１に電気信号を供給する構成について説明する。
ガラス基板１０９は、板状の形状を有しており、図５に示すように、ガラス基板１０９の４辺のうち１辺に、ソースドライバ１２０が備えられている。また、ソースドライバ１２０を備えている辺と直交する１辺にゲートドライバ１３０が備えられている。
ソースドライバ１２０は、複数の出力端子および複数の入力端子を有している。各出力端子は各ソースライン１１１にそれぞれ接続されている。各入力端子は、プリント基板（ＰＷＤ）１４０上に形成された表示制御信号、電源、およびＧＮＤの配線１４１にそれぞれ接続されている。なお、図５では、ソースドライバ１２０は６つ備えられているが、これに限らず、個数や大きさは設計に応じて変更が可能である。また、ソースドライバ１２０の内部の構成については、詳細に後述する。
ゲートドライバ１３０は、複数の出力端子および複数の入力端子を有している。各出力端子は各ゲートライン１０８にそれぞれ接続されている。各入力端子は、ＰＷＤ１４０上に形成された表示制御信号、電源、およびＧＮＤの配線１４１にそれぞれ接続されている。なお、図５では、ゲートドライバ１３０は１つ備えられているが、これに限らず、個数や大きさは設計に応じて変更が可能である。
ＰＷＤ１４０上に形成された表示制御信号、電源、およびＧＮＤの配線１４１は、フィルムケーブル（ＦＰＣ）１４５により、液晶パネル１００の外部と接続することが可能となっている。
このため、上記配線１４１は、液晶パネル１００の外部に設けられている、例えば、コントロール基板（図示せず）などとの電気信号のやりとりを行うことが可能となっている。コントロール基板には、表示制御信号や電源を発生させる素子が配置されている。
これにより、コントロール基板にて生成された表示制御信号や電源電圧が、ＦＰＣ１４５およびＰＷＤ１４０の配線１４１を介して、ソースドライバ１２０およびゲートドライバ１３０へ供給されることによって、液晶パネル１００は駆動される。すなわち、ソースドライバ１２０およびゲートドライバ１３０は、液晶パネル１００の駆動用ドライバとして用いられている。
ここで、液晶パネル１００の製造工程では、ガラス基板１０９に画素電極１０６やＴＦＴ１０７などを形成した後、液晶パネル１００の表面保護のために、ラミネートフィルム１１５を液晶パネル１００の表面および裏面に貼り付けている。詳細には、図４に示した偏光板１０１の表面、および偏光板１１０の表面において、図５に示すような範囲に、ラミネートフィルム１１５を貼り付けている。
そして、その後、各ソースドライバ１２０の各出力端子およびゲートドライバ１３０の各出力端子を、各ソースライン１１１および各ゲートライン１０８とそれぞれ接続させるように、各ソースドライバ１２０およびゲートドライバ１３０をガラス基板１０９に圧着している。
さらにその後、加工した液晶パネル１００に貼り付けられたラミネートフィルム１１５を剥がした後、ＦＰＣ１４５をコントロール基板に接続することにより、液晶パネル１００の動作確認を行う。
このとき、ラミネートフィルム１１５を剥がし、ＦＰＣ１４５をコントロール基板に接続した時点で、ソースドライバ１２０およびゲートドライバ１３０に故障が発生する場合がある。
そこで、次に、図６〜１０を参照しながら、一例として、ソースドライバ１２０に故障が発生する場合について説明する。なお、以下に説明する故障例が、従来では想定されていなかった新しい故障モードである。
図６は、液晶パネル１００からソースドライバ１２０までの構成を説明するための図である。なお、図６では、図４に示した光の入射側をパネルの裏側（裏面）、反対側をパネルの表側（表面）として、ソースドライバ１２０の出力と、ソースライン１１１の容量との関係を示している。
ソースドライバ１２０は、図６に示すように、ダイオード１２１〜１２３、ＣＭＯＳ１２４、およびＣＭＯＳ１２５を備えている。
ダイオード１２１〜１２３は、出力保護素子として用いられている。ＣＭＯＳ１２４は、ＶＣＣ側の出力バッファとして用いられている。また、ＣＭＯＳ１２５は、ＧＮＤ側の出力バッファとして用いられている。
ソースドライバ１２０の出力は、ソースライン１１１に接続されている。なお、図６では、ｍ個の各ソースドライバ１２０に対して、ソースライン１１１が総数ｎ本接続されている場合を示している。
ここで、各ソースライン１１１は、図４に示したように、ガラス基板１０９と対向電極１０４との間に設置されている。
このため、各ソースライン１１１とガラス基板１０９との間の容量（ソースライン・ガラス基板間容量１１６）と、各ソースライン１１１と対向電極１０４との間の容量（ソースライン・対向電極間容量１１７）とが存在している。
次いで、上記構成において、裏面のラミネートフィルム１１５を剥離した場合について説明する。
図７は、裏面のラミネートフィルム１１５を剥離した場合の帯電モデルを示す図である。
ラミネートフィルム剥離により、裏面の偏光板１１０／ガラス基板１０９が帯電する。なお、偏光板１１０とラミネートフィルム１１５との間に何らかの物質が存在する場合でも、同様に帯電するとする。ここで、帯電電荷を＋Ｑｂとする。
これにより、ソースライン１１１の両面が誘電帯電し、ソースライン１１１は、裏面のガラス基板側が負（−Ｑｂ）、表面の対向電極側が正（＋Ｑｂ）となる。
また、ソースライン１１１の対向電極側が正に帯電したことにより、例えば、対向電極１０４のソースライン１１１側の面が負（−Ｑｂ）となる。すると、対向電極１０４のソースライン１１１側の面が負に帯電したことにより、さらに同様に他の部分も誘電帯電が起こり、偏光板１０１の空気中への露出面が負（−Ｑｂ）となる。
このため、ソースライン１１１から偏光板１１０までの領域に容量Ｃｂ、ソースライン・対向電極間容量１１７に容量Ｃｑ、および、対向電極１０４から偏光板１０１までの領域に容量Ｃｆが蓄えられることになる。
なお、ここではまだ、ＦＰＣ１４５をコントロール基板に接続していないので、ソースドライバ１２０の入力端子は開放（ｏｐｅｎ）状態となっている。
次いで、図７に示したように液晶パネル１００が帯電した後、ＦＰＣ１４５をコントロール基板に接続したときに、ソースドライバ１２０のＧＮＤ入力端子が他の入力端子よりも先に接地した場合について説明する。
図８は、ソースドライバ１２０のＧＮＤ入力端子が他の入力端子よりも先に接地した場合の、電荷がソースライン１１１からソースドライバ１２０を通じて放電するモデルを示す図である。
ソースドライバ１２０のＧＮＤ入力端子が他の入力端子よりも先に接地すると、図８に示すように、ソースライン１１１に帯電した正の電荷は、ソースドライバ１２０の出力端子へ流れ込み、ダイオード１２１および１２３、並びにダイオード１２２を介して、ＧＮＤラインへと通じ、接地へと移動する。
このとき、電流（Ｉｄ）は数Ａ〜数十Ａ流れ、図８の右上のグラフに示すように、時間（ｔ）の経過と共に減少するように流れる。また、パルス性の電荷が流れている。但し、ソースライン１１１に接続されるソースドライバ１２０の出力端子は総数ｎ本あり、また、ゲートドライバ１３０からの放電も考えられる。それゆえ、ソースライン１１１の１出力を通過して放電する電荷量は、液晶パネル全体に帯電した電荷の１／ｎ以下になる。
このため、従来の静電破壊耐量の評価方法でも破壊しないと確認されたレベルの出力保護素子であれば、出力保護素子すなわちダイオード１２１〜１２３は、破壊しない。
しかしながら、各出力端子からソースドライバ１２０のＧＮＤラインへと、電荷が一斉に流れ込むことになるため、ＧＮＤラインに十分な電流容量がない箇所があれば、その箇所で破壊が発生する。すなわち、静電破壊はパルス性の電荷流入で発生している。なお、負電荷はソースライン１１１に保持される。
一方、図７に示したように液晶パネル１００が帯電した後、ＦＰＣ１４５をコントロール基板に接続したときに、ソースドライバ１２０のＶＣＣ入力端子が他の入力端子よりも先に接地した場合について説明する。
図９は、ソースドライバ１２０のＶＣＣ入力端子が他の入力端子よりも先に接地した場合の、電荷がソースライン１１１からソースドライバ１２０を通じて放電するモデルを示す図である。
ソースドライバ１２０のＶＣＣ入力端子が他の入力端子よりも先に接地すると、図９に示すように、ソースライン１１１に帯電した正の電荷は、ソースドライバ１２０の出力端子へ流れ込み、電源方向が順方向となるダイオード１２１を主に介して、ＶＣＣラインを通り、コントロール基板の電源回路１５０から接地へと移動する。なお、電源回路１５０のインピーダンスはゼロとしている。
このときも、図８に示したＧＮＤ入力端子が先に接地する場合と同様に、各出力端子からソースドライバ１２０のＶＣＣラインへと、電荷が一斉に流れ込むことになる。それゆえ、ＶＣＣラインに十分な電流容量がない箇所があれば、その箇所で破壊が発生する。なお、負電荷はソースライン１１１に保持される。
さらに、図７に示したように液晶パネル１００が帯電した後、ＦＰＣ１４５をコントロール基板に接続したときに、ソースドライバ１２０の特定入力端子が他のピンよりも先に接地した場合について説明する。
図１０は、ソースドライバ１２０の特定入力端子が他の入力端子よりも先に接地した場合の、電荷がソースライン１１１からソースドライバ１２０を通じて放電するモデルを示す図である。
ここで、ソースドライバ１２０には、図１０に示すように、入力端子側に、入力バッファとしてトランジスタ１６１，１６２、入力保護素子としてダイオード１６３，１６４が備えられているとする。
ソースドライバ１２０の特定入力端子が他の入力端子よりも先に接地すると、図１０に示すように、ソースライン１１１に帯電した正の電荷は、ソースドライバ１２０の出力端子へ流れ込み、ダイオード１２１〜１２３を通じ、ＶＣＣラインおよびＧＮＤラインを介して、ダイオード１６３，１６４から特定入力端子を通り、接地へと移動する。
このとき、各出力端子からソースドライバ１２０のＶＣＣラインおよびＧＮＤラインへと電荷が一斉に流れ込み、この電荷による電流や電圧が、入力保護素子に加わることになる。それゆえ、入力保護素子に電流容量がない箇所や耐圧が低い箇所があれば、その箇所で破壊が発生する。
また、上記のように電荷が流れ込む場合は、特定入力端子に全ソースライン１１１の正電荷が一斉に流れ込むため、特に入力保護素子にとっては、最も厳しいとされる故障状態となる。なお、負電荷はソースライン１１１に保持される。
以上、図６〜１０を参照した説明において、液晶パネル１００に帯電する電荷が逆の場合、または、表面のラミネートフィルム１１５を剥がした場合、または、ゲートドライバ１３０での放電も、同様なモデルで電荷の移動を説明することができる。
次に、図１を参照しながら、上記ソースドライバ１２０の故障状態を再現した本実施の形態の静電耐圧評価装置の構成について説明する。
図１は、本実施の形態の静電耐圧評価装置の一構成例を示す模式図である。
本実施の形態の静電耐圧評価装置は、測定対象デバイスに電荷を与えることによって、静電耐圧を評価する装置である。静電耐圧評価装置は、図１に示すように、電荷を出力する印加装置１０（印加手段）、および測定対象デバイスとしてのソースドライバ１２０を備えている。
印加装置１０は、静電パルスを出力するシミュレータ装置として、一般的に知られているＥＳＤシミュレータである。静電パルスはパルス性の電荷である。印加装置１０は、スイッチ１１、コンデンサ１２（容量素子）、抵抗１３、第１接続部１５、および第２接続部１６を備えている。
スイッチ１１は、印加装置１０から出力する電荷のオン／オフを切り替えるためのものである。また、スイッチ１１は、コンデンサ１２が接続されている側と反対側の、抵抗１３の電極に接続されている。
コンデンサ１２は、電源（図示せず）によって充電された電荷を放電することによって、印加装置１０からパルス性の電荷を出力するための電圧を発生するものである。また、コンデンサ１２は、その容量が、ソースライン１１１と接地との間に帯電する容量と等価な容量（ソースライン対地等価容量Ｃ）となるように設定される。すなわち、ソースライン対地等価容量Ｃは、ソースライン１１１をｎ本接続したときに、全ソースライン１１１と対向する部材との間に帯電する静電容量である。
詳細には、実際に、ソースドライバ１２０が液晶パネル１００（所定の装置）に備えられる場合、最終的に空気を伝達して接地へとつながる、偏光板１１０／ガラス基板１０９が帯電したり、偏光板１０１／ガラス基板１０２が帯電したりすることによって、ソースドライバ１２０の出力端子に接続されるソースライン１１１が誘電帯電したときに蓄積される電荷量に基づいて、コンデンサ１２の容量は前記電荷量と等価な電荷量となるように設定される。すなわち、液晶パネル１００が帯電したときに蓄積される電荷量に基づいて、コンデンサ１２の容量は前記電荷量と等価な電荷量となるように設定される。
ここで、所定の装置とは、測定対象デバイスが実装されることが想定されている装置のことであり、ソースドライバ１２０であれば、実装されることが想定されている装置は、例えば、液晶パネル１００である。
例えば、前述したように、液晶パネル１００の裏面のラミネートフィルム１１５を剥離した場合、図７に示したように、±Ｑｂの電荷が帯電した。そこで、±Ｑｂの電荷がソースドライバ１２０に流れ込んでくる際の、ソースドライバ１２０の静電破壊耐圧について評価したいのであれば、コンデンサ１２の電荷量を±Ｑｂとすればよい。この場合、発生する電圧Ｖは、Ｖ＝±Ｑｂ／Ｃとなる。
また、液晶パネル１００の表面のラミネートフィルム１１５を剥離した場合について評価するのであれば、コンデンサ１２の電荷量を±Ｑｆとすればよい。さらに、液晶パネル１００の両面のラミネートフィルム１１５を剥離した場合について評価するのであれば、コンデンサ１２の電荷量をＱｂ＋Ｑｆとすればよい。但し、ソースライン対地等価容量Ｃは、帯電した液晶パネルの位置（接地面からの高さ）による位置エネルギーも考慮して決定する必要がある。
さらに、コンデンサ１２は可変コンデンサを用いてもよく、容量が１ｐＦ〜１μＦの範囲であれば、ソースライン１１１に帯電する電荷量と等価となるように設定できる点で好ましい。
抵抗１３は、コンデンサ１２とスイッチ１１との間に、コンデンサ１２と直列に接続されている。また、抵抗１３は、ソースライン１１１の内部インピーダンスと等価なインピーダンス（ソースライン等価インピーダンスＺ）を形成するために設けられている。
詳細には、実際に、ソースドライバ１２０が液晶パネル１００に備えられる場合、液晶パネル１００やソースドライバ１２０の出力端子に接続されるソースライン１１１の内部インピーダンスに基づいて、抵抗１３の抵抗値は、前記内部インピーダンスと等価なインピーダンスを生成するように設定される。
つまりは、液晶パネル１００が帯電することによって、電荷は、液晶パネル１００の内部およびソースライン１１１を介して、ソースドライバ１２０に流れることにより、液晶パネル１００全体の内部インピーダンスに基づいて、抵抗１３の抵抗値は、前記内部インピーダンスと等価なインピーダンスを生成するように設定される。
また、抵抗１３は可変抵抗を用いてもよい。さらに、ソースライン１１１の内部インピーダンスは、液晶パネル１００の構造や材質から求めることが可能であり、抵抗値が１Ω〜１００Ωの範囲の抵抗により設けられていれば、ソースライン１１１の内部インピーダンスと等価となるように設定できる点で好ましい。
第１接続部１５は、抵抗１３が接続されている側と反対側の、スイッチ１１の電極から配線されている接続部である。また、第１接続部１５は、スイッチ１１が接続されている側と反対側が、外部と接続可能となっている。スイッチ１１がオンのとき、コンデンサ１２が放電すると、抵抗１３およびスイッチ１１を介して、電荷が第１接続部１５から出力される。
第２接続部１６は、抵抗１３が接続されている側と反対側の、コンデンサ１２の電極から配線されている接続部であると共に、印加装置１０の印加基準になっている。それゆえ、印加基準をＧＮＤ（０Ｖ）とすることにより、第２接続部１６に電荷を入力させることができる。また、第２接続部１６は、コンデンサ１２およびＧＮＤが接続されている側と反対側が、外部と接続可能となっている。
以上の構成により、第１接続部１５と第２接続部１６との間にソースドライバ１２０を接続すると、スイッチ１１がオンでコンデンサ１２が放電することにより、ソースドライバ１２０に電圧が加わるので、電荷がソースドライバ１２０内を流れることになる。
次いで、ソースドライバ１２０において、外部からの電荷を入出力させる構成について説明する。
まず、ソースドライバ１２０への電荷の入出力は、ＩＣソケットを介して行われる。ＩＣソケットを使用する理由は、評価毎にソースドライバ１２０を評価基板に実装すると、半田付けや複数の評価基板が必要となるので、これらを不要とするためである。
ＩＣソケットにソースドライバ１２０を取り付ける際、半田付けは必要ない。また、ＩＣソケットを評価基板に取り付ける際にも、半田付けは必要ない。さらに、ＩＣソケットが具備された評価基板を使用することにより、ソースドライバ１２０を付け替えて、ＩＣソケットおよび評価基板を繰り返し使用することができる。
ここで、本実施の形態の静電耐圧評価装置では、上述した故障状態を再現し、液晶パネル１００に設けられたソースドライバ１２０の静電破壊耐量を評価する。ソースドライバ１２０には、複数の出力端子が各ソースライン１１１に接続されて備えられている。それゆえ、電荷の放電時には、放電した電荷が全出力端子に同時に流れ込んでくる。
そこで、上記ソースドライバ１２０に電荷が流れ込んでくる状態を再現するために、図１に示すように、ソースドライバ１２０の複数の出力端子からの配線を電気的に１つにまとめた部分を設ける。上記電気的に１つにまとめた部分は外部と接続可能であり、共通接続部５１とする。
共通接続部５１としては、ＩＣソケットの端子において、ソースドライバ１２０の複数の出力端子が共通に接続されるように、配線を１つにまとめて接続させる構成がある。または、ＩＣソケットの端子において、ソースドライバ１２０の複数の出力端子が共通に接続されるように、評価基板のプリント基板パターンで１つにまとめて接続させる構成がある。上記２つの構成では、評価基板や評価装置内にスイッチやリレーを追加する必要がないので安価に実現でき、実用的である。
さらには、ＩＣソケットの端子から、ソースドライバ１２０の複数の出力端子と１：１対応で複数本の端子を出す。そして、評価基板や評価装置内にスイッチやリレーを配置させ、スイッチやリレーで上記複数本の端子を制御して、複数本の端子を評価装置の１端子に電気的に共通に接続させる構成もある。すなわち、共通接続部５１は、ソースドライバ１２０の内部で構成させるのではなく、評価基板や評価装置内で、ソースドライバ１２０の複数の出力端子からの配線を電気的に１つにまとめて構成すればよい。
また、ソースドライバ１２０を取り付けるＩＣソケットには、ソースドライバ１２０の複数の入力端子と１：１に対応するように、外部と接続可能な端子が出されている。ここで、上記端子を被測定端子５２とする。
なお、ＩＣソケットは、ソースドライバ１２０すなわち測定対象デバイスの形状およびサイズや、測定対象デバイスの複数の出力端子からの配線を電気的に１つにまとめる構成などに応じて、好適に選択すればよい。
以上の構成において、印加装置１０の第１接続部１５を共通接続部５１に接続させ、印加装置１０の第２接続部１６を、ソースドライバ１２０の複数の入力端子のうち、評価を行う入力端子に接続されている被測定端子５２に接続させる。
第１接続部１５および第２接続部１６の接続が完了した後、印加装置１０の第１接続部１５から静電パルスを出力させる。すると、第１接続部１５と第２接続部１６との間が、共通接続部５１、ソースドライバ１２０の出力端子、内部回路、および入力端子、並びに被測定端子５２を介して接続されているので、ソースドライバ１２０に電荷を流すことが可能となる。
詳細には、印加装置１０では、スイッチ１１をオフにしてコンデンサ１２をある電圧で充電後、スイッチ１１をオンに切り替える。そして、コンデンサ１２を放電させることにより、ソースドライバ１２０に、印加時間が数ｎｓ〜１０μｓのパルス電圧を印加する。その後、再度スイッチ１１をオフに切り替えて、コンデンサ１２を前回よりも高い電圧で充電する。なお、コンデンサ１２へは、数十Ｖ〜数ＫＶ（例えば、３０Ｖ〜１ＫＶ）の範囲の電圧が印加され充電される。
上記のようなコンデンサ１２の充放電状態を繰り返しながら、コンデンサ１２への印加電圧を徐々に高くしていき、ソースドライバ１２０にパルス電圧の印加を繰り返す。また、ソースドライバ１２０へのパルス電圧の印加に応じて、パルス電流も徐々に増えている。
実際に、ソースドライバ１２０の破壊を発生させるような、ソースドライバ１２０を介し接地までに至る電荷は、元々パルス性の電荷が流れている。よって、印加装置１０から、コンデンサ１２の放電によって静電パルスを出力することにより、パルス性の電荷流入で破壊するソースドライバ１２０の静電破壊を再現している。
また、印加装置１０から出力される静電パルスは、一回分の放電量（すなわち電荷量）が、例えば図８を参照して説明した、ソースライン１１１からソースドライバ１２０を介し接地までに至る電荷量と同じである。これにより、静電パルスを印加した後にソースドライバ１２０の故障の有無を判断することによって、ソースドライバ１２０の静電破壊耐量を定量的に評価することが可能となる。
また、徐々にパルス電流を増加させることにより、本実施の形態の静電耐圧評価装置において評価されたソースドライバ１２０が耐えられる最大パルス電流と、実際の表示パネルの製造工程で発生する静電破壊電流値との大小関係から、ソースドライバ１２０が静電破壊するか否かを判断することが可能となる。
さらに、印加装置１０の第２接続部１６は、ソースドライバ１２０の複数の入力端子と１：１に対応するように設けられた複数の被測定端子５２を選択しながら、選択した被測定端子５２と接続させることにより、ソースドライバ１２０内の何れのラインが弱いかを、それぞれ評価することが可能となる。
したがって、液晶パネル１００に帯電した電荷が、ソースライン１１１からソースドライバ１２０に流れ込み、ある入力端子を介して接地へと抜けていくモデルを再現し、静電破壊耐圧を評価することが可能となる。上記モデルは、図８〜１０を参照して前述したモデルと同じである。
以上により、本実施の形態の静電耐圧評価装置は、ソースドライバ１２０の出力端子に接続可能となっており、ソースドライバ１２０に電荷を与える第１接続部１５と、第１接続部１５が接続された端子とは異なる端子に接続可能、かつ、接続した端子を接地可能とする第２接続部１６とを備え、コンデンサ１２を放電することによりパルス性の電荷を与える印加装置１０と、ソースドライバ１２０の複数の出力端子に接続可能となっており、かつ、これら複数の出力端子を電気的に１つにまとめる共通接続部５１とを備えており、ソースドライバ１２０の出力端子には、共通接続部５１を介して第１接続部１５を接続するようになっている、という構成を有している。
よって、ソースライン対地等価容量Ｃのコンデンサ１２と、ソースライン等価インピーダンスＺを発生する抵抗１３とを直列に接続させ、充電したコンデンサ１２を放電させることにより、印加装置１０の第１接続部１５から出力される電荷を、液晶パネル１００に帯電した電荷が、放電によってソースライン１１１を介してソースドライバ１２０に流れ込む電荷と同様の電荷とすることが可能となる。
また、印加装置１０の第１接続部１５は、ソースドライバ１２０の複数の出力端子からの配線を電気的に１つにまとめた共通接続部５１に接続され、かつ、印加装置１０の第２接続部１６は被測定端子５２に接続されていることにより、コンデンサ１２の放電により第１接続部１５から出力される電荷が、共通接続部５１を介して、ソースドライバ１２０の複数の出力端子全部に同時に与えられ、また、接続した被測定端子５２に応じた測定対象デバイスの内部経路に電荷が流れる。
それゆえ、液晶パネル１００において帯電してから放電したときに、電荷がソースドライバ１２０の複数の出力端子に同時に印加され、何れかの入力端子が接地されることによって、接地に通じる入力端子に電荷が一斉に流れ込んでくる状態と同様の状態をより良く再現することが可能となる。
さらに、各接続される被測定端子５２毎に、接続された被測定端子５２に応じて上記のような故障状況がより良く再現されたソースドライバ１２０の内部経路に対して、第１接続部１５から出力された電荷により、ソースドライバ１２０の静電破壊耐量を評価することが可能となる。
したがって、本実施の形態の静電耐圧評価装置では、ソースドライバ１２０の故障状況をより良く再現し、ソースドライバ１２０の静電破壊に対する耐量を評価することが可能となる。それゆえ、本実施の形態の静電耐圧評価装置は、新しい故障モードに対応した静電耐圧を評価する装置となっている。
また、本実施の形態の静電耐圧評価装置は、図２に示すように、印加装置１０から、ソースドライバ１２０に電荷を与える方向を逆にしてもよい。
図２は、本実施の形態の静電耐圧評価装置の他の構成例を示す模式図である。
印加装置１０の第２接続部１６を共通接続部５１に接続させ、印加装置１０の第１接続部１５を被測定端子５２に接続させる。この構成では、例えば、液晶パネルの製造工程において、何らかの原因で、ソースドライバ１２０の入力端子に電荷が流れ込んでくることによる故障を想定して、ソースドライバ１２０の静電破壊耐圧を測定することが可能となる。
また、液晶パネルの静電破壊工程調査をしたところ、ソースラインの内部インピーダンスに、インダクタンスを含むケースもあることがわかった。そこで、本実施の形態の静電耐圧評価装置は、図３に示すように、印加装置１０にインダクタ１４を備えてもよい。
図３は、印加装置１０にインダクタ１４を備える構成を示す模式図である。
インダクタ１４は、抵抗１３とスイッチ１１との間に、コンデンサ１２および抵抗１３と直列に接続されている。なお、コンデンサ１２および抵抗１３と直列に接続されていれば、インダクタ１４は、コンデンサ１２と抵抗１３との間に設けられていてもよい。
また、インダクタンスを含むケースの場合、抵抗値が１Ω〜１００Ωの範囲の抵抗と、インダクタンスが０．１μＨ〜１０μＨのインダクタ１４とが直列接続された構成により設けられていれば、ソースライン１１１の内部インピーダンスと等価となるように設定できる点で好ましい。
また、上記静電耐圧評価装置では、測定対象デバイスとしてソースドライバ１２０を用いたが、これに限らず、ゲートドライバ１３０であっても同様に評価することが可能である。
また、上記静電耐圧評価装置では、印加装置１０の第２接続部１６は、ソースドライバ１２０の複数の入力端子と１：１に対応するように設けられた被測定端子５２から、選択した被測定端子５２と接続させることにより、ソースドライバ１２０の静電破壊耐量を測定するが、これに限らず、複数の被測定端子５２を第２接続端子と接続させて、複数の被測定端子５２をまとめて評価してもよい。
また、抵抗１３、または、抵抗１３およびインダクタ１４は、コンデンサ１２が放電するときに、第１接続部１５と第２接続部１６との間にかかる電圧の時間に対する変化量を決定するものでもある。それゆえ、抵抗１３、または、抵抗１３およびインダクタ１４の設置場所は放電回路内のどの場所でも測定に影響はない。しかしながら、放電の電流の方向は、抵抗１３、または、抵抗１３およびインダクタ１４の設置場所に応じて決まるので注意が必要である。
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。
本発明は、液晶ディスプレイやプラズマディスプレイなどの表示パネルの駆動用ＬＳＩに関して、該駆動用ＬＳＩにおける入力端子の保護素子、電源ライン、およびＧＮＤラインの静電破壊の信頼性試験に適用できるが、これに限らず、その他の分野にも適用することができる。例えば、製造工程において、自機が帯電し放電することにより、放電した電荷が一斉に流れ込んでくる入出力端子を有する半導体装置などに適用することができる。
本発明における静電耐圧評価装置の実施の一形態を示す構成図である。 本発明における静電耐圧評価装置の他の実施の形態を示す構成図である。 本発明における静電耐圧評価装置のさらに他の実施の形態を示す構成図である。 液晶パネルの内部構成を示す斜視図である。 液晶パネルの接続構成を示す構成図である。 上記液晶パネルとソースドライバとの構成を示す模式図である。 裏面のラミネートフィルムを剥離した場合の帯電モデルを示す模式図である。 電荷がソースラインからソースドライバを通じて放電するモデルを示す模式図である。 電荷がソースラインからソースドライバを通じて放電する他のモデルを示す模式図である。 電荷がソースラインからソースドライバを通じて放電するさらに他のモデルを示す模式図である。 従来のＨＢＭやＭＭで評価を行うための構成を示す構成図である。 従来のＣＤＭで評価を行うための構成を示す構成図である。
符号の説明
１０ 印加装置（印加手段）
１１ スイッチ
１２ コンデンサ（容量素子）
１３ 抵抗
１４ インダクタ
１５ 第１接続部
１６ 第２接続部
５１ 共通接続部
５２ 被測定端子
１００ 液晶パネル（表示パネル）
１０８ ゲートライン
１１１ ソースライン
１１５ ラミネートフィルム
１２０ ソースドライバ（測定対象デバイス、表示駆動用半導体装置）
１３０ ゲートドライバ（測定対象デバイス、表示駆動用半導体装置）

Claims (9)

  1. 複数の入力端子および出力端子を備える測定対象デバイスの静電耐圧を評価する静電耐圧評価装置において、
    上記入力端子または出力端子に接続可能となっており、上記測定対象デバイスに電荷を付与する第１接続部と、
    当該第１接続部が接続された端子とは異なる端子に接続可能、かつ、接続した端子を接地可能とする第２接続部とを備え、パルス性の電荷を付与する印加手段と、
    上記測定対象デバイスの複数の出力端子に接続可能となっており、かつ、これら複数の出力端子を電気的に１つにまとめる共通接続部とを備えており、
    上記測定対象デバイスの出力端子には、上記共通接続部を介して第１接続部または第２接続部を接続するようになっていることを特徴とする静電耐圧評価装置。
  2. 上記測定対象デバイスは、表示パネルに備えられる表示駆動用半導体装置であることを特徴とする請求項１に記載の静電耐圧評価装置。
  3. 上記印加手段は、電荷を蓄える容量素子を備えており、
    当該容量素子の容量は、上記表示駆動用半導体装置が上記表示パネルに備えられる場合に当該表示パネルが帯電したときに蓄積される電荷量に基づいて、当該電荷量と等価となるように設定可能となっていることを特徴とする請求項２に記載の静電耐圧評価装置。
  4. 上記印加手段は、上記表示駆動用半導体装置が上記表示パネルに備えられる場合の当該表示パネルの内部インピーダンスに基づいて、当該内部インピーダンスと等価となるように設定可能なインピーダンスを有するインピーダンス素子を備えていることを特徴とする請求項２または３に記載の静電耐圧評価装置。
  5. 上記容量素子は、容量が１ｐＦ〜１μＦであることを特徴とする請求項３に記載の静電耐圧評価装置。
  6. 上記インピーダンスは、１Ω〜１００Ωの抵抗により設けられていることを特徴とする請求項４に記載の静電耐圧評価装置。
  7. さらに、上記インピーダンスには、直列に接続される０．１μＨ〜１０μＨのインダクタが含まれることを特徴とする請求項６に記載の静電耐圧評価装置。
  8. 複数の入力端子および出力端子を備える測定対象デバイスの静電耐圧を評価する静電耐圧評価方法において、
    上記複数の出力端子を電気的に１つにまとめる共通接続部を、当該複数の出力端子に接続するステップと、
    上記入力端子および共通接続部を介した出力端子の何れか一方の端子に、パルス性の電荷を付与するとともに、他方の端子を接地するステップとを含むことを特徴とする静電耐圧評価方法。
  9. 上記測定対象デバイスは、表示パネルに備えられる表示駆動用半導体装置であることを特徴とする請求項８に記載の静電耐圧評価方法。
JP2006286903A 2006-10-20 2006-10-20 静電耐圧評価装置および静電耐圧評価方法 Active JP4391512B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006286903A JP4391512B2 (ja) 2006-10-20 2006-10-20 静電耐圧評価装置および静電耐圧評価方法
CN2007800387648A CN101529263B (zh) 2006-10-20 2007-10-17 静电放电耐受能力评价装置和静电放电耐受能力评价方法
PCT/JP2007/070259 WO2008047837A1 (fr) 2006-10-20 2007-10-17 Dispositif d'évaluation de tension de résistance à une décharge électrostatique et tension de résistance à une décharge électrostatique
US12/311,857 US7990170B2 (en) 2006-10-20 2007-10-17 Electrostatic discharge withstand voltage evaluating device and electrostatic discharge withstand voltage evaluating method
TW096139337A TWI352816B (en) 2006-10-20 2007-10-19 Electrostatic breakdown voltage evaluation apparat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006286903A JP4391512B2 (ja) 2006-10-20 2006-10-20 静電耐圧評価装置および静電耐圧評価方法

Publications (2)

Publication Number Publication Date
JP2008102101A true JP2008102101A (ja) 2008-05-01
JP4391512B2 JP4391512B2 (ja) 2009-12-24

Family

ID=39314059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006286903A Active JP4391512B2 (ja) 2006-10-20 2006-10-20 静電耐圧評価装置および静電耐圧評価方法

Country Status (5)

Country Link
US (1) US7990170B2 (ja)
JP (1) JP4391512B2 (ja)
CN (1) CN101529263B (ja)
TW (1) TWI352816B (ja)
WO (1) WO2008047837A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069147A (ja) * 2007-09-17 2009-04-02 Toppoly Optoelectronics Corp 計測システムと方法
US8030944B2 (en) * 2008-04-07 2011-10-04 King Yuan Electronics Co., Ltd. Method for continuity test of integrated circuit
JP2012230089A (ja) * 2011-04-27 2012-11-22 Sharp Corp 高電圧検査装置
JP2012230090A (ja) * 2011-04-27 2012-11-22 Sharp Corp 高電圧検査装置
JP2013003023A (ja) * 2011-06-17 2013-01-07 Sharp Corp リペア装置およびリペア方法、デバイスの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5327551B2 (ja) * 2008-04-21 2013-10-30 オー・エイチ・ティー株式会社 回路検査装置及びその回路検査方法
TWI424170B (zh) * 2010-03-12 2014-01-21 Univ Southern Taiwan Tech 快速判別發光二極體抗靜電能力之方法
TWI442069B (zh) * 2011-04-27 2014-06-21 Sharp Kk High voltage inspection device
JP5785322B2 (ja) * 2012-04-04 2015-09-30 シャープ株式会社 Ｅｓｄ試験検査装置およびｅｓｄ試験検査方法
CN102937689B (zh) * 2012-11-23 2015-04-01 深圳市华星光电技术有限公司 Esd保护芯片数码显示检测系统
CN107844010A (zh) * 2017-11-21 2018-03-27 武汉华星光电半导体显示技术有限公司 阵列基板以及显示装置
CN109285510B (zh) * 2018-09-11 2021-04-02 重庆惠科金渝光电科技有限公司 一种显示器、显示装置和接地电阻调节方法
CN111295030B (zh) * 2020-03-24 2023-05-09 朔黄铁路发展有限责任公司 多功能放电棒
CN112834834B (zh) * 2021-03-15 2024-10-01 电子科技大学 一种基于液晶光学特性的静电测量装置及方法
CN118566625B (zh) * 2024-07-31 2024-09-27 中国电力科学研究院有限公司 一种测试带电作业电子设备抗干扰能力的方法和装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780577A (en) 1980-11-06 1982-05-20 Mitsubishi Electric Corp Testing method of semiconductor
JPS6073375A (ja) 1983-09-30 1985-04-25 Oki Electric Ind Co Ltd 半導体装置の試験方法
JP2665223B2 (ja) * 1987-08-25 1997-10-22 シャープ株式会社 半導体集積回路装置
JPH03163372A (ja) * 1989-11-22 1991-07-15 Fujitsu Ltd 入出力保護素子評価装置およびその評価方法
JPH0420882A (ja) * 1990-05-16 1992-01-24 Nec Kyushu Ltd 半導体装置の耐圧試験装置
JP2837252B2 (ja) 1990-09-10 1998-12-14 シャープ株式会社 集積回路装置
JP3213472B2 (ja) * 1994-04-26 2001-10-02 シャープ株式会社 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
JPH10142277A (ja) * 1996-11-06 1998-05-29 Fujitsu Takamizawa Component Kk 信号発生装置
TW366424B (en) 1997-03-15 1999-08-11 Extech Electronics Co Ltd Testing method of DC voltage resistance test/output opening of insulation resistance test and the apparatus
US6734925B1 (en) * 1998-12-07 2004-05-11 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
US5828222A (en) 1997-06-05 1998-10-27 Extech Electronics Co., Ltd. Quick DC compressive strength test method and the related apparatus
JP3565506B2 (ja) * 2001-02-26 2004-09-15 シャープ株式会社 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出方法及び欠陥検出装置
JP2002372560A (ja) 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd 静電耐圧測定方法、および画像パネル設計方法
KR100386849B1 (ko) * 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
KR100491560B1 (ko) * 2003-05-06 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시소자의 검사방법 및 장치
KR100528697B1 (ko) * 2003-05-06 2005-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 검사방법 및 장치
JP3701954B2 (ja) 2003-07-08 2005-10-05 松下電器産業株式会社 半導体集積回路、その静電気耐圧試験方法及び装置
TWI254799B (en) 2003-12-03 2006-05-11 Renesas Tech Corp Semiconductor device and the method of testing the same
JP2005189834A (ja) 2003-12-03 2005-07-14 Renesas Technology Corp 半導体装置およびその試験方法
US7532265B2 (en) * 2005-06-08 2009-05-12 Wintek Corporation Integrated circuit with the cell test function for the electrostatic discharge protection
KR101129438B1 (ko) * 2005-06-10 2012-03-27 삼성전자주식회사 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법
US7304492B2 (en) * 2006-03-06 2007-12-04 Chunghwa Picture Tubes, Ltd. Inspecting circuit layout for LCD panel and fabricating method for LCD panel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069147A (ja) * 2007-09-17 2009-04-02 Toppoly Optoelectronics Corp 計測システムと方法
US8030944B2 (en) * 2008-04-07 2011-10-04 King Yuan Electronics Co., Ltd. Method for continuity test of integrated circuit
JP2012230089A (ja) * 2011-04-27 2012-11-22 Sharp Corp 高電圧検査装置
JP2012230090A (ja) * 2011-04-27 2012-11-22 Sharp Corp 高電圧検査装置
JP2013003023A (ja) * 2011-06-17 2013-01-07 Sharp Corp リペア装置およびリペア方法、デバイスの製造方法

Also Published As

Publication number Publication date
CN101529263B (zh) 2012-08-22
CN101529263A (zh) 2009-09-09
TWI352816B (en) 2011-11-21
WO2008047837A1 (fr) 2008-04-24
US20100301892A1 (en) 2010-12-02
TW200831925A (en) 2008-08-01
US7990170B2 (en) 2011-08-02
JP4391512B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4391512B2 (ja) 静電耐圧評価装置および静電耐圧評価方法
KR20100006340A (ko) 표시장치
TW200830246A (en) LCD panel with anti-electrostatic measure
KR102622729B1 (ko) 표시 장치
KR20170093974A (ko) 디스플레이 및 터치 제어 기능을 구비하는 패널
US20120133852A1 (en) Liquid crystal display apparatus and array substrate thereof
KR20170073172A (ko) 반도체 장치의 테스트 보드 및 이를 포함하는 테스트 시스템
CN114550647A (zh) 显示控制器及其显示系统
JP5361377B2 (ja) Ｌｃｄ装置
KR20190023876A (ko) 표시 장치
CN101305412B (zh) 显示装置以及具有该显示装置的电子设备
KR20050009775A (ko) 플라즈마 디스플레이 장치
KR20170135601A (ko) 칩이 실장된 인쇄 회로 필름 및 이를 포함하는 표시장치
CN2852600Y (zh) 静电放电防护电路
KR102316558B1 (ko) 정전기 보호회로를 구비한 표시장치
TW594187B (en) Mechanism for preventing ESD damages and LCD panel applying the same
JP2004012744A (ja) 液晶パネルおよびその製造方法
CN100395794C (zh) 具有静电防护功能的显示模块
TWI310293B (en) A display module with electrostatic protection
KR100524559B1 (ko) 에폭시 몰딩을 이용한 지능형 파워 모듈을 패키징하는 장치
WO2008015213A1 (en) Distributed esd protection
KR20070084943A (ko) 표시 장치
TWM631001U (zh) 靜電放電裝置
CN116913173A (zh) 显示面板以及显示装置
KR101625520B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080819

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4391512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250