JP5327551B2 - 回路検査装置及びその回路検査方法 - Google Patents

回路検査装置及びその回路検査方法 Download PDF

Info

Publication number
JP5327551B2
JP5327551B2 JP2010509251A JP2010509251A JP5327551B2 JP 5327551 B2 JP5327551 B2 JP 5327551B2 JP 2010509251 A JP2010509251 A JP 2010509251A JP 2010509251 A JP2010509251 A JP 2010509251A JP 5327551 B2 JP5327551 B2 JP 5327551B2
Authority
JP
Japan
Prior art keywords
conductive pattern
plasma
unit
inspection
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010509251A
Other languages
English (en)
Other versions
JPWO2009131230A1 (ja
Inventor
寛 羽森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OHT Inc
Original Assignee
OHT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OHT Inc filed Critical OHT Inc
Priority to JP2010509251A priority Critical patent/JP5327551B2/ja
Publication of JPWO2009131230A1 publication Critical patent/JPWO2009131230A1/ja
Application granted granted Critical
Publication of JP5327551B2 publication Critical patent/JP5327551B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、製造工程における負荷により、基板上に形成された回路パターンに発生する進行性の欠陥を検出する回路検査装置及びその回路検査方法に関する。
従来、シリコン基板上や液晶用ガラス基板上には、半導体製造技術による複数の製造工程を経て、回路パターン(配線パターン)や回路素子が形成されている。これらの製造工程の間には、完成時の歩留まりを向上させるために、必要に応じて種々の検査が行われている。最終製品となった場合には、その回路を駆動させて、得られた出力特性により良否の判定を行うことができる。しかし、製造途中の検査においては、例えば、回路の配線パターンのみが形成された際に行う検査であれば、直流又は交流の検査用信号を配線パターンの一端に印加し、その検査信号を他端から検出して、検出の有無、即ち導通・非導通による断線や短絡の欠陥を検出している。
液晶用ガラス基板における配線パターンは、製造工程でも比較的初期の段階であり、この後に回路素子(表示素子や駆動素子)を形成する製造工程が続いている。このため、配線パターンに対する欠陥検査は、製造工程でも初期段階で行われるが、その時の検査結果が良好と判定されたとしても、回路素子を形成した後の駆動検査を実施すると、回路パターンの欠陥により動作不良となっているケースが見出されている。しかし、配線パターンの欠陥検査を行った時点においては、電気的試験の検査信号は正常に検出されて良品判定されており、実際に、繰り返して欠陥検査を実施しても同じ結果が得られている。これは、配線パターンの欠陥検査を行った後に、回路素子を形成する製造工程において、加熱処理や帯電した電荷の放電などのストレスが加わるため、検査時点では電気的に見出されなかった何らかの隠れた欠陥原因が進行して、回路素子形成時に欠陥を生じさせるに至ったと推定される。
回路素子を対象として負荷を掛けた欠陥検査、例えば、特許文献1には、進行性の欠陥を炙り出すためのスクリーニング方法が開示されている。この特許文献1では、50℃〜100℃の温度雰囲気下でカセットに収容された多段に積み重ねたパネル基板の全端面に一括的に検査治具の2つのコンタクト部を接触させて、高電圧を回路素子に印加して、経時変化によって現れる欠陥を炙り出す技術である。
特開平10−170956号公報
従来から実施されている負荷を掛けた欠陥検査では、負荷(ストレス)としては、周囲温度及び高印加電圧が一般的であった。しかし、このような負荷を掛けた欠陥検査でも必ずしも欠陥が発生するとは限らない場合がある。
つまり、半導体製造工程において、成膜工程やエッチング工程には、プラズマが多用されている。プラズマ下では、基板上の配線パターンはチャージアップする場合がある。例えば、基板上で絶縁層を挟んで積層するように形成された多層型配線において、上下の配線パターンが交差する箇所は、絶縁層を挟んで対向する配線部分が電極となり、コンデンサの形態を形成する。この構造において、製造上の問題により絶縁層が設計値よりも薄く形成されていたり、配線パターンの導電体物質が絶縁層内に拡散や析出したりして、リーク電流による障害(例えば、絶縁破壊による短絡)も発生する。
また、チャージアップ状態の時に、この部分に製造工程後の搬送によるチャッキングやハンドリング用アーム等により把持又は受け渡された際に、それらが接地電位であるため、チャージアップされた電荷が一気に放出されて、アーク放電などによる配線の損傷(例えば、配線の溶解等による断線)が発生する。特に、マルチチャンバーを採用する製造装置においては、減圧雰囲気下で搬送が行われるため、配線パターンと他の構成部材例えば、搬送用部材との間で直接に接触が無くとも近接するだけで放電が起こりやすくなっている。
そこで本発明は、基板上に形成された回路パターンに対して、プラズマ放電による帯電状態を形成し、電荷の帯電及び放出によるストレスを付与した後、電気的検査を実施し、後の製造工程で発生する可能性がある進行性の欠陥を見出す回路検査装置及びその回路検査方法を提供することを目的とする。
上記目的を達成するために、本発明の従う実施形態は、大気圧下で発生させたプラズマを基板上に形成された複数列の導電パターンに照射して、該導電パターンに電荷を帯電させるプラズマ生成部と、前記導電パターンに帯電している電荷を放出して、基準電位まで電位を下げる電荷放出プローブと、前記基準電位の前記導電パターンの一端に検査信号を印加し、その他端から該導電パターンを伝搬した該検査信号を検出するセンサ部と、前記センサ部により検出された検査信号の有無又は信号値の変化に基づき、前記導電パターンの良・不良を判断する判断部と、を具備する回路検査装置を提供する。
また、大気圧下でプラズマを発生させて、基板上に形成された複数列の導電パターンに該プラズマを照射して、導電パターンに電荷を帯電させて帯電ストレスを与え、前記導電パターンに帯電している電荷を放出した後、該導電パターンの一端に検査信号を印加し、その他端から該導電パターンを伝搬した該検査信号を検出し、検出された前記検査信号の有無又は信号値の変化に基づき、前記導電パターンの良・不良を判断することを具備する回路検査方法を提供する。
第1図は、第1の実施形態に係る回路検査装置の概念的な構成例を示す図である。
第2図は、プラズマ照射部の構成例を示す図である。
第3図は、導電パターン上の電荷放出プローブが接触する箇所とセンサ部のプローブの検出位置を説明するための図である。
第4図は、(a)が判断部に入力する検出信号及び判断基準について説明するための図、(b)及び(c)が2つの配線パターンが交差する断面構成を示す図である。
第5図は、移動部の概念的な構成例を示す図である。
第6図は、第1の実施形態の回路検査装置における導電パターンの良/不良判別の検査工程について説明するためのフローチャートである。
第7図は、第2の実施形態に係る回路検査装置の概念的な構成例を示す図である。
第8図は、第3の実施形態に係る回路検査装置51の概念的な構成例を示す図である。
第9図は、スクリーニング機能を有するプラズマ照射部2の断面構成を示す図である。
第10図は、プラズマを用いたスクリーニング処理の概念について説明するための図である。
第11図は、グリッド部に印加するバイアス電圧と、測定した基板の表面電圧との特性を示す図である。
以下、図面を参照して本発明の実施形態について詳細に説明する。図1には、第1の実施形態に係る回路検査装置の概念的な構成例を示す。
本実施形態では、検査用ステージ14にセットされた検査対象となる例えば、液晶表示用ガラス基板(以下、基板と称する)4上に形成された回路配線を構成する導電パターン23に対して、断線及び短絡の不良を検出する回路検査装置1を例として説明する。
この回路検査装置1は、大気圧下でプラズマを発生させて基板4上の導電パターンに電荷を帯電(チャージアップ)するプラズマ照射部2と、プラズマ照射部2に放電用電源及び不活性ガスを供給するプラズマ生成部3と、導電パターンに帯電した電荷を放出する電荷放出プローブ5と、検査対象となる導電パターンと非接触で検査を行うセンサ部6と、センサ部6に交流検査信号を供給する検査信号供給部7と、プラズマ照射部2及び電荷放出プローブ5及びセンサ部6を移動する移動部8と、導電パターンに伝搬されてセンサ部6により検出された検査信号(検出信号)に対して、後述する信号処理を施す信号処理部9と、信号処理された検出信号に含まれる特徴信号に基づき、導電パターンが不良か否かを判断する判断部10と、装置全体を制御する制御部11と、判断結果やユーザのよる設定条件や指示を表示するモニタ12と、キーボードやタッチパネル等からなり、ユーザのよる設定条件や指示を制御部11に入力するための入力部13と、検査の際に基板4を載置する検査用ステージ14と、基板4を検査用ステージ14上に搬入及び搬出する基板搬送機構25と、で構成される。
基板4は、一般的なローラ機構、搬送ベルト機構又はエアー浮上搬送機構等が用いられた基板搬送機構25により、移動部8の動作範囲内で検査用ステージ14にセットされる。検査用ステージ14は、吸引ポンプを備え、基板4を吸着して固定する。
このような構成において、プラズマ生成部3は、制御部11の指示により、プラズマの発生及びプラズマ強度等を制御するプラズマ制御部15と、プラズマを発生させるためにプラズマ照射部2に不活性ガス(窒素又は、アルゴン又は、ヘリウム等)を供給するガス供給部17と、プラズマ制御部15に従いプラズマを発生させるための電源をプラズマ照射部2に印加するプラズマ電源16とで構成される。
図2は、プラズマ照射部2の構成例を示す図である。図2に示すように、プラズマ照射部2は、少なくとも一対の電極21a,21bを備える。これらの電極21a,21bは、金属材料により板状に形成され、板面に多数のガス導入孔22が開口されて、ガス供給部17からの不活性ガスがプラズマ領域Pに均一的に吐出される。また、金属材料の表面は、プラズマによるエッチングの影響を抑えるために、表面に石英板やポリイミドフィルムを設けてもよい。また、ガス導入孔に替わって、不活性ガスを導入するためのガス導入管を配置してもよい。尚、図示していないが、プラズマ照射部2の開口縁(基板に近接する側)にバイアスを印加する電極を設けて、プラズマを基板に向けて引き出すように作用させてもよい。また、プラズマにより導電パターンに電荷を帯電させる際に導電パターンは、接地電位には接続されていない状態にする。
本実施形態のプラズマ照射部2は、図2に示すように、例えば一対の電極21a,21bを対向させて配置し、これらの電極21a,21bの対向する方向と直交する方向に基板4の導電パターン23の形成面が向くように配置される。この配置により、プラズマ放電によって発生するイオンの進行方向Aと平行となり、導電パターン23がプラズマ領域の端に晒されることにより、電荷のみを取得して、導電パターン23のエッチングを防止する。勿論、プラズマ強度を調整して、エッチングが最小に抑えられるようにすれば、電極面と対向することも可能である。プラズマ放電を発生させるための電極として、導電パターン23を用いることは好ましくはない。
電荷放出プローブ5は、金属材料により形成されて、接地電位又は基準電位に接続され、移動部8に設けられた昇降機構に保持される。電荷放出プローブ5は、プラズマ照射部2により導電パターンに電荷を帯電させた後、図3に示す導電パターン23に接触させて、電荷を放出させる。この時、電荷の放出による導電パターン23への損傷を考慮しなくてはならない。主に、ダメージは、電荷放出プローブ5が接触した箇所に与えられる。
その対策としては、例えば、電荷放出プローブ5が接触する箇所に後の製造工程で、削除する箇所を選択する又は、各導電パターンに電荷放出プローブ5が接触するためのコンタクト電極を形成しておき、後の製造工程で削除しても良い。また、電荷放出プローブ5の形状を工夫してもよい。例えば、プローブ先端部分を球体形状にしてもよいし、微小な金属製ベアリングを取り付けてもよい。さらにはプローブ自体がベルト形状に形成されて各導電パターンに面で接触して通過するようにしてもよい。このプローブを基板に適正に接触させるために、プローブ自体に弾性材料を用いてもよいし、又は弾性部材(ばね等)を付加して弾性を持たせてもよい。
他にも、プラズマ強度を制御して、導電パターンに帯電される電荷量を調整することにより、接地電位まで降圧した際の導電パターン23へのダメージを防止してもよい。
さらに、これらが実施できない場合には、電荷放出プローブ5の電流通路に負荷素子(抵抗要素)を持たせておき、帯電した電荷量がある程度緩やかに減少するように放出され、基準電位(例えば、GND電位)まで電位が下がるように電荷の放出する時間を制御する。
センサ部6は、少なくとも一対の印加プローブ24a及び検出プローブ24bが設けられている。本実施形態の両プローブは、対向する基板4の導電パターン23の面積に従う面積(設計に応じて、例えば、導電体パターンに対して、1パターン又は2パターンに掛かる程度)を有する電極板である。印加プローブ24aには、検査信号供給部7から交流波形の検査信号が供給され、容量結合により検査対象となる導電パターン23の一端に非接触で検査信号を印加する。検査を実施する際に、印加プローブ24a及び検出プローブ24bは、移動部8により、基板4上方を一定速度で移動される。
検出プローブ24bは、同じ導電パターン23の他端の上方に位置し、容量結合により導電パターン23を伝搬した検査信号を受信(検出)する。検出プローブ24bは、検査対象となる導電パターン23の断線不良を検出する。本実施形態においては、検出プローブ24bは導電パターン23の幅と略同じ長さ又は、少なくとも導電パターン23間のピッチ幅を含めた長さよりも短く形成されている。これは、不良を有している導電パターンを特定し易くするためである。但し、実際には、検出プローブ24bが2,3つの導電パターンに掛かっていたとしても、印加プローブ24aと検出プローブ24bの各中心が同じ導電パターンと正対させることにより、検出された信号のピーク値から不良を有している導電パターンを特定することも可能である。また、検出プローブ24bの近傍には、検査対象となる導電パターン23に隣接する導電パターン上方に位置するように、第2の検出プローブ(図示せず)を配置して検査対象となる導電パターン23における短絡を検出する。
従って、断線検査のみであれば、一対のプローブで構成でき、短絡検査の場合には、1つの印加プローブ24aと、2つの検出プローブ24bが望ましく、適宜選択して設ければよい。また、2本の導電パターン23に掛かる幅(面積)を有する検出プローブ24bであれば、1つの検出プローブ24bにより、断線及び短絡の良・不良を検出することは可能である。さらに、第2の検出プローブは、必ずしも検査対象となる導電パターン23に隣接する導電パターン上方に位置せずに、数導電パターンの距離が離れた位置に配置されても検出することも可能である。
これらのプローブ対が備えられる数は、基板4に形成される導電パターンの群(製品時に1つの表示デバイスとなる導電パターンの区分)により異なり、基板の仕様により適宜、設定される。
検出信号処理部9は、センサ部6から送出された微小なアナログ検出信号を所定の電圧レベル(良否の判断可能なレベル)まで増幅する増幅回路18と、増幅回路18により増幅された検出信号の雑音成分を除去し、必要な帯域を通過させるバンドパスフィルタ19と、バンドパスフィルタ19からの検出信号を全波整流する整流回路20と、全波整流された検出信号を平滑する平滑回路21とで構成される。尚、全波整流を行う整流回路20及び検出信号を平滑する平滑回路21は必ずしも備える必要はない。
判断部10は、検出信号処理部9から出力された検出信号に急峻な変化があった導電パターンに対して不良である判断を行っている。判断部10の判断基準は、例えば、図4に示すように、最新の検出信号の出力値を基準値(中心)として、リニアに変化し正負両側に同じ幅の判断レベルとなるようにレベル幅mを常時更新して設定する。この時、基準値の設定においては、検出信号の急峻な変化を排除して、例えば、検出信号の変化が予め定めた変化レベルを超えた場合には、その変化に追従せず、先に設定された判断レベルを維持する。これにより、検出信号の出力値に急峻な変化があったとしても、基準値には影響せず、緩やかなレベル幅mの変化となる。
図4(a)における検出信号の横軸は、基準位置となる検査開始位置からのセンサ部6の移動距離を示しており、この距離から導電パターンの位置も特定することができる。従って、検出信号が導電パターンの位置と一致する距離で判断レベルを越えた場合には、その導電パターンに断線又は、短絡の不良が生じていることを示唆する。図4(a)においては、帯電ストレスにより短絡不良が発生している。これは、例えば、図4(b)に示すように、正常な配線パターン23a,23bどうしの交差であれば、予め定められたプラズマ強度により電荷がチャージされ、その電荷が放出されたとしても損傷は発生しない。しかし、図4(c)に示すように、絶縁層の形成不良により設計に基づく十分な厚みが形成されていなかった場合には、配線間の距離が短くなっている。このように絶縁層が規定膜厚よりも薄く形成されていた場合、通常の直流電圧等を用いた導通検査を実施しても正常な検査結果が得られる。しかし、配線パターン23a,23bの交差箇所の絶縁層が薄いと、プラズマにより印加された電荷が配線パターン23a,23bの交差箇所で帯電し、ある値を越えると絶縁層を通り抜けてリーク電流として流れる。即ち、絶縁層の絶縁性が不足して、配線パターン23a,23bを流れる信号が短絡することとなる。
検査信号供給部7は、例えば、検査信号として例えば交流200KHz、200Vの正弦波信号を生成し、印加プローブ24aに供給する。このような場合、バンドパスフィルタ22には、検出される検査信号も200KHzであるため、200KHzを通過させるバンドパス領域のフィルタを用いる。尚、検査信号は正弦波信号に限らず、振幅を有する信号であればよく、矩形波やパルス波であってもよい。
制御部11は、プログラムや設定された演算条件により演算処理を行う中央処理部(CPU)を搭載したパーソナルコンピュータにより構成される。尚、本実施形態では、判断部10を別ユニットとしたが、これを制御部11内に設けてもよい。また、入力部13は、コンピュータに接続されるキーボードやタッチパネルを用いてもよい。また、制御部11にLAN等のネットワーク回線を介して、ホスト装置(図示せず)を接続して、別の場所から遠隔的に管理又は監視してもよい。勿論、ホスト装置からの検査条件等の入力も可能である。
図5には、移動部8の概念的な構成例を示す。
移動部8は、基板4の上方を平面的に非接触で、プラズマ照射部2、電荷放出プローブ5及びセンサ部6を移動する。移動部8は、回路検査装置1の本体の一部である長い矩形形状で基板4を載置する検査ステージ31に設けられている。
基板4の搬送方向で基板4の幅以上の距離をあけて、検査ステージ31の両端に直線状にガイドするガイドレール32a,32bが並列して設けられる。これらのガイドレール32a,32bに滑動可能に架設されるキャップ型の支持部材33と、制御部11の制御指示に従って支持部材33を滑動させる駆動部34とで構成される。駆動部34は、モータからなる駆動源と、支持部材33を滑動させる滑動機構とにより構成される。滑動機構は、ウォームギヤを用いた滑動機構又は、回転ベルトを用いた滑動機構などの、一般的な構成を用いている。他にもガイドレール32a,32b部分にリニアモータ等を用いて、直接的に支持部材33を滑動させてもよい。
支持部材33は、ガイドレール32a,32bに嵌合し立設される2本の支柱部材33aと、これらの支柱部材間を横架するガイド部材33bとで構成される。ガイド部材33bの搬送方向の上流側の面には、2つのバー形状のプラズマ照射部2及び昇降機構34を介して電荷放出プローブ5が取り付けられている。一方、その下流側の面には、センサ部24(印加プローブ24aと検出プローブ24b)が配置されている。
図5に示す例では、基板4上に4つの液晶表示回路の導電パターン23が形成される。この例では、複数の直線形状の導電パターン23が等間隔に列となるように配置される。本実施形態では、電荷放出プローブ5は、帯電された電荷を放出する際には昇降機構34に降下されて導電パターン23の所定の箇所、例えば端部に接触する。
尚、図示していないが、制御部11の制御により、センサ部6と検査ステージ31の対向距離(高さ位置)を調整するための高さ位置調整機構(図示せず)と、基板4の搬送方向と直交する方向にセンサ部6を移動して、所定位置に退避させる退避機構(図示せず)とが設けられている。
この退避機構は、センサ部6の不使用時、装置停止時及び点検時などには、センサ部6をガイド部材33b上で移動させて基板検査範囲外に退避させる。この退避機構を用いれば、導電パターン23の形成方向に沿った移動も可能となる。即ち、不良と判断された導電パターン23に対して、パターン上のどの位置に不良箇所が存在するかを検出するために、センサ部6を導電パターン23の形成方向に沿って移動させる移動機構として兼用できる。尚、この導電パターン23における不良箇所の位置検出は、別途、移動機構を設けてもよい。
また、検査ステージ31又はセンサ部6の近傍には、検査ステージ31とセンサ部6間の距離を測定するためのレーザ光等を用いた距離測定センサを設けてもよい。さらに、センサ部6の近傍に、基板4の導電パターン23を撮像する撮像部を設けて、撮像した画像から検査開始位置の位置決めを行う。また、センサ部6に付帯させて、一体的に移動可能に設けて、検出されたパターン上の不良箇所を撮像して、画像表示させてもよい。
次に、図6に示すフローチャートを参照して、本実施形態の回路検査装置における導電パターンの良/不良判別の検査工程について説明する。
まず、回路検査装置における初期化設定を行う(ステップS1)。この設定の際に、検査対象となる基板4の導電パターン23に対する検査条件の設定を行う。検査条件としては、例えば、電荷を帯電させるためのプラズマの設定条件、導電パターン23の長さに応じた印加プローブ24aと検出プローブ24bの間の距離設定等がある。
検査を開始し、基板搬送機構により、基板4を検査ステージ31上に移動して、所定の検査位置にセットする(ステップS2)。
最初に、帯電ストレス過程を実施する。プラズマ照射部2でプラズマ放電を開始する(ステップS3)と共に、移動部8によりガイド部材33bを搬送方向の上流側に一定の速度で移動させる(ステップS4)。この移動により、プラズマ照射部2は、基板4の面(導電パターン形成面)から約4mmから6mm程度の距離で上方に近接した位置でプラズマ領域が導電パターンに当接させつつ移動される。この時の移動速度とプラズマ強度を適宜調整することにより、導電パターンに帯電させる電荷量を調整することができる。
前述した約4mmから6mm程度の距離で実測したところ、例えば、プラズマ源を約60〜62kHz、7〜9kVで発生させたプラズマ領域を基板上に形成された導電パターンに触れさせた例では、基板に形成された導電パターンと接地電位の導電パターンとの間で、想定した結合容量を8μFと仮定すると、110−120Vp−p程度の電圧が計測されている。尚、上述した電圧値等は、検査対象やその検査環境下で異なる。即ち、本実施形態では、導電パターンに帯電される電荷量が重要であり、例えば、プラズマ源のスキャン速度(基板上の移動速度)とプラズマ強度との関係により、電荷量が決まる。つまり、電荷量は、スキャン速度が遅くなる又は、プラズマ強度が増すほど増加する。また、これに導電パターンどうしが対向する面積と距離などのパラメータが関係する。従って、シミュレーション等で概算を求めた後、製品などの実際の検査対象に対して実施して、プラズマ強度を適宜調整することが望ましい。
次に、プラズマ照射部2が基板4上の全ての導電パターン上を通過したならば、ガイド部材33bを基準位置で停止させると共に、プラズマ放電を終了する(ステップS5)。その後、昇降機構により、電荷放出プローブ5を降下させて、導電パターン23の所定箇所、例えば、先端部分を接触させる(ステップS6)。この接触により、導電パターン23に帯電していた電荷は、接地電位(又は、基準電位)に放出される。電荷の放出が終了した後、電荷放出プローブ5を上昇させて離間させる。
尚、電荷放出プローブ5の接触箇所について、設計の制約上、基準位置では基板4の導電パターンの接触箇所に接触できない配置関係であれば、一旦、その接触位置にガイド部材33bを停止させて、電荷放出プローブ5による電荷を放出した後、基準位置まで移動してもよい。
次に検査過程に移行する。帯電ストレス過程とは移動方向が反対方向、即ち、搬送方向の下流側に向かい、ガイド部材33bを一定の速度で移動させて、センサ部6による検査を開始する(ステップS7)。センサ部6では、導電パターンとは非接触状態で、交流の検査信号を印加プローブ24aから容量結合により導電パターン23に印加しつつ、検出プローブ24bから導電パターン23を伝搬された検査信号を非接触で容量結合により検出する(ステップS8)。検出プローブ24bにより検出された検査信号は、信号処理部9に送出される。信号処理部9では、前述した信号処理を施し、判断部10に出力される(ステップS9)。
判断部10において、検出信号に基づき、導電パターンの良/不良を判断する(ステップS10)。この判断で、基板4上の導電パターンの位置と一致する距離で検出信号が前述した判断レベルを超えた場合には(YES)、その導電パターンが不良であると判断し、その導電パターンの位置情報(例えば、予め付与されているパターン番号等)と不良結果を制御部11内のメモリに記憶する(ステップS11)。メモリに記憶した後、又はその導電パターンが良であった場合には、次の検査対象となる導電パターンの有無を判断する(ステップS12)。次の検査対象となる導電パターンがあれば(YES)、ステップS8に戻り、センサ部6による検査を継続する。一方、次の検査対象となる導電パターンがなければ(NO)、全ての導電パターン23に対して実施したものと判断し、検出信号による良/不良の判断の最終結果をモニタ12に表示する(ステップS13)。
さらに必要に応じて、不良であると表示された導電パターン23に対して、前述した退避機構をセンサ部6の移動機構として用いて、検出プローブ24b(又は、印加プローブ24a)をその導電パターン23に沿って移動させて、不良箇所の位置を検出する(ステップS14)。一連の検査結果をモニタ12に表示させて(ステップS15)、その基板4に対する一連の検査工程を終了する。
尚、検査を行う同タイプの基板4がある場合には、初期設定を省略してステップS2から検査を実施し、異なるタイプの導電パターンが形成された基板であれば、ステップS1の初期設定に戻り、再度、条件設定を行う。また、本実施形態による帯電ストレス過程は、従来から実施されている、周囲温度の高温化ストレスや印加電圧の高電圧化ストレスと組み合わせて実施してもよい。
図4(a)に示す例では、ストレス無印加時の出力信号P1と電荷ストレス印加時の出力信号P2を示している。この例では、従来の交流検査信号による電気的検査では、確実に断線している箇所又は、ブリッジ等により確実に短絡している箇所の検出は、共に出力信号の結果として得ることができる。
しかし、導電パターンが略断線し掛かっているが、ごく一部が接続されていた場合、その検査時には、印加した検査信号を検出して正常判定されるが、後の製造工程において、成膜処理やエッチング処理時にその接続部分が断線して、不良となることが考えられる。このような断線し掛かっていた場合に、プラズマ放電による電荷の帯電及び電荷放出の電荷ストレスの印加により、実際の製造に掛かるストレスを先立って与えることにより、早期に不良として発生する。図4(a)に示す出力信号P2において、帯電ストレス印加後に導電パターンに不良が発生することを示している。尚、短絡については、同様に極一部がブリッジ状となっていた場合に、プラズマによりそのブリッジが断線することで、不良判定から良品判定に変わる場合もある。
以上説明したように、本実施形態による回路検査装置は、基板上に形成された導電パターンに対して、後の製造工程で与えられるプラズマによる帯電ストレスを先だって印加した後、電気的試験を実施する。これにより、その後の工程で発生すると思われる不良、例えば、プラズマ処理工程におけるチャージアップにより、多層配線間などにおけるリーク電流による絶縁層への障害や、アーク放電による配線への障害等の発生が先立って見出されることとなり、後の製造工程で発生する可能性がある進行性の欠陥を見出すことができる。この検査結果を得ることにより、製品の完成時の不良発生を減少させることができ、製品の歩留まりを向上させることができる。
また、回路検査装置は、基板側又はセンサ側を移動させる機構を有する検査装置に対して、後付で備えさせることができ、汎用性を有している。さらに、大気下におけるプラズマ放電による電荷の帯電を行っているため、排気系やシンクチャンバーが必要な真空下で行うよりも簡易な構成で実現できる。
次に、図7を参照して、第2の実施形態の回路検査装置について説明する。
本実施形態の構成部位において、第1の実施形態の構成部位と同等の部位には同じ参照符号を付して、その説明を省略する。前述した第1の実施形態では、被検査基板として大型液晶ガラス基板が対象であったが、本発明の回路検査装置は、小型の基板、例えば、携帯電話機等の小型携帯機器(PDA)に用いられる基板や液晶基板にも適用することができる。
このような小型基板で、導電パターンにある程度の幅があり、パターン数が少なければ、大掛かりな非接触なセンサ部を用いなくとも、従来の探針接触型プローブによるセンサ部を用いてもよい。
この回路検査装置41は、プラズマ生成部3と、プラズマ照射部2と、電荷放出プローブ5と、検査対象となる導電パターンに印加プローブ42a及び検出プローブ42bを接触して検査信号の印加及び検出を行うセンサ部42と、センサ部42に交流又は直流の検査信号を供給する検査信号供給部43と、基板4上方でプラズマ照射部2及び電荷放出プローブ5を移動する移動部44と、検出された検査信号(検出信号)に対して増幅等の信号処理を施す信号処理部45と、信号処理された検出信号に含まれる特徴信号に基づき、導電パターンが不良か否かを判断する判断部46と、制御部11と、モニタ12と、入力部13と、で構成される。
信号処理部45は、検査信号が直流であれば、増幅回路18のみで構成できる。一方、検査信号が交流であれば、前述した第1の実施形態の信号処理部9と同様に、増幅回路18と、バンドパスフィルタ19と、整流回路20と、平滑回路21とで構成される。ここでは、直流の検査信号を用いた検査について説明する。尚、交流の検査信号を用いた検査は、前述した第1の実施形態と同等である。
センサ部42の印加プローブ42a及び検出プローブ42bは、前述した第1の実施形態のおける、非接触で導電パターン面の対向する面を有する電極形態の各プローブに換わって、尖端部分を有するスティック形状を成している。本実施形態では、導電パターンのそれぞれにプローブの尖端を接触させて固定させて電気的な接続を図り、導電パターンの短絡又は断線を検出する回路検査装置である。本実施形態では、検査対象となる全導電パターンに一括的にプローブを接触させるため、センサ部に対する移動機構は設けられていない。
本実施形態においては、プラズマ照射部2による導電パターンへの電荷の帯電を行い、次に電荷放出プローブ5による電荷放出を行った後、センサ部42の印加プローブ42a及び検出プローブ42bを導電パターンに接触するようにセットする。
センサ部42は、印加プローブ42aを順次切り替えて導電パターンに検査信号を印加する。判断部46は、各検出プローブ42bで検出される検出信号があれば、良品の判断を行い、一方、検出信号が無ければ、断線不良であると判断する。また検査信号が印加された導電パターンに隣接する導電パターンから検査信号が検出された場合には、短絡不良であると判断する。
以上のように第2の実施形態においても、前述した第1の実施形態と同等の効果を得ることができる。また本実施形態は、前述した第1の実施形態に対して、簡易な構成であるため、検査装置のコストが安価になる。但し、第1の実施形態は、センサ部のプローブが導電パターンに非接触であるため、この点におけるメリットは本実施形態では生じない。
前述した各実施形態においては、検査対象物が比較的面積が大きいディスプレイ用ガラス基板を想定しているため、大気圧下でプラズマ領域を発生させるプラズマ源を例として説明したが、勿論、検査対象に応じて減圧(低真空領域から高真空領域を含む)雰囲気内でも同様に、導電パターンなどの検査対象にある電荷量を帯電させて、後の製造工程で発生する可能性がある進行性の欠陥を見出すこともできる。例えば、ターボ分子ポンプやクライオポンプ等の排気系が設けられた真空チャンバー内に、前述した実施形態の構成(図1)の検査装置を設けることにより、プラズマ処理により製品を作製する半導体製造技術の分野において適用することもできる。例えば、プラズマエッチング処理の製造工程において、導電パターンをエッチング形成した後、再度、プラズマ電極により発生させたプラズマを用いて所定量の電荷を帯電させた後、その電荷を放出させて検査を実施してもよい。通常、プラズマエッチング処理装置の検査対象を載置するテーブルには、温度調整機能も搭載している場合が多いため、この時、併せて被検査対象を所望する温度に加熱等の温度調整することも可能である。
また、プラズマ処理装置において、プラズマを発生させる電極が検査対象全面に対して、対向する面積を有していた場合には、電極板全面にプラズマを発生させて電荷を帯電させればよいが、検査対象の都合により、真空チャンバー内で電荷を帯電させるプラズマ源を走査させる必要がある場合には、駆動機構を用いる以外にも、プラズマ処理用の大型電極板を複数に分割して、プラズマを隣り合う電極に順次移動するように発生させることで走査を行うと同等の作用を得ることもできる。尚、真空雰囲気下でプラズマ源を用いる場合には、大気下で用いる場合に比べて、プラズマ強度を低く設定することが望ましい。
また本実施形態においては、ディスプレイ用のガラス基板に形成される導電パターンを検査対象として説明したが、勿論、これに限定されるものではない。例えば、多層配線パターンを有する硬質基板又はフレキシブル基板、又は二次電池における正負電極の各構造や電気的に分離を行う絶縁層(セパレータ)、又は太陽電池モジュールにおけるセルの接続部分など種々の検査対象がある。本実施形態のプラズマ源による電荷帯電による進行性の不良検出は、大気下及び真空下にて利用できるため、既に稼働している種々の製造装置に、後付により取り付けて不良検出を実施することができる。特に、本発明の検査装置が好適する検査対象は、複数の導電パターンが絶縁層を介して階層的で且つ交差する部分を有する電子素子に対して、最も効果的に進行性の不良を検出することができる。
さらに、本発明の検査装置は、専用の検査装置として構成した例について説明したが、これに限定されることはなく、他の既存の装置に後付けすることも可能である。また、移動機構を有していたならば、より容易に設けることも可能である。
また、前述した実施形態では、プラズマ生成部3と電荷放出プローブ5とセンサ部6とを一体的に構成して、移動させる構成であったが、勿論別体であってもよく、例えば、プラズマ生成部3と電荷放出プローブ5とを一体とし、センサ部を別体にして、個々に移動や検査処理を行えるようにしてもよい。この別体にすることで、必ずしも一対で構成する必要はなく、例えば、プラズマ生成部3が1台でセンサ部6が複数台を配置することにより、それぞれが効率よく、個々に検査動作を行うことも可能である。また、センサ部を有さずに、プラズマ生成部2と電荷放出プローブ5のみによる構成も可能である。
次に、図8乃至図10を参照して、第3の実施形態の回路検査装置について説明する。
本実施形態は、プラズマ照射部2によるスクリーニング機能を有する回路検査装置である。図8は、第3の実施形態に係る回路検査装置51の概念的な構成例を示す。図9は、スクリーニング機能を有するプラズマ照射部2の断面構成を示す図、図10は、プラズマを用いたスクリーニング処理の概念について説明するための図である。本実施形態の構成部位において、第1の実施形態の構成部位と同等の部位には同じ参照符号を付して、その説明を省略する。
ここで、第3の実施形態の回路検査装置によるスクリーニング機構について説明する。
例えば、プラズマCVD等を用いた製造工程において、プラズマ基板がチャージアップした場合、搬出するための搬送機構に受け渡された際に、チャージアップされた電荷がアーク放電などにより一気に放出されて、基板上の配線や回路素子の損傷(例えば、溶解や剥がれによる断線)が発生する虞がある。このような損傷は、その度合いにより潜在的な欠陥となり、定格や常温下における通常の短時間の導通検査では不良が発見できない場合がある。その後、正常な製品として種々な電子機器に実装され、使用した時間や状況により欠陥が進行して、ある時点で不良となるため、製品への信頼性だけではなく、実装した電子機器の信頼性に繋がるという面で出荷前に排除することが要望されている。
本実施形態は、基板上に形成された回路素子や配線に対して、短絡・断線の検査を実施する前に、制御されたプラズマ放電の帯電による電気的ストレス及び熱ストレスを与えるスクリーニングにより潜在的な欠陥を見出すスクリーニング機構を備えている。
図8に示すように、回路検査装置51は、主として、プラズマ生成部3と、電荷放出プローブ5と、センサ部6と、検査信号供給部7と、移動部8と、信号処理部9と、判断部10と、制御部11と、モニタ12と、入力部13と、検査用ステージ14と、バイアス電源52と、基板搬送機構25と、温度制御部58とで構成される。
本実施形態は、前述した第1の実施形態の構成に加えて、プラズマ照射部2のプラズマ照射口を塞ぐように取り付けられたグリッド部53と、グリッド部53に所望するバイアス電圧を印加するバイアス電源52と、プラズマ照射部2に供給される不活性ガスの温度調整(加熱)するためのガス温度制御部57とを備えている。
温度制御部58は、図示しないセラミックヒータやヒータ線をプラズマ照射部2に設けて、プラズマ生成領域A内の温度調整(加熱)を行う。ガス温度制御部57及び温度制御部58は、原則的には加熱するために設けられているが、冷却する機能を有していてもよい。また、必ずしも、ガス温度制御部57及び温度制御部58の両方を備える必要はなく、何れか一方であってもよい。
本実施形態におけるスクリーニング機構は、主として、プラズマ生成部3と、プラズマ照射部2のグリッド部53と、プラズマ電源16と、バイアス電源52とで構成される。
プラズマ照射部2の構成は、図2において前述した第1の実施形態の構成と同等であるが、図9に示すように、プラズマ照射部2本体は、絶縁材料により形成される、又は少なくともグリッド部53がプラズマ照射部2本体とは絶縁部材55を介して取り付けられている。
これは、バイアス電源52からグリッド部53にバイアス電圧が印加されるため、プラズマ照射部本体とは電気的に分離されている。この例では、プラズマ電源16は、一対の電極21a,21bに高周波電源電圧を印加し、バイアス電源52は、グリッド部53に直流電圧を印加する。
図9に示すように、プラズマ照射部2のグリッド部53と基板4とは、プラズマ照射領域Bとなるエリアを離間して対向するように配置される。この離間の距離は、プラズマの照射量が照射対象となる被照射体(基板4の回路素子及び配線23等)に対して適正になる、即ち過印加により被照射体に新たな損傷を与えないように規定される。
グリッド部53は、細い金属線により織られたメッシュ部材又は、薄い金属板の全面に微細な孔(メッシュ)が多数開口されたメッシュ板が用いられている。これらのメッシュ(網目)の大きさは、スクリーニング処理を施す被照射体の仕様又は、プラズマの照射量によって適宜、好適する大きさに設計される。
このグリッド部53は、異なる種別の被照射体に対応できるように、プラズマの照射量が異なる複数のグリッド部材を用意して、取り替え可能に構成し、それぞれに好適するプラズマの照射量に変更可能な構造としてもよい。尚、本実施形態のグリッド部53は、プラズマに晒されるため、エッチングされ難い材料が好ましく、例えば、銅、ステンレス、又はこれらの合金等を用いる。
次に図10を参照して、本実施形態におけるプラズマを用いたスクリーニング処理の概念について説明する。
一般に、プラズマを被照射体(基板4)に照射した場合、空間的な不均一性や電子シェーデング効果によって、プラズマから被照射体へ流入する電子流とイオン電流の平衡状態が局所的に崩れて、基板4の表面上の配線等でチャージアップされた領域が発生する。
図9に示すように、大気圧下のプラズマ生成領域Aに不活性ガスを導入してガス雰囲気を生成した後、プラズマ電極21a,21b間に高周波電圧を印加して放電させて、プラズマを発生させる。
本実施形態では、プラズマが発生した状態で、グリッド部53にバイアス電源52から直流正電圧を印加することにより、グリッド部53にプラズマの電子を引き込み、イオン電流の不平衡状態を意図的に発生させる。つまり、プラズマ生成領域Aで生成されたプラズマの電子(−)はグリッド部53にトラップされて取り込まれ、イオン(+)は、グリッド部53を通り抜けて、接地電位又は電位が低い配線パターン23に照射されるように到達する。本実施形態は、電子の取り込み具合を調整する即ち、グリッド部53に印加する電圧値を加減することにより、イオン電流の不平衡状態を意図的に調整する。
また、本実施形態では、電離するイオン数を増加させるために、供給される不活性ガスへの加熱及び/又は、プラズマ照射部2への加熱により、プラズマ生成領域A内の温度を上昇させている。公知なサハの電離公式で提案されているように、温度を上昇させることにより、ガスに対して電離した分子(イオン)の比率を高めることができる。上昇させる温度においては、プラズマ生成領域Aの大きさ、ガス種及びガス供給量等の諸条件により異なるため、後述する電圧検出器54を用いて、検出された値がなるべく大きくなるように設定する。
また、配線パターン23は、プラズマのイオンの入射時に照射量に比例する熱エネルギーが与えられて温度が上昇する。このため、従来のバーンインにおけるヒータやランプ等による加熱と同様な作用を与える。
図11には、グリッド部53に印加するバイアス電圧と、測定した基板4(配線パターン23)の表面電圧との特性を示す。この測定においては、図10に示すように、配線パターン23と接地電位(基準電位)との間に電圧検出器(又は、オシロスコープ)54を設けて、測定している。
不活性雰囲気内でプラズマ放電が安定した後、バイアス電源52からグリッド部53に直流バイアス電圧を印加して、電圧検出器54により配線パターン23における表面電圧を測定した。この測定時の状況は、気温22℃、湿度52%、プラズマ電源9KV 1.8−2.2kWにおいて、直流バイアス電圧−350V〜+350Vを印加して、配線パターン23にプローブをあてて電圧値を測定している。
図11に示すように、グリッド部53に正バイアス電圧を印加した場合には、基板4の表面電圧は正電圧が検出される。一方、グリッド部53に負バイアス電圧を印加した場合には、基板4の表面電圧は負電圧が検出される。この負バイアス電圧をグリッド部53に印加した場合、グリッド部53はプラズマの正イオンを取り込み、電子が基板4に到達して、負電荷に帯電する。従って、基板4の表面電圧は、負電圧となる。
このようにバイアス電圧と表面電圧は、直線的な比例関係を有しているため、入力したバイアス電圧の値によって、一義的に表面電圧の値が決定される。従って、バイアス電圧を調整することにより、意図する表面電圧に設定することができる。但し、図11に示した比例関係(傾き等)は、被照射体の違いによって異なるため、必ずしも図示する数値に限定されるものではない。また、このようなバイアス電圧を被照射体に印加する場合に、配線パターン23に新たな損傷が発生しない範囲内で高いバイアス電圧を印加した方がスクリーニング処理の効果を得ることができる。
本実施形態において、バイアス電圧を被照射体である基板4に印加した場合、配線パターン23に接する絶縁体(層間絶縁膜)56に電荷が帯電した状態となる。この帯電状態で、前述したように接地電位の他の構成部材に接触すると、短絡が起き新たな欠陥を発生させる虞がある。本実施形態では、電荷放出プローブは配線パターン23と接触しないように退避させておく。そして、帯電状態の配線パターン23に逆バイアスを印加する。つまり、図11に示すバイアス電圧を例とすれば、例えば、+200Vを印加して電気的及び熱的ストレスを与えた後、正の電荷の帯電状態を解消する。本実施形態では、図11に示す表面測定電位(表面電位)20Vが0Vとなるバイアス電圧、即ち、−20V程度を印加することにより電子を供給して、強制的に帯電状態を解消する。
以上のように、回路検査装置にスクリーニング機構を搭載することにより、回路素子や配線が形成された基板に対して、良否判断を行う検査に先立って、バイアス印加により制御されたプラズマ放電の帯電による電気的ストレス及び熱ストレスを与え、その後の製造工程又は完成後に不良となる可能性がある潜在的な欠陥を顕在化させることができる。
さらに、制御されたプラズマ放電を用いて、基板上の回路素子又は配線等に対して熱を与えることと、不活性ガス雰囲気を作り出すことを利用して、成膜後の膜質改善のために行うアニール処理にも用いることができる。また、高出力のイオナイザーとしても用いることも可能である。
尚、前述した実施形態において、温度制御部58によるヒータ加熱やガス温度制御部57による不活性ガスの加熱を用いて、プラズマ生成領域A内を加熱してイオン数の増加を図る例について説明したが、勿論、これらの加熱手法に限定されるものではない。例えば、ランプ加熱を用いることもできる。ランプ加熱としては、赤外線ランプ、ハロゲンランプ、ダングステンハロゲンランプ及びキセノンアークランプ等を用いることができる。また、ランプ加熱においては、連続発光による加熱と、フラッシュ発光(間欠発光)による加熱も選択できる。さらに、別の加熱手法としては、プラズマ照射部2の材質を考慮して、プラズマに影響を与えない範囲内における電磁波による加熱も採用することも可能である。また、プラズマ照射部2の内部に断熱材を挟み込み、加熱効率を高めることもできる。
本発明によれば、基板上に形成された回路パターンに対して、プラズマ放電による帯電状態を形成し、電荷の帯電及び放出によるストレスを付与した後、電気的検査を実施し、後の製造工程で発生する可能性がある進行性の欠陥を見出す回路検査装置及びその回路検査方法を提供することができる。

Claims (9)

  1. 大気圧下で発生させたプラズマを基板上に形成された複数列の導電パターンに照射して、該導電パターンに電荷を帯電させるプラズマ生成部と、
    前記導電パターンに帯電している電荷を放出して、基準電位まで電位を下げる電荷放出プローブと、
    前記基準電位の前記導電パターンの一端に検査信号を印加し、その他端から該導電パターンを伝搬した該検査信号を検出するセンサ部と、
    前記センサ部により検出された検査信号に対して、予め設定される信号値のレベル幅を越えた信号値の変化の有無に基づき、前記導電パターンの良・不良を判断する判断部と、
    を具備することを特徴とする回路検査装置。
  2. 前記電荷放出プローブは、前記導電パターンから電荷を放出する電流通路に所定の負荷素子を有し、該負荷素子により電荷を放出する時間を制御することを特徴とする請求項1に記載の回路検査装置。
  3. 前記プラズマ生成部は、
    プラズマ放電を発生させるための電源を供給するプラズマ電源と、
    不活性ガスを供給するガス供給部と、
    対向配置された放電電極を有し、前記放電電極間に供給された前記不活性ガスによる大気圧下のガス雰囲気中で前記電源の印加により発生したプラズマを前記導電パターンに照射するプラズマ照射部と、
    を具備することを特徴とする請求項1に記載の回路検査装置。
  4. 大気圧下で発生させたプラズマを基板上に形成された複数列の導電パターンに照射して、該導電パターンに電荷を帯電させるプラズマ照射部を備えるプラズマ生成部と、
    前記導電パターンに帯電している電荷を放出して、基準電位まで電位を下げる電荷放出プローブと、
    前記基準電位の前記導電パターンの一端の上方に近接して容量結合し、交流の検査信号を印加し、該導電パターンの他端の上方に近接して容量結合し、該導電パターンを伝搬した該検査信号を検出するセンサ部と、
    前記基板を搬送する基板搬送機構と、
    前記基板の上方を横断し、且つ滑動可能に架設される支持部材を有し、前記支持部材の基板搬送方向の上流側又は下流側のいずれかに前記プラズマ照射部及び前記電荷放出プローブが配置され、前記プラズマ照射部の配置とは反対側に前記センサ部が配置される移動部と、
    前記センサ部により検出された検査信号に基づき、順次設定された可変する判断レベルのレベル幅を越えた信号値の変化が生じた検査信号が検出された導電パターンに対して、該導電パターンが不良であると判断する判断部と、を具備し、
    前記移動部で移動しつつ、前記プラズマ照射部により前記導電パターンに電荷を帯電した後、前記電荷放出プローブにより電荷を放出する帯電ストレスを与えた後、前記センサ部の前記検査信号による検査を実施することを特徴とする回路検査装置。
  5. 大気圧下で発生させたプラズマを基板上に形成された複数列の導電パターンに照射して、該導電パターンに電荷を帯電させるプラズマ照射部を備えるプラズマ生成部と、
    前記導電パターンに帯電している電荷を放出して、基準電位まで電位を下げる電荷放出プローブと、
    前記基準電位の前記導電パターンの一端に接触して直流又は交流の検査信号を印加し、前記導電パターンの他端に接触して該導電パターンを伝搬した前記検査信号を検出するセンサ部と、
    前記基板を搬送する基板搬送機構と、
    前記基板の上方を横断し、且つ滑動可能に架設される支持部材を有し、前記支持部材の基板搬送方向の上流側又は下流側のいずれかに前記プラズマ照射部及び前記電荷放出プローブが配置される移動部と、
    前記センサ部により検出された検査信号に対して、予め設定される信号値のレベル幅を越えた検査信号の変化の有無に基づき、前記導電パターンの良・不良と判断する判断部と、を具備し、
    前記移動部で移動しつつ、前記プラズマ照射部により前記導電パターンに電荷を帯電した後、前記電荷放出プローブにより電荷を放出する帯電ストレスを与えた後、前記センサ部の前記検査信号による検査を実施することを特徴とする回路検査装置。
  6. 減圧雰囲気内に配置され、プラズマを発生して基板上に形成された複数列の導電パターンに照射して、該導電パターンに電荷を帯電させるプラズマ生成部と、
    前記導電パターンに帯電している電荷を放出して、基準電位まで電位を下げる電荷放出プローブと、
    前記基準電位の前記導電パターンの一端に検査信号を印加し、その他端から該導電パターンを伝搬した該検査信号を検出するセンサ部と、
    前記センサ部により検出された検査信号に対して、予め設定される信号値のレベル幅を越えた検査信号の変化の有無に基づき、前記導電パターンの良・不良を判断する判断部と、
    を具備することを特徴とする回路検査装置。
  7. 前記回路検査装置において、さらに、
    前記基板と前記プラズマ生成部との間に設けられるグリッド部と、
    前記グリッド部に可変可能にバイアス電圧を印加するバイアス電源と、
    を具備し、
    前記プラズマ生成部から前記プラズマが照射された際に、前記グリッド部は印加するバイアス電圧値及びその正負に応じて、前記プラズマに含まれる電子又は正イオンの何れかを取り込み、該電子と正イオンとの平衡状態を制御することで前記基板の表面電位を制御し、定量的にストレスを与えるスクリーニング機構を、具備することを特徴とする請求項1に記載の回路検査装置。
  8. 前記回路検査装置において、さらに、
    前記プラズマ生成部におけるプラズマ発生領域を加熱することにより、前記プラズマに含まれる電子又は正イオンの数を増加させる加熱手段を具備することを特徴とする請求項7に記載の回路検査装置。
  9. 大気圧下でプラズマを発生させて、基板上に形成された複数列の導電パターンに該プラズマを照射して、導電パターンに電荷を帯電させて帯電ストレスを与え、
    前記導電パターンに帯電している電荷を放出した後、該導電パターンの一端に検査信号を印加し、その他端から該導電パターンを伝搬した該検査信号を検出し、検出された検査信号に対して、予め設定される信号値のレベル幅を越えた検査信号の変化の有無に基づき、前記導電パターンの良・不良を判断することを具備することを特徴とする回路検査方法。
JP2010509251A 2008-04-21 2009-04-20 回路検査装置及びその回路検査方法 Expired - Fee Related JP5327551B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010509251A JP5327551B2 (ja) 2008-04-21 2009-04-20 回路検査装置及びその回路検査方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008110477 2008-04-21
JP2008110477 2008-04-21
JP2009101013 2009-04-17
JP2009101013 2009-04-17
JP2010509251A JP5327551B2 (ja) 2008-04-21 2009-04-20 回路検査装置及びその回路検査方法
PCT/JP2009/058216 WO2009131230A1 (ja) 2008-04-21 2009-04-20 回路検査装置及びその回路検査方法

Publications (2)

Publication Number Publication Date
JPWO2009131230A1 JPWO2009131230A1 (ja) 2012-06-28
JP5327551B2 true JP5327551B2 (ja) 2013-10-30

Family

ID=41216955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010509251A Expired - Fee Related JP5327551B2 (ja) 2008-04-21 2009-04-20 回路検査装置及びその回路検査方法

Country Status (3)

Country Link
JP (1) JP5327551B2 (ja)
TW (1) TW200951462A (ja)
WO (1) WO2009131230A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147204A (ja) * 2008-12-18 2010-07-01 Oht Inc プラズマを用いたスクリーニング装置及びそのスクリーニング方法
TWI481882B (zh) * 2013-04-12 2015-04-21 Giga Byte Tech Co Ltd 電路板測試系統及其測試方法
JP6611251B2 (ja) * 2016-03-22 2019-11-27 ヤマハファインテック株式会社 検査治具、検査装置及び検査方法
DE102020119221A1 (de) * 2020-07-21 2022-01-27 Plasmatreat Gmbh Verfahren zur überwachten Plasmabehandlung einer Leiterplatte

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135778A (ja) * 1989-06-26 1991-06-10 Digital Equip Corp <Dec> 電気回路の開路/短絡試験を非接触に行う方法及び装置
JPH08233887A (ja) * 1995-02-23 1996-09-13 Nec Corp 静電気放電評価装置及び静電気放電試験装置
JP2000241787A (ja) * 1999-02-24 2000-09-08 Advanced Display Inc 液晶表示装置の製造装置および製造方法
JP2002372560A (ja) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd 静電耐圧測定方法、および画像パネル設計方法
JP2004264035A (ja) * 2003-01-27 2004-09-24 Agilent Technol Inc プローブ装置及びそれを用いたディスプレイ基板の試験装置
JP2005321292A (ja) * 2004-05-10 2005-11-17 Nec Corp Cdm放電分布観測装置および観測方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4391512B2 (ja) * 2006-10-20 2009-12-24 シャープ株式会社 静電耐圧評価装置および静電耐圧評価方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135778A (ja) * 1989-06-26 1991-06-10 Digital Equip Corp <Dec> 電気回路の開路/短絡試験を非接触に行う方法及び装置
JPH08233887A (ja) * 1995-02-23 1996-09-13 Nec Corp 静電気放電評価装置及び静電気放電試験装置
JP2000241787A (ja) * 1999-02-24 2000-09-08 Advanced Display Inc 液晶表示装置の製造装置および製造方法
JP2002372560A (ja) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd 静電耐圧測定方法、および画像パネル設計方法
JP2004264035A (ja) * 2003-01-27 2004-09-24 Agilent Technol Inc プローブ装置及びそれを用いたディスプレイ基板の試験装置
JP2005321292A (ja) * 2004-05-10 2005-11-17 Nec Corp Cdm放電分布観測装置および観測方法

Also Published As

Publication number Publication date
WO2009131230A1 (ja) 2009-10-29
TW200951462A (en) 2009-12-16
JPWO2009131230A1 (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
US6924657B2 (en) Real-time in-line testing of semiconductor wafers
JP5327551B2 (ja) 回路検査装置及びその回路検査方法
JPH03135778A (ja) 電気回路の開路/短絡試験を非接触に行う方法及び装置
TWI846003B (zh) 物件台及相關裝置
US6911350B2 (en) Real-time in-line testing of semiconductor wafers
TWI779070B (zh) 探針裝置
KR20060053842A (ko) 기판 검사장치 및 기판 검사방법
KR20130037641A (ko) 기판검사장치
KR20090032005A (ko) 회로 패턴 검사 장치
JP5305111B2 (ja) 回路パターン検査装置
KR102704793B1 (ko) 웨이퍼 접지를 위한 방법, 장치 및 시스템
TWI651796B (zh) 非接觸型電路圖案檢查修復裝置
JP2008292372A (ja) 検査支援システムを搭載する回路検査装置とその検査支援方法
JP2012243991A (ja) 荷電粒子線装置および静電チャック装置
JP2010272586A (ja) 荷電粒子線装置
JP4847396B2 (ja) プローブ、信号検出用のプローブ装置、信号供給用のプローブ装置、および検査装置
JP3934665B2 (ja) 回路基板の検査装置および検査方法
KR20060100028A (ko) 정전척 모니터링 시스템
JP2010147204A (ja) プラズマを用いたスクリーニング装置及びそのスクリーニング方法
KR20100121980A (ko) 플라즈마 도핑 장비의 웨이퍼 모니터링 장치 및 방법
KR100390183B1 (ko) Fpd 검사장치의 티칭방법
JP4287255B2 (ja) 基板検査装置及び基板検査方法
KR20150070712A (ko) 프로브 스테이션
JP2008309490A (ja) プローブ、信号検出用のプローブ装置、信号供給用のプローブ装置、および検査装置
JP2007198978A (ja) 基板検査装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130710

R150 Certificate of patent or registration of utility model

Ref document number: 5327551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees