JPH03163372A - 入出力保護素子評価装置およびその評価方法 - Google Patents
入出力保護素子評価装置およびその評価方法Info
- Publication number
- JPH03163372A JPH03163372A JP1303933A JP30393389A JPH03163372A JP H03163372 A JPH03163372 A JP H03163372A JP 1303933 A JP1303933 A JP 1303933A JP 30393389 A JP30393389 A JP 30393389A JP H03163372 A JPH03163372 A JP H03163372A
- Authority
- JP
- Japan
- Prior art keywords
- protection element
- circuit
- protection
- protective element
- evaluation device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title abstract description 17
- 238000000034 method Methods 0.000 title description 7
- 238000011156 evaluation Methods 0.000 claims abstract description 52
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 230000008859 change Effects 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 18
- 230000003068 static effect Effects 0.000 description 14
- 230000005611 electricity Effects 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 238000013016 damping Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術 (第6〜8図)発明が解決し
ようとする課題 課題を解決するための手段 作用 実施例 本発明の原理説明 (第1〜4図)本発明の一実施
例 (第5図) 発明の効果 〔概要〕 人出力保護素子評価装置およびその評価方法に関し、 保護素子が内部回路を保護する保護能力を評価すことが
でき、保護素子の保護能力の分類分けを可能にしてIC
設計の際の静電気耐性に最適な保護素子等を手間および
コストをかけることなく選択可能な入出力保護素子評価
装置を提供することを目的とし、 所定の容量を持つキャパシタに電荷を蓄え、該電荷をI
Cの入出力端子を介して該ICを保護するための保護素
子へ放電して該ICおよび保護素子の耐静電気強度を評
価する入出力保護素子評価装置であって、前記評価装置
は、前記キ糸パシタ・入出力端子間に接続されたインダ
クタンス素子を含んで構成する。
ようとする課題 課題を解決するための手段 作用 実施例 本発明の原理説明 (第1〜4図)本発明の一実施
例 (第5図) 発明の効果 〔概要〕 人出力保護素子評価装置およびその評価方法に関し、 保護素子が内部回路を保護する保護能力を評価すことが
でき、保護素子の保護能力の分類分けを可能にしてIC
設計の際の静電気耐性に最適な保護素子等を手間および
コストをかけることなく選択可能な入出力保護素子評価
装置を提供することを目的とし、 所定の容量を持つキャパシタに電荷を蓄え、該電荷をI
Cの入出力端子を介して該ICを保護するための保護素
子へ放電して該ICおよび保護素子の耐静電気強度を評
価する入出力保護素子評価装置であって、前記評価装置
は、前記キ糸パシタ・入出力端子間に接続されたインダ
クタンス素子を含んで構成する。
また、請求項1記載の評価装置を構戒する前記キャパシ
タに蓄えられた電荷が放電されるときの放電電流波形を
観測する工程と、該放電電流波形が共振波形から減衰波
形に変換する変換点を求める工程とを有し、該変換点に
基づいて前記保護素子を抵抗成分として評価する入出力
保護素子評価方法を構或する。
タに蓄えられた電荷が放電されるときの放電電流波形を
観測する工程と、該放電電流波形が共振波形から減衰波
形に変換する変換点を求める工程とを有し、該変換点に
基づいて前記保護素子を抵抗成分として評価する入出力
保護素子評価方法を構或する。
本発明は、入出力保護素子評価装置およびその評価方法
に係り、詳しくは、ICを静電気から護るために用いら
れている保護素子の保護能力に汎用性のある評価基準を
与える入出力保護素子評価装置およびその評価方法に関
する。
に係り、詳しくは、ICを静電気から護るために用いら
れている保護素子の保護能力に汎用性のある評価基準を
与える入出力保護素子評価装置およびその評価方法に関
する。
近時、微細加工技術の進歩に伴って半導体回路の集積度
がますます高まってきている。反面、回路の微細化は静
電破壊耐量を低下させる傾向にあり、このため、デバイ
スの製造からフィールドコースまでの全般に亘って、い
わゆるE S D (Electro Static
Discharge)対策の重要性が増してきた。上記
のような静電気放電のストレスにより、集積回路には劣
化あるいは破壊が生ずる。そのメカニズムは熱的破壊が
主なものであるが、酸化膜破壊のような電圧破壊もあり
、放電過程、デバイス構造によって、いずれか弱いほう
のメカニズムにより破壊が生ずることになる。この破壊
電圧を向上させるために各入出力端子には保護回路を設
ける。MOSデバイスの場合、最も破壊しやすいのはゲ
ート絶縁膜で、Si○2の場合、7MV/am以上の電
界が印加され、その間の消費電力が約2μJのときゲー
ト破壊が起こるとされている。
がますます高まってきている。反面、回路の微細化は静
電破壊耐量を低下させる傾向にあり、このため、デバイ
スの製造からフィールドコースまでの全般に亘って、い
わゆるE S D (Electro Static
Discharge)対策の重要性が増してきた。上記
のような静電気放電のストレスにより、集積回路には劣
化あるいは破壊が生ずる。そのメカニズムは熱的破壊が
主なものであるが、酸化膜破壊のような電圧破壊もあり
、放電過程、デバイス構造によって、いずれか弱いほう
のメカニズムにより破壊が生ずることになる。この破壊
電圧を向上させるために各入出力端子には保護回路を設
ける。MOSデバイスの場合、最も破壊しやすいのはゲ
ート絶縁膜で、Si○2の場合、7MV/am以上の電
界が印加され、その間の消費電力が約2μJのときゲー
ト破壊が起こるとされている。
したがって、これを保護するため電圧をクランプするよ
うな回路が必要となる。MOS形集積回路では、出力端
子には比較的大きなソース・ドレインが接続されるため
、これが保護回路の役目をする。ソース・ドレインのp
n接合の形或に多少の注意が必要であるが、通常は良好
なESD耐圧を持つ。一方の入力端子には意図的に保護
回路を設ける必要がある。
うな回路が必要となる。MOS形集積回路では、出力端
子には比較的大きなソース・ドレインが接続されるため
、これが保護回路の役目をする。ソース・ドレインのp
n接合の形或に多少の注意が必要であるが、通常は良好
なESD耐圧を持つ。一方の入力端子には意図的に保護
回路を設ける必要がある。
ICの高集積化・微細化に伴い、数百〜数千■にも及ぶ
静電気によるfCの破壊の問題がさらに重要性を増して
きた。静電気からICを護る方法としては、例えば第6
図に示すような保護回路1を用いる方法がある。この図
において、各入出力端子2に保護素子3、4を挿入して
、外部から入った静電気のエネルギを接地線5若しくは
電源線6に放出し、静電気の影響が内部回路7まで及ば
ないようにしている。この場合、保護素子の動作は、順
方向がメインである。
静電気によるfCの破壊の問題がさらに重要性を増して
きた。静電気からICを護る方法としては、例えば第6
図に示すような保護回路1を用いる方法がある。この図
において、各入出力端子2に保護素子3、4を挿入して
、外部から入った静電気のエネルギを接地線5若しくは
電源線6に放出し、静電気の影響が内部回路7まで及ば
ないようにしている。この場合、保護素子の動作は、順
方向がメインである。
また、第7図に示すように、保護素子8がダイオードま
たはトランジスタで構或されている場合、保護素子8と
しての動作は順方向のみでなく、電源端子(Vdd端子
)9のように逆方向動作でしか働かせられない保護回路
10もある。
たはトランジスタで構或されている場合、保護素子8と
しての動作は順方向のみでなく、電源端子(Vdd端子
)9のように逆方向動作でしか働かせられない保護回路
10もある。
ところで、ある保護素子を備えたICの持つ静電気に対
する耐性を調べる方法としては、例えば第8図に示すよ
うな耐圧測定回路11を用いるものがある。この図にお
いて、耐圧測定回路1■は、電源V1電源■にスイッヂ
SIを介して接続されたキャパシタCおよびキャパシタ
CにスイソチS1を介して接続されたIC12により構
成され、キャパシタCに電源■からある高電圧を印加し
て電荷,を蓄え、スイッチSt、Szを切り換えること
によりIC12に対して放電を行い、IC12が壊れた
かどうかを判定する。この耐圧測定回路■1を用いる方
法は、電荷を蓄える時の電圧を評価基準とした静霊気耐
圧試験ということができる。
する耐性を調べる方法としては、例えば第8図に示すよ
うな耐圧測定回路11を用いるものがある。この図にお
いて、耐圧測定回路1■は、電源V1電源■にスイッヂ
SIを介して接続されたキャパシタCおよびキャパシタ
CにスイソチS1を介して接続されたIC12により構
成され、キャパシタCに電源■からある高電圧を印加し
て電荷,を蓄え、スイッチSt、Szを切り換えること
によりIC12に対して放電を行い、IC12が壊れた
かどうかを判定する。この耐圧測定回路■1を用いる方
法は、電荷を蓄える時の電圧を評価基準とした静霊気耐
圧試験ということができる。
しかしながら、このような従来の入出力保護素子評価装
置にあっては、保護素子あるいはテストデハイスに高電
圧を印加して耐圧を試験する構戒となっていたため、内
部回路と保護素子とを一緒にしたものの耐圧を計測して
いることから、保護素子のもつ、内部回路を護る能力、
いわゆる保護能力を知ることはできない。
置にあっては、保護素子あるいはテストデハイスに高電
圧を印加して耐圧を試験する構戒となっていたため、内
部回路と保護素子とを一緒にしたものの耐圧を計測して
いることから、保護素子のもつ、内部回路を護る能力、
いわゆる保護能力を知ることはできない。
例えば、第7図に示すように電源端子9を接続した回路
の如く保護素子8の動作が順方向のみでなく■電圧に対
しては逆方向動作を用いるような回路の場合、逆方向は
プレークダウン現象を用いており、しかも大電圧・大電
流領域であり順方向に比べて現象が不安定で複雑である
。このように、異なった動作が混在するものを単に静電
気に対する耐圧として評価しているのみでは、絶対的な
保護素子自身の評価基準とはならず、内部回路と保護素
子の組み合わせを変える度に保護素子の設計を考え直さ
ねばならないという問題点があった。
の如く保護素子8の動作が順方向のみでなく■電圧に対
しては逆方向動作を用いるような回路の場合、逆方向は
プレークダウン現象を用いており、しかも大電圧・大電
流領域であり順方向に比べて現象が不安定で複雑である
。このように、異なった動作が混在するものを単に静電
気に対する耐圧として評価しているのみでは、絶対的な
保護素子自身の評価基準とはならず、内部回路と保護素
子の組み合わせを変える度に保護素子の設計を考え直さ
ねばならないという問題点があった。
現在、保護素子の能力を示す一般的かつ統一的な評価方
法がなく、各IC毎に必要な保護素子の設計を模索して
いる状態である。すなわち、ICとしての静電気強度は
保護素子の保護能力と内部回路の強度の関係で決まり、
内部回路が充分に保護された場合は、保護素子自身の強
度で耐圧が決まる。したがって、ICとしての静電気耐
圧試験では上述した3つの要素のきりわけができない。
法がなく、各IC毎に必要な保護素子の設計を模索して
いる状態である。すなわち、ICとしての静電気強度は
保護素子の保護能力と内部回路の強度の関係で決まり、
内部回路が充分に保護された場合は、保護素子自身の強
度で耐圧が決まる。したがって、ICとしての静電気耐
圧試験では上述した3つの要素のきりわけができない。
そこで本発明は、保護素子が内部回路を保護する保護能
力を評価すことができ、保護素子の保護能力の分類分け
を可能にしてIC設計の際の静電気耐性に最適な保護素
子等を手間およびコストをかけることなく選択可能な人
出力保護素子評価装置およびその評価方法を提供するこ
とを目的としている。
力を評価すことができ、保護素子の保護能力の分類分け
を可能にしてIC設計の際の静電気耐性に最適な保護素
子等を手間およびコストをかけることなく選択可能な人
出力保護素子評価装置およびその評価方法を提供するこ
とを目的としている。
〔課題を解決するための手段]
本発明による入出力保護素子評価装置およびその評価方
法は上記目的達或のため、所定の容量を持つキャパシタ
に電荷を蓄え、該電荷をICの入出力端子を介して該I
Cを保護するための保護素子へ放電して該ICおよび保
護素子の耐静電気強度を評価する入出力保護素子評価装
置であって、前記評価装置は、インダクタンス素子を含
んで構或する。
法は上記目的達或のため、所定の容量を持つキャパシタ
に電荷を蓄え、該電荷をICの入出力端子を介して該I
Cを保護するための保護素子へ放電して該ICおよび保
護素子の耐静電気強度を評価する入出力保護素子評価装
置であって、前記評価装置は、インダクタンス素子を含
んで構或する。
また、請求項l記載の評価装置を構成する前記キャパシ
タに蓄えられた電荷が放電されるときの放電電流波形を
観測する工程と、該放電電流波形が共振波形から減衰波
形に変換する変換点を求める工程とを有し、該変換点に
基づいて前記保護素子を抵抗成分として評価する人出力
保護素子評価方法を構成する 〔作用〕 本発明では、静電気からICを護るための保護素子の評
価を行う回路として、一定値の容量を持つキャパシタに
電荷を蓄え、その電荷をIC入出力端子へ放電してその
ICの耐静電気強度を評価する入出力保護素子評価装置
がインダクタンス素子を含んで構或される。
タに蓄えられた電荷が放電されるときの放電電流波形を
観測する工程と、該放電電流波形が共振波形から減衰波
形に変換する変換点を求める工程とを有し、該変換点に
基づいて前記保護素子を抵抗成分として評価する人出力
保護素子評価方法を構成する 〔作用〕 本発明では、静電気からICを護るための保護素子の評
価を行う回路として、一定値の容量を持つキャパシタに
電荷を蓄え、その電荷をIC入出力端子へ放電してその
ICの耐静電気強度を評価する入出力保護素子評価装置
がインダクタンス素子を含んで構或される。
したがって、瞬間現象である蓄積電荷の保護素子への放
電試験において、L成分が挿入されることにより、共振
現象を用いて保護素子が抵抗として評価され、保護素子
がICを保護する保護能力を評価することができる。そ
の結果、保護素子の保護能力の分類分けが可能になる。
電試験において、L成分が挿入されることにより、共振
現象を用いて保護素子が抵抗として評価され、保護素子
がICを保護する保護能力を評価することができる。そ
の結果、保護素子の保護能力の分類分けが可能になる。
(原理説明)
最初に本発明の原理から説明する。
本発明は、保護素子が内部回路を保護する力を知ること
のできる入出力保護素子評価方法を提供しようとするも
のである。ここで、この保護素子の保護能力とは静電気
の持つ電荷を接地線若しくは電源線に放出するスピード
、すなわち電流を流1す能力である。これは保護素子を
抵抗成分として評価するのが適切であり、具体的には、
以下のようにして評価することができる。
のできる入出力保護素子評価方法を提供しようとするも
のである。ここで、この保護素子の保護能力とは静電気
の持つ電荷を接地線若しくは電源線に放出するスピード
、すなわち電流を流1す能力である。これは保護素子を
抵抗成分として評価するのが適切であり、具体的には、
以下のようにして評価することができる。
瞬間現象である蓄積電荷の保護素子への放電試験におい
て、耐圧測定回路にL(インダクタンス成分を挿入する
ことにより、共振現象を用いて保護素子を抵抗として評
価を行う。すなわち、放電電流波形を観測し、共振波形
から減衰波形への変換点を探し、保護素子を抵抗として
評価する手段を与えるものである。
て、耐圧測定回路にL(インダクタンス成分を挿入する
ことにより、共振現象を用いて保護素子を抵抗として評
価を行う。すなわち、放電電流波形を観測し、共振波形
から減衰波形への変換点を探し、保護素子を抵抗として
評価する手段を与えるものである。
したがって、この保護能力がわかれば、一々試作しなく
ても、内部回路の強度との組み合わせからICの静電気
強度を予想できるようになる。さらに保護素子自身の破
壊の原因となる電流パスにある最小のPNジャンクショ
ンの面積と組み合わせれば、保護素子自身の能力の絶対
的な比較が可能となる。
ても、内部回路の強度との組み合わせからICの静電気
強度を予想できるようになる。さらに保護素子自身の破
壊の原因となる電流パスにある最小のPNジャンクショ
ンの面積と組み合わせれば、保護素子自身の能力の絶対
的な比較が可能となる。
[実施例]
以下、本発明を図面に基づいて説明する。
第1〜4図は上記基本原理に基づく本発明に係る人出力
保護素子評価装置およびその評価方法の一実施例を示す
図であり、本実施例は本発明をLCR直列回路により構
成される入出力保護素子評価装置に適用した例である。
保護素子評価装置およびその評価方法の一実施例を示す
図であり、本実施例は本発明をLCR直列回路により構
成される入出力保護素子評価装置に適用した例である。
本実施例の説明にあたり、第8図に示した従来例と同一
構戒部分には同一符号を付している。
構戒部分には同一符号を付している。
まず、構或を説明する。第l図において、21は入出力
保護素子評価装置であり、入出力保護素子評洒装置21
にはキャバンタCと直列にL(インダクタンス)成分が
挿入され、LCR回路からなる共県回路が形戒されてい
る。
保護素子評価装置であり、入出力保護素子評洒装置21
にはキャバンタCと直列にL(インダクタンス)成分が
挿入され、LCR回路からなる共県回路が形戒されてい
る。
以上の構戊において、第1図に示すLCR回路のキャパ
シタCに初期電荷Q。を蓄えていた場合、直列LCR回
路を想定すると、次式のが戒り立つ。
シタCに初期電荷Q。を蓄えていた場合、直列LCR回
路を想定すると、次式のが戒り立つ。
(本頁、以下余白)
・・・・・・■
■式により、
(1)R”
−4
〉0の場合
となり、
減衰特性となる。
L
(2)
R2
−4
くOの場合
C
R
但し、
α =
2L
となり、減衰項を含んだ共振特性となる。
第■、■式に示す電流の式に基づいてR2と4L/Cの
大小関係により、放電電流が振動型か減衰型かに分けら
れる。ここで、保護素子のみの回路に試験を行い、放電
電流の振動型から減衰型への変化点を検出することによ
り、保護素子を抵抗として評価することができる。この
変化点を検出する上での問題点は、保護素子の抵抗値に
より、振動か減衰かを決定するしの値が大きく変化し、
ある条件下ではいつも減衰かあるいは振動型となり、R
が決定できないことにある。そこで、Lを可変にしてお
くことにより、保護素子を常に抵抗として見積もること
を可能にする。例えば、第2図に示すように入出力保護
素子評価装置21は、L(インダクタンス)成分を複数
のインダクタンス成分に切換可能なし成分可変回路22
と、回路の持つ抵抗値を可変可能な可変抵抗rからなる
R成分可変回路23と、を含んで構或するようにする。
大小関係により、放電電流が振動型か減衰型かに分けら
れる。ここで、保護素子のみの回路に試験を行い、放電
電流の振動型から減衰型への変化点を検出することによ
り、保護素子を抵抗として評価することができる。この
変化点を検出する上での問題点は、保護素子の抵抗値に
より、振動か減衰かを決定するしの値が大きく変化し、
ある条件下ではいつも減衰かあるいは振動型となり、R
が決定できないことにある。そこで、Lを可変にしてお
くことにより、保護素子を常に抵抗として見積もること
を可能にする。例えば、第2図に示すように入出力保護
素子評価装置21は、L(インダクタンス)成分を複数
のインダクタンス成分に切換可能なし成分可変回路22
と、回路の持つ抵抗値を可変可能な可変抵抗rからなる
R成分可変回路23と、を含んで構或するようにする。
具体的には、キャパシタCを200pFとし、保護素子
24(抵抗値R.)の抵抗値R0を10Ω、100Ω、
200Ωとすると、変化点となるLの値はそれぞれ50
nH、500nH、2000nHとなる。保護素子24
の抵抗値を規定する上で、回路自身が持つ抵抗値を明確
にしておく必要があるが、第2図に示すように回路の抵
抗値を可変にしておけば、変化点の検出が容易になる。
24(抵抗値R.)の抵抗値R0を10Ω、100Ω、
200Ωとすると、変化点となるLの値はそれぞれ50
nH、500nH、2000nHとなる。保護素子24
の抵抗値を規定する上で、回路自身が持つ抵抗値を明確
にしておく必要があるが、第2図に示すように回路の抵
抗値を可変にしておけば、変化点の検出が容易になる。
保護素子を抵抗値に換算する手段は、次のようなもので
ある。
ある。
■キャパシタCを固定しておき、インダクタンスLの値
を大きく変えることにより、振動から減衰(又はその反
対)に変化する前後のしの値を定める。
を大きく変えることにより、振動から減衰(又はその反
対)に変化する前後のしの値を定める。
■さらに、Lを固定し、可変抵抗rを変化させ、共振の
変化点のrを求める。
変化点のrを求める。
■この場合、LCRの関係から分かっているLおよびC
の値を用いて共振の変化点のRを求める。
の値を用いて共振の変化点のRを求める。
■最後に、保護素子24の抵抗分R0をRo=R−rと
して決定する。
して決定する。
また、第3図に示すように、Lを固定にしておき、まず
保護素子24なしでRの値を求めてから、保護素子24
と可変抵抗rを含んだ回路に変更し、『を求めて保護素
子24の抵抗をR.=R−rとして求めることもできる
。
保護素子24なしでRの値を求めてから、保護素子24
と可変抵抗rを含んだ回路に変更し、『を求めて保護素
子24の抵抗をR.=R−rとして求めることもできる
。
以上の観測は電流を流す能力の問題であり、保護素子自
身が破壊にいたる判定基準がないことになるが、保護素
子24の破壊は発熱によるジャンクション破壊がメイン
であり、放電電流の経路のなかの最小ジャンクション面
積を判定基準とすればよい。
身が破壊にいたる判定基準がないことになるが、保護素
子24の破壊は発熱によるジャンクション破壊がメイン
であり、放電電流の経路のなかの最小ジャンクション面
積を判定基準とすればよい。
第4図(a)は保護素子24としての保護素子■の電流
波形を示す図であり、この保護素子■は同図(a)に示
す共振特性より抵抗として算出すると抵抗として約lO
OΩであると評価される。また、第4図(b)は保護素
子■の電流波形を示す図であり、この保護素子■は同様
に抵抗として20Ωであるとして評価される。したがっ
て、保護素子■の方が保護素子のよりも抵抗が低く電流
を流す能力が高くICの保護素子として優れていると判
断することができる。
波形を示す図であり、この保護素子■は同図(a)に示
す共振特性より抵抗として算出すると抵抗として約lO
OΩであると評価される。また、第4図(b)は保護素
子■の電流波形を示す図であり、この保護素子■は同様
に抵抗として20Ωであるとして評価される。したがっ
て、保護素子■の方が保護素子のよりも抵抗が低く電流
を流す能力が高くICの保護素子として優れていると判
断することができる。
実際に従来の装置11を用いて耐静電気強度を測定した
ところ、保護素子のを用いたICは180Vで破壊、保
護素子■にしたところ650 Vまで破壊電圧が向上し
、本発明に係る人出力保護素子評価装置の評価法の有効
性が示された。
ところ、保護素子のを用いたICは180Vで破壊、保
護素子■にしたところ650 Vまで破壊電圧が向上し
、本発明に係る人出力保護素子評価装置の評価法の有効
性が示された。
このように、本実施例によれば、静電気による高電圧の
ような異常電圧に対して、保護素子を持つ保護能力を一
定の基準で規定することができ、保護素子の能力の分類
分けが可能となる。したがって、IC設計の際、静電気
耐性の要求に対する保護素子の回路選択基準を与えるこ
とができる。
ような異常電圧に対して、保護素子を持つ保護能力を一
定の基準で規定することができ、保護素子の能力の分類
分けが可能となる。したがって、IC設計の際、静電気
耐性の要求に対する保護素子の回路選択基準を与えるこ
とができる。
その結果、今までのように、製品を作ってから静電気耐
性を調べ、また設計をし直す、というような無駄な手間
および費用を最小限に留めることが可能となる。
性を調べ、また設計をし直す、というような無駄な手間
および費用を最小限に留めることが可能となる。
以上述べた第1実施例はLCR直列回路により入出力保
護素子評価装置を構成した例であるが、LCR直列回路
に代えてLCR並列回路により人出力保護素子評価装置
を構戒するようにしてもよい。この例を第2実施例で示
す。
護素子評価装置を構成した例であるが、LCR直列回路
に代えてLCR並列回路により人出力保護素子評価装置
を構戒するようにしてもよい。この例を第2実施例で示
す。
第5図は本発明に係る人出力保護素子評価装置の第2実
施例を示す図であり、第2、3図に示す第1実施例と同
一構或部分には同一番号を付している。
施例を示す図であり、第2、3図に示す第1実施例と同
一構或部分には同一番号を付している。
第5図において、31は入出力保護素子評価装置であり
、入出力保護素子評価装置3lは、キャパシタCと並列
にインダクタンスLが挿入されている。
、入出力保護素子評価装置3lは、キャパシタCと並列
にインダクタンスLが挿入されている。
したがって、本実施例にあっても第l実施例と同様に、
L成分およびR成分を可変としたLCR並列回路により
保護能力を抵抗成分として評価することができ、第1実
施例と同様の効果を得ることができる。
L成分およびR成分を可変としたLCR並列回路により
保護能力を抵抗成分として評価することができ、第1実
施例と同様の効果を得ることができる。
本発明によれば、保護素子が内部回路を保護する保護能
力を評価することができ、保護素子の保護能力の分類分
けを可能にしてIC設計の際の静電気耐性に最適な保護
素子等を手間およびコストをかけることなく選択可能な
入出力保護素子評価装置が実現できる。
力を評価することができ、保護素子の保護能力の分類分
けを可能にしてIC設計の際の静電気耐性に最適な保護
素子等を手間およびコストをかけることなく選択可能な
入出力保護素子評価装置が実現できる。
第1〜4図は本発明に係る入出力保護素子評価装置およ
びその評価方法の第1実施例を示す図であり、 第1図はその回路図、 第2図はその複数のインダクタンス成分を持つ回路図、 第3図はその回路図、 第4図はその電流波形図、 第5図は本発明に係る人出力保護素子評価装置およびそ
の評価方法の第2実施例を示すその回路図、 第6〜8図は従来の保護回路および静電気耐圧測定回路
を示す図であり、 第6図はその保護回路図、 第7図はその他の保護回路図、 第8図は静電気耐圧測定回路である。 12・・・・・・IC、 21、3l・・・・・・入出力保護素子評価装置、22
・・・・・・L成分可変回路、 23・・・・・・R成分可変回路、 24・・・・・・保護素子、 L:インダクタンス成分、 C;・・・・・・キャパシタ、 R:抵抗成分、 V:電源。 第4実施例の複数のインダクタンス成分を持つ回路図第
2図 第1実施例の回路図 第 3 図 S1 S2 第2実施例の回路図 第5図 従来の保謹回路図 第6図 口厘李60゛ q 5 従来の他の保護回路図 第7図
びその評価方法の第1実施例を示す図であり、 第1図はその回路図、 第2図はその複数のインダクタンス成分を持つ回路図、 第3図はその回路図、 第4図はその電流波形図、 第5図は本発明に係る人出力保護素子評価装置およびそ
の評価方法の第2実施例を示すその回路図、 第6〜8図は従来の保護回路および静電気耐圧測定回路
を示す図であり、 第6図はその保護回路図、 第7図はその他の保護回路図、 第8図は静電気耐圧測定回路である。 12・・・・・・IC、 21、3l・・・・・・入出力保護素子評価装置、22
・・・・・・L成分可変回路、 23・・・・・・R成分可変回路、 24・・・・・・保護素子、 L:インダクタンス成分、 C;・・・・・・キャパシタ、 R:抵抗成分、 V:電源。 第4実施例の複数のインダクタンス成分を持つ回路図第
2図 第1実施例の回路図 第 3 図 S1 S2 第2実施例の回路図 第5図 従来の保謹回路図 第6図 口厘李60゛ q 5 従来の他の保護回路図 第7図
Claims (3)
- (1)所定の容量を持つキャパシタに電荷を蓄え、該電
荷をICの入出力端子を介して該ICを保護するための
保護素子へ放電して該ICおよび保護素子の耐静電気強
度を評価する入出力保護素子評価装置であって、 前記評価装置は、前記キャパシタ・入出力端子間に接続
されたインダクタンス素子を含んで構成されたことを特
徴とする入出力保護素子評価装置。 - (2)前記評価装置は、該評価装置のインダクタンス素
子のインダクタンス成分を変えることができるインダク
タンス成分可変回路若しくは該装置の抵抗成分を変える
ことできる抵抗成分可変回路のうち、少なくとも何れか
一つ以上の回路を含んで構成されたことを特徴とする請
求項(1)記載の入出力保護素子評価装置。 - (3)請求項1記載の評価装置を構成する前記キャパシ
タに蓄えられた電荷が放電されるときの放電電流波形を
観測する工程と、 該放電電流波形が共振波形から減衰波形に変換する変換
点を求める工程とを有し、 該変換点に基づいて前記保護素子を抵抗成分として評価
することを特徴とする入出力保護素子評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1303933A JPH03163372A (ja) | 1989-11-22 | 1989-11-22 | 入出力保護素子評価装置およびその評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1303933A JPH03163372A (ja) | 1989-11-22 | 1989-11-22 | 入出力保護素子評価装置およびその評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03163372A true JPH03163372A (ja) | 1991-07-15 |
Family
ID=17927033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1303933A Pending JPH03163372A (ja) | 1989-11-22 | 1989-11-22 | 入出力保護素子評価装置およびその評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03163372A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008047837A1 (fr) * | 2006-10-20 | 2008-04-24 | Sharp Kabushiki Kaisha | Dispositif d'évaluation de tension de résistance à une décharge électrostatique et tension de résistance à une décharge électrostatique |
JP4513940B2 (ja) * | 2000-10-24 | 2010-07-28 | Tdk株式会社 | 静電気吸収素子の電気特性評価方法及び装置 |
JP2012032327A (ja) * | 2010-08-02 | 2012-02-16 | Advantest Corp | 試験装置及び試験方法 |
-
1989
- 1989-11-22 JP JP1303933A patent/JPH03163372A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4513940B2 (ja) * | 2000-10-24 | 2010-07-28 | Tdk株式会社 | 静電気吸収素子の電気特性評価方法及び装置 |
WO2008047837A1 (fr) * | 2006-10-20 | 2008-04-24 | Sharp Kabushiki Kaisha | Dispositif d'évaluation de tension de résistance à une décharge électrostatique et tension de résistance à une décharge électrostatique |
US7990170B2 (en) | 2006-10-20 | 2011-08-02 | Sharp Kabushiki Kaihsa | Electrostatic discharge withstand voltage evaluating device and electrostatic discharge withstand voltage evaluating method |
JP2012032327A (ja) * | 2010-08-02 | 2012-02-16 | Advantest Corp | 試験装置及び試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3901671B2 (ja) | 半導体集積回路装置 | |
US20080278872A1 (en) | Electrostatic Discharge Protection Circuit | |
JP2005045100A (ja) | 半導体集積回路装置 | |
US20090086393A1 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
CN101315929B (zh) | 静电放电防护装置 | |
US7138804B2 (en) | Automatic transmission line pulse system | |
JP4615023B2 (ja) | 切替可能i/oデカップリング・キャパシタンス機能を実現する局部esdパワーレールクランプ | |
JP5219342B2 (ja) | Ac結合される箇所のesd保護のための方法及び構成 | |
US4802054A (en) | Input protection for an integrated circuit | |
JPH03163372A (ja) | 入出力保護素子評価装置およびその評価方法 | |
ITMI951600A1 (it) | Circuito integrato con un gate di ossido e con un dispositivo di protezione al suo ingresso per la limitazione della tensione d'ingresso, in particolare di sovratensioni elettrostatiche | |
US7573687B2 (en) | Power semiconductor device | |
CN106357261A (zh) | 具自身静电防护功能的输出缓冲电路 | |
US7876541B2 (en) | Electrostatic discharge protection circuit and electrostatic discharge protection method of a semiconductor memory device | |
US5978197A (en) | Testing ESD protection schemes in semiconductor integrated circuits | |
US6859058B2 (en) | Method and apparatus for testing electronic devices | |
CN106992172A (zh) | Esd保护集成电路以及esd检测电路 | |
JP5151320B2 (ja) | 電力用半導体装置 | |
Troussier et al. | Study of inter-power domain failures during a CDM event | |
Stadler et al. | Test circuits for fast and reliable assessment of CDM robustness of I/O stages | |
Ker et al. | Whole-chip ESD protection design for submicron CMOS VLSI | |
US5745324A (en) | Electrostatic discharge and excessive voltage protection circuit | |
US7889468B2 (en) | Protection of integrated electronic circuits from electrostatic discharge | |
Zhan et al. | ESDZapper: A new layout-level verification tool for finding critical discharging path under ESD stress | |
US20220392893A1 (en) | On-chip electrostatic discharge sensor |