JP2004012744A - 液晶パネルおよびその製造方法 - Google Patents
液晶パネルおよびその製造方法 Download PDFInfo
- Publication number
- JP2004012744A JP2004012744A JP2002165194A JP2002165194A JP2004012744A JP 2004012744 A JP2004012744 A JP 2004012744A JP 2002165194 A JP2002165194 A JP 2002165194A JP 2002165194 A JP2002165194 A JP 2002165194A JP 2004012744 A JP2004012744 A JP 2004012744A
- Authority
- JP
- Japan
- Prior art keywords
- short ring
- sub
- liquid crystal
- crystal panel
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】静電気トラブル耐性に優れ、製造中に動作検査を的確に行うことが可能なドライバーモノリシック液晶パネルと、その簡便な製造方法を提供する。
【解決手段】ドライバー回路の入力端子(11)のうちグランド端子(GND)を低抵抗の導体(15)でサブショートリング(12)に接続し、他の全ての入力端子を抵抗体(14)でサブショートリングに接続し、サブショートリングを導体または抵抗体(16)でメインショートリング(13)に接続する。メインショートリングはTFT(1)基板を分割してTFTセル(2)とする際に除去する。
【選択図】 図1
【解決手段】ドライバー回路の入力端子(11)のうちグランド端子(GND)を低抵抗の導体(15)でサブショートリング(12)に接続し、他の全ての入力端子を抵抗体(14)でサブショートリングに接続し、サブショートリングを導体または抵抗体(16)でメインショートリング(13)に接続する。メインショートリングはTFT(1)基板を分割してTFTセル(2)とする際に除去する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、液晶パネルに関し、特に、そのTFT基板の構造に関する。
【0002】
【従来の技術】
一般的なドライバーモノリシック液晶パネルのTFT基板側の作製手順は、簡単に述べると次のとおりである。ガラス基板上にポリシリコン膜を形成し、TFTのチャンネル、ソース、ドレインとして利用する。ソース、ドレインはイオン注入等によってpnの制御を行っておく。次いで、ゲート絶縁膜、ゲート電極膜、層間絶縁膜、配線用導電膜、層間絶縁膜を順次形成し、画面部ではさらに画素電極膜を形成する。必要なところで膜のパターニングおよび配線間の接続を行う。
【0003】
最終的に1個の液晶パネルとされるTFTセルは、製造時の大型基板内では、図7に示すように、格子状に形成した導体(ショートリングとよばれる)の中に収まる形態とされる。TFTセルの入力端子となる部分とショートリングとは、電気的に接続することが多い。これは、静電気による放電に伴うセルの損傷を防ぐためであり、TFT基板の製造途中で外部から電荷が加わった場合、電位上昇の程度を抑制するためには、電荷が加わる部位の静電容量が大きいと効果的であるという理由による。したがって、可能な限り、入力端子となる部分とショートリングとを電気的に接続する。
【0004】
このようにして作製したTFT基板を分割してTFTセルとし、液晶配向膜を付け、対向基板と貼り合わせ、TFTセルと対向基板との間に液晶を注入して、液晶パネルとする。その後、TFTセルの端子への信号入力用FPC(フレキシブルプリント回路)を付けて、液晶パネルが完成する。
【0005】
なお、ドライバーモノリシック液晶パネルでは、端子は、電源端子、クロック等の制御信号入力用端子、画像信号入力用端子等を指す。一方、アモルファスシリコンを使ったアクティブマトリックス型液晶パネルでは、ゲートバスライン数とソースバスライン数は画素のXY数と同じ数であり、各配線にはそれぞれ端子がある。
【0006】
TFT基板の製造時はTFTセルの各端子はショートリングに接続されているが、その後の液晶パネルとする工程ではTFT基板は分割され、ショートリング自体が消失する。ところが、接続抵抗が低いと、分割前にTFT基板の動作検査を行うことができない。動作検査ができないと、不良品が含まれている場合に、不良品に対してコストをかけて製造を続けることになって、好ましくない。
【0007】
そこで、アクティブマトリックス型液晶パネル等において、特開平8−22024号、特開平8−179262号に記載されているように、全ての端子を抵抗体を介してショートリングに接続することにより、静電気トラブルへの対策とするとともに、製造途中での動作検査を可能にしている事例がある。
【0008】
ドライバーモノリシック液晶パネルにおいても静電気トラブル対策と製造途中での動作確認が必要なことは、アクティブマトリックス型液晶パネルと同じである。ところが、動作機構上明らかであるが、両者には端子の機能が全く異なるという大きな差異がある。
【0009】
アクティブマトリックス型では、ゲートバスライン、ソースバスラインの一端が端子となり、全て同じ位置づけである。したがって、図8に示すように、全端子を同じ抵抗値の抵抗体でショートリングに接続することができる。また、図9に示すように、全端子を同じように保護ダイオードでショートリングに接続することもできる。逆にいえば、このような対応しかあり得ないことになる。なお、図8、9においては、ソースバスラインとゲートバスラインの交点にある画素トランジスター、補助容量は表記を省略している。また、補助容量バスラインも省略している。
【0010】
【発明が解決しようとする課題】
ドライバーモノリシック型では、端子は、ドライバー駆動用制御信号入力のためのものと、画像信号入力のためのものに分かれ、アクティブマトリックス型のように、全端子を同じ抵抗値の抵抗体でショートリングに接続すると、動作検査に際して不都合が生じる。
【0011】
上記動作検査の概要は次のとおりである。まず、ドライバー回路を動作させ、画像信号入力端子より、各画素に存在する補助容量Csに充電を行う。これは、液晶パネルの一般的な動作と同じである。
【0012】
この後、図11に示すように、画像信号入力端子(VID)を測定系に接続し、充電時と同様な操作により、補助容量Csの放電電流を調べ、所定の電荷が放電されるか否かで、各画素の補助容量、画素トランジスター、配線の欠陥の有無を判定する。測定系には、放電電流値を直接検出するものと、積分器により放電電流を積分して検出するものの2種類があるが、電気的な検査としては同じである。
【0013】
一般に、補助容量Csは10f〜1pFと小さいため、放電量は少ない。したがって、S/Nの高い測定が不可欠である。この点を考慮することなく、アクティブマトリックス型の従来技術を採用して、図10に示すように、全ての端子を同じ抵抗値の抵抗体でサブショートリングに接続すると、動作検査に際して図12に示すような状況となる。
【0014】
すなわち、測定中もパネルへの制御信号が入力されており、制御信号の一部が端子−抵抗体−サブショートリング−抵抗体−端子の経路で測定系に流入する。電流が直流であれば、オフセットをかけたり、AC成分のみを抽出したりすることで、直流成分を除去することは容易である。しかし、制御信号は、図13の(a)に示すようにパルスであるため、測定系に流入する信号には、同図(b)に示すように交流成分が多く含まれる。一方、補助容量Csからの電流は、本来、同図(c)に示すような波形である。したがって、制御信号が測定に悪影響を及ぼして、精度よく検査を行うことができない結果となる。
【0015】
本発明はこのような問題点に鑑みてなされたもので、静電気トラブル耐性に優れ、しかも、製造中に動作検査を的確に行うことが可能なドライバーモノリシック液晶パネル、およびその簡便な製造方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するために、本発明では、サブショートリングを定電圧に縛って、測定端子となる画像信号入力端子への制御信号の影響を防ぐ。この観点から、少なくとも、補助容量からの放電電流を測定しているタイミングではサブショートリングの電位を固定するために、測定のタイミングで一定電圧とされる入力端子の1つとサブショートリングとを低抵抗の導体で接続する。他の全ての入力端子は抵抗体でサブショートリングに接続し、サブショートリングとメインショートリングも抵抗体で接続する。また、メインショートリングは、製品である液晶パネルとする前に除去しておく。
【0017】
一定電圧とされる入力端子としては、例えば、ソース、ゲート用スタートパルス信号を与えられる端子、電源端子等から選ぶとよい。しかし、回路の駆動能力には限りがあるので、電源端子とするのが好ましい。さらに、サブショートリングは最終的に液晶パネルとされた状態では最外周に位置する場合があり、その場合でもパネルを固定するグランド電位の治具との間に電位差を生じないようにするのが電気的リークを起こさないという点で望ましく、一定電圧とされる入力端子としてグランド端子を選択するのがよい。
【0018】
製品である液晶パネルにおいては、メインショートリングは除去しておくが、サブショートリングとメインショートリングとを接続していた抵抗体を全て除去する必要はなく、その一部が残存していてもかまわない。
【0019】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。図1は、後に分割して本実施形態のドライバーモノリシック液晶パネルのTFTセルとするTFT基板1の端子部を拡大して示したものである。各TFTセルは多くの端子11を有しており、その種類も20〜100に及ぶ。ここでは、一部の端子のみを表している。グランド端子(GND)を除く全ての端子11は、抵抗体14によってサブショートリング12に接続されている。グランド端子は、低抵抗の導体15でサブショートリング12に接続されている。
【0020】
抵抗体14および導体15は、具体的には、ボロンをドープしたポリシリコン膜で形成されている。これらの抵抗値は、材料であるポリシリコン膜の幅および長さで調節する。グランド端子とサブショートリング12とを接続する導体15は、他の端子とサブショートリング12とを接続する抵抗体14よりも、幅を広くし長さを短くすることで、低抵抗とすることができる。例えば、面抵抗が1000Ω/□のポリシリコン膜であれば、導体15は幅/長さの比を2にして500Ωとし、抵抗体14は幅/長さの比を1/500にして500kΩとする。導体15の長さと抵抗体14の長さが著しく相違するときでも、図2に示すように、抵抗体14を途中で何度も折り返した形状とすることで、導体15の端部と抵抗体14の端部とを同一直線上に位置させるのは容易である。
【0021】
サブショートリング12とメインショートリング13は、導体16によって複数箇所で接続されている。この導体16も抵抗体14、導体15と同じ材料で形成されており、その抵抗値は、上記の方法によって、500Ω以下とされている。なお、サブショートリング12とメインショートリング13の間の抵抗値は100kΩ以下であればよく、導体16を抵抗体と見ることもできる。TFT基板1の分割に際し、メインショートリング13を含む部分は除去され、導体16はサブショートリング12に近い部分のみが残存する。分割後のTFTセル2を等価回路で示せば図3のようになる。画像信号入力端子(VID)も抵抗体14によってサブショートリング12に接続される。
【0022】
なお、本実施形態では、抵抗体14をポリシリコン膜で形成しているが、他の層を使用することもできる。ただし、ポリシリコン以外は配線用導体であるので面抵抗が小さく、前述の幅/長さの比をきわめて小さくする必要が生じ、その結果、幅が極端に狭くなって、形成が難しくなる。したがって、抵抗体14はポリシリコン膜で形成するのがよい。
【0023】
端子11、サブショートリング12およびメインショートリング13が上記のように接続されているTFT基板1では、端子11を介して良否判定の動作検査を行うことができる。また、分割後のTFTセル2においても、各端子11はサブショートリング12によって電気的に接続された状態となるので、静電気トラブルに対する耐性が高くなる。さらに、各端子11間の抵抗値は10kΩであるので、この抵抗による消費電力はmWのオーダにすぎず、最終的な製品である液晶パネルに残存させても支障は生じない。
【0024】
サブショートリング12、抵抗体14および導体15の抵抗値を種々変えて、動作検査および静電気トラブル耐性に及ぼす影響について調べた結果、次の3式を満たせば、動作検査を精度よく行うことができ、静電気トラブル耐性も高いことが判明した。ここで、図4に示すように、r1は抵抗体14の抵抗値、r2は導体15の抵抗値、r3は、サブショートリング12のうち、グランド端子(GND)から最も遠い画像信号入力端子(VID)とサブショートリング12とを接続する抵抗体14から、導体15までの部分の抵抗値である。
10kΩ≦r1≦1MΩ
r1/r2≧10
r1/r3≧10
【0025】
図3に示した等価回路とし、上記の関係を満たすことで、安定した品質の液晶パネルを効率よく製造することができる。ここでさらに、サブショートリング12は、分割してTFTセル2としたとき、つまり液晶パネルとしたときに、外周付近となる位置に設けるのが望ましい。静電気は主として外周部から持ち込まれるからである。このような配置は、図1、2に示したように、サブショートリング12を端子11とメインショートリング13との間に形成することで容易に実現できる。
【0026】
図1、2から判るように、サブショートリング12は端子11の列と平行である。また、端子11の列を含む部位には、液晶パネル完成後、外部の駆動回路と接続するために、一般に、異方性導電膜を介してFPCを圧着する。その際、サブショートリング12とFPCの短絡を防止する必要があり、そのためには、サブショートリング12として、できるだけ下方の層を使用するのが望ましい。
【0027】
TFT基板1の断面を図5に模式的に示し、FPCを取り付けた状態のTFTセル2の断面を図6に模式的に示す。このように、サブショートリング12としてゲートバスライン用導電膜を使用すると、上層に複数の層間絶縁膜が形成されているため、サブショートリング12とFPC17の短絡を確実に防止することができる。また、サブショートリング12は、抵抗値が低くなって、その機能を確実に発揮する。
【0028】
なお、本発明は液晶パネルの駆動方式に関するものではないので、本実施形態においては一般に使用される端子を全て図示することはしていないが、任意の種類の端子を設けてかまわない。端子の配列順序はドライバー回路のパターン設計に依存するが、動作検査に制御信号の影響が及ぶのを避けるという本発明の主旨から理解されるように、画像信号入力端子の両側に電源端子等を設けて、制御信号入力端子を画像信号入力端子から遠ざけるようにするのがよい。
【0029】
【発明の効果】
本発明によれば、ドライバーモノリシック液晶パネルを、製造段階において静電気から保護することができる上、製造途中における不良品選別のための動作検査を精度よく行うことが可能である。したがって、品質の安定したドライバーモノリシック液晶パネルを低コストで提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態のドライバーモノリシック液晶パネルのTFTセルとするTFT基板の端子部を拡大して模式的に示す図。
【図2】上記TFT基板の変形例の端子部を拡大して模式的に示す図。
【図3】上記TFT基板を分割したTFTセルの等価回路を示す図。
【図4】上記TFTセルの特性評価に用いる抵抗値を示す図。
【図5】上記TFT基板の断面を模式的に示す図。
【図6】FPCを取り付けた状態の上記TFTセルの断面を模式的に示す図。
【図7】一般的なTFT基板におけるTFTセルとショートリングの位置関係を示す図。
【図8】従来のアクティブマトリックス型液晶パネルにおける端子とショートリングの接続の例を模式的に示す図。
【図9】従来のアクティブマトリックス型液晶パネルにおける端子とショートリングの接続の他の例を模式的に示す図。
【図10】従来技術をそのままドライバーモノリシック液晶パネルに適用した場合の端子とショートリングの接続を示す図。
【図11】液晶パネルの動作検査を行う一般的な状態を示す図。
【図12】従来技術をそのままドライバーモノリシック液晶パネルに適用した場合の動作検査の状況を示す図。
【図13】従来技術をそのままドライバーモノリシック液晶パネルに適用した場合の動作検査における(a)制御信号、(b)測定系に流入する制御信号、および(c)補助容量の本来の放電電流を模式的に示す図。
【符号の説明】
1 TFT基板
2 TFTセル
11 端子
12 サブショートリング
13 メインショートリング
14 抵抗体
15 導体
16 導体(抵抗体)
17 フレキシブルプリント回路
【発明の属する技術分野】
本発明は、液晶パネルに関し、特に、そのTFT基板の構造に関する。
【0002】
【従来の技術】
一般的なドライバーモノリシック液晶パネルのTFT基板側の作製手順は、簡単に述べると次のとおりである。ガラス基板上にポリシリコン膜を形成し、TFTのチャンネル、ソース、ドレインとして利用する。ソース、ドレインはイオン注入等によってpnの制御を行っておく。次いで、ゲート絶縁膜、ゲート電極膜、層間絶縁膜、配線用導電膜、層間絶縁膜を順次形成し、画面部ではさらに画素電極膜を形成する。必要なところで膜のパターニングおよび配線間の接続を行う。
【0003】
最終的に1個の液晶パネルとされるTFTセルは、製造時の大型基板内では、図7に示すように、格子状に形成した導体(ショートリングとよばれる)の中に収まる形態とされる。TFTセルの入力端子となる部分とショートリングとは、電気的に接続することが多い。これは、静電気による放電に伴うセルの損傷を防ぐためであり、TFT基板の製造途中で外部から電荷が加わった場合、電位上昇の程度を抑制するためには、電荷が加わる部位の静電容量が大きいと効果的であるという理由による。したがって、可能な限り、入力端子となる部分とショートリングとを電気的に接続する。
【0004】
このようにして作製したTFT基板を分割してTFTセルとし、液晶配向膜を付け、対向基板と貼り合わせ、TFTセルと対向基板との間に液晶を注入して、液晶パネルとする。その後、TFTセルの端子への信号入力用FPC(フレキシブルプリント回路)を付けて、液晶パネルが完成する。
【0005】
なお、ドライバーモノリシック液晶パネルでは、端子は、電源端子、クロック等の制御信号入力用端子、画像信号入力用端子等を指す。一方、アモルファスシリコンを使ったアクティブマトリックス型液晶パネルでは、ゲートバスライン数とソースバスライン数は画素のXY数と同じ数であり、各配線にはそれぞれ端子がある。
【0006】
TFT基板の製造時はTFTセルの各端子はショートリングに接続されているが、その後の液晶パネルとする工程ではTFT基板は分割され、ショートリング自体が消失する。ところが、接続抵抗が低いと、分割前にTFT基板の動作検査を行うことができない。動作検査ができないと、不良品が含まれている場合に、不良品に対してコストをかけて製造を続けることになって、好ましくない。
【0007】
そこで、アクティブマトリックス型液晶パネル等において、特開平8−22024号、特開平8−179262号に記載されているように、全ての端子を抵抗体を介してショートリングに接続することにより、静電気トラブルへの対策とするとともに、製造途中での動作検査を可能にしている事例がある。
【0008】
ドライバーモノリシック液晶パネルにおいても静電気トラブル対策と製造途中での動作確認が必要なことは、アクティブマトリックス型液晶パネルと同じである。ところが、動作機構上明らかであるが、両者には端子の機能が全く異なるという大きな差異がある。
【0009】
アクティブマトリックス型では、ゲートバスライン、ソースバスラインの一端が端子となり、全て同じ位置づけである。したがって、図8に示すように、全端子を同じ抵抗値の抵抗体でショートリングに接続することができる。また、図9に示すように、全端子を同じように保護ダイオードでショートリングに接続することもできる。逆にいえば、このような対応しかあり得ないことになる。なお、図8、9においては、ソースバスラインとゲートバスラインの交点にある画素トランジスター、補助容量は表記を省略している。また、補助容量バスラインも省略している。
【0010】
【発明が解決しようとする課題】
ドライバーモノリシック型では、端子は、ドライバー駆動用制御信号入力のためのものと、画像信号入力のためのものに分かれ、アクティブマトリックス型のように、全端子を同じ抵抗値の抵抗体でショートリングに接続すると、動作検査に際して不都合が生じる。
【0011】
上記動作検査の概要は次のとおりである。まず、ドライバー回路を動作させ、画像信号入力端子より、各画素に存在する補助容量Csに充電を行う。これは、液晶パネルの一般的な動作と同じである。
【0012】
この後、図11に示すように、画像信号入力端子(VID)を測定系に接続し、充電時と同様な操作により、補助容量Csの放電電流を調べ、所定の電荷が放電されるか否かで、各画素の補助容量、画素トランジスター、配線の欠陥の有無を判定する。測定系には、放電電流値を直接検出するものと、積分器により放電電流を積分して検出するものの2種類があるが、電気的な検査としては同じである。
【0013】
一般に、補助容量Csは10f〜1pFと小さいため、放電量は少ない。したがって、S/Nの高い測定が不可欠である。この点を考慮することなく、アクティブマトリックス型の従来技術を採用して、図10に示すように、全ての端子を同じ抵抗値の抵抗体でサブショートリングに接続すると、動作検査に際して図12に示すような状況となる。
【0014】
すなわち、測定中もパネルへの制御信号が入力されており、制御信号の一部が端子−抵抗体−サブショートリング−抵抗体−端子の経路で測定系に流入する。電流が直流であれば、オフセットをかけたり、AC成分のみを抽出したりすることで、直流成分を除去することは容易である。しかし、制御信号は、図13の(a)に示すようにパルスであるため、測定系に流入する信号には、同図(b)に示すように交流成分が多く含まれる。一方、補助容量Csからの電流は、本来、同図(c)に示すような波形である。したがって、制御信号が測定に悪影響を及ぼして、精度よく検査を行うことができない結果となる。
【0015】
本発明はこのような問題点に鑑みてなされたもので、静電気トラブル耐性に優れ、しかも、製造中に動作検査を的確に行うことが可能なドライバーモノリシック液晶パネル、およびその簡便な製造方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するために、本発明では、サブショートリングを定電圧に縛って、測定端子となる画像信号入力端子への制御信号の影響を防ぐ。この観点から、少なくとも、補助容量からの放電電流を測定しているタイミングではサブショートリングの電位を固定するために、測定のタイミングで一定電圧とされる入力端子の1つとサブショートリングとを低抵抗の導体で接続する。他の全ての入力端子は抵抗体でサブショートリングに接続し、サブショートリングとメインショートリングも抵抗体で接続する。また、メインショートリングは、製品である液晶パネルとする前に除去しておく。
【0017】
一定電圧とされる入力端子としては、例えば、ソース、ゲート用スタートパルス信号を与えられる端子、電源端子等から選ぶとよい。しかし、回路の駆動能力には限りがあるので、電源端子とするのが好ましい。さらに、サブショートリングは最終的に液晶パネルとされた状態では最外周に位置する場合があり、その場合でもパネルを固定するグランド電位の治具との間に電位差を生じないようにするのが電気的リークを起こさないという点で望ましく、一定電圧とされる入力端子としてグランド端子を選択するのがよい。
【0018】
製品である液晶パネルにおいては、メインショートリングは除去しておくが、サブショートリングとメインショートリングとを接続していた抵抗体を全て除去する必要はなく、その一部が残存していてもかまわない。
【0019】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。図1は、後に分割して本実施形態のドライバーモノリシック液晶パネルのTFTセルとするTFT基板1の端子部を拡大して示したものである。各TFTセルは多くの端子11を有しており、その種類も20〜100に及ぶ。ここでは、一部の端子のみを表している。グランド端子(GND)を除く全ての端子11は、抵抗体14によってサブショートリング12に接続されている。グランド端子は、低抵抗の導体15でサブショートリング12に接続されている。
【0020】
抵抗体14および導体15は、具体的には、ボロンをドープしたポリシリコン膜で形成されている。これらの抵抗値は、材料であるポリシリコン膜の幅および長さで調節する。グランド端子とサブショートリング12とを接続する導体15は、他の端子とサブショートリング12とを接続する抵抗体14よりも、幅を広くし長さを短くすることで、低抵抗とすることができる。例えば、面抵抗が1000Ω/□のポリシリコン膜であれば、導体15は幅/長さの比を2にして500Ωとし、抵抗体14は幅/長さの比を1/500にして500kΩとする。導体15の長さと抵抗体14の長さが著しく相違するときでも、図2に示すように、抵抗体14を途中で何度も折り返した形状とすることで、導体15の端部と抵抗体14の端部とを同一直線上に位置させるのは容易である。
【0021】
サブショートリング12とメインショートリング13は、導体16によって複数箇所で接続されている。この導体16も抵抗体14、導体15と同じ材料で形成されており、その抵抗値は、上記の方法によって、500Ω以下とされている。なお、サブショートリング12とメインショートリング13の間の抵抗値は100kΩ以下であればよく、導体16を抵抗体と見ることもできる。TFT基板1の分割に際し、メインショートリング13を含む部分は除去され、導体16はサブショートリング12に近い部分のみが残存する。分割後のTFTセル2を等価回路で示せば図3のようになる。画像信号入力端子(VID)も抵抗体14によってサブショートリング12に接続される。
【0022】
なお、本実施形態では、抵抗体14をポリシリコン膜で形成しているが、他の層を使用することもできる。ただし、ポリシリコン以外は配線用導体であるので面抵抗が小さく、前述の幅/長さの比をきわめて小さくする必要が生じ、その結果、幅が極端に狭くなって、形成が難しくなる。したがって、抵抗体14はポリシリコン膜で形成するのがよい。
【0023】
端子11、サブショートリング12およびメインショートリング13が上記のように接続されているTFT基板1では、端子11を介して良否判定の動作検査を行うことができる。また、分割後のTFTセル2においても、各端子11はサブショートリング12によって電気的に接続された状態となるので、静電気トラブルに対する耐性が高くなる。さらに、各端子11間の抵抗値は10kΩであるので、この抵抗による消費電力はmWのオーダにすぎず、最終的な製品である液晶パネルに残存させても支障は生じない。
【0024】
サブショートリング12、抵抗体14および導体15の抵抗値を種々変えて、動作検査および静電気トラブル耐性に及ぼす影響について調べた結果、次の3式を満たせば、動作検査を精度よく行うことができ、静電気トラブル耐性も高いことが判明した。ここで、図4に示すように、r1は抵抗体14の抵抗値、r2は導体15の抵抗値、r3は、サブショートリング12のうち、グランド端子(GND)から最も遠い画像信号入力端子(VID)とサブショートリング12とを接続する抵抗体14から、導体15までの部分の抵抗値である。
10kΩ≦r1≦1MΩ
r1/r2≧10
r1/r3≧10
【0025】
図3に示した等価回路とし、上記の関係を満たすことで、安定した品質の液晶パネルを効率よく製造することができる。ここでさらに、サブショートリング12は、分割してTFTセル2としたとき、つまり液晶パネルとしたときに、外周付近となる位置に設けるのが望ましい。静電気は主として外周部から持ち込まれるからである。このような配置は、図1、2に示したように、サブショートリング12を端子11とメインショートリング13との間に形成することで容易に実現できる。
【0026】
図1、2から判るように、サブショートリング12は端子11の列と平行である。また、端子11の列を含む部位には、液晶パネル完成後、外部の駆動回路と接続するために、一般に、異方性導電膜を介してFPCを圧着する。その際、サブショートリング12とFPCの短絡を防止する必要があり、そのためには、サブショートリング12として、できるだけ下方の層を使用するのが望ましい。
【0027】
TFT基板1の断面を図5に模式的に示し、FPCを取り付けた状態のTFTセル2の断面を図6に模式的に示す。このように、サブショートリング12としてゲートバスライン用導電膜を使用すると、上層に複数の層間絶縁膜が形成されているため、サブショートリング12とFPC17の短絡を確実に防止することができる。また、サブショートリング12は、抵抗値が低くなって、その機能を確実に発揮する。
【0028】
なお、本発明は液晶パネルの駆動方式に関するものではないので、本実施形態においては一般に使用される端子を全て図示することはしていないが、任意の種類の端子を設けてかまわない。端子の配列順序はドライバー回路のパターン設計に依存するが、動作検査に制御信号の影響が及ぶのを避けるという本発明の主旨から理解されるように、画像信号入力端子の両側に電源端子等を設けて、制御信号入力端子を画像信号入力端子から遠ざけるようにするのがよい。
【0029】
【発明の効果】
本発明によれば、ドライバーモノリシック液晶パネルを、製造段階において静電気から保護することができる上、製造途中における不良品選別のための動作検査を精度よく行うことが可能である。したがって、品質の安定したドライバーモノリシック液晶パネルを低コストで提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態のドライバーモノリシック液晶パネルのTFTセルとするTFT基板の端子部を拡大して模式的に示す図。
【図2】上記TFT基板の変形例の端子部を拡大して模式的に示す図。
【図3】上記TFT基板を分割したTFTセルの等価回路を示す図。
【図4】上記TFTセルの特性評価に用いる抵抗値を示す図。
【図5】上記TFT基板の断面を模式的に示す図。
【図6】FPCを取り付けた状態の上記TFTセルの断面を模式的に示す図。
【図7】一般的なTFT基板におけるTFTセルとショートリングの位置関係を示す図。
【図8】従来のアクティブマトリックス型液晶パネルにおける端子とショートリングの接続の例を模式的に示す図。
【図9】従来のアクティブマトリックス型液晶パネルにおける端子とショートリングの接続の他の例を模式的に示す図。
【図10】従来技術をそのままドライバーモノリシック液晶パネルに適用した場合の端子とショートリングの接続を示す図。
【図11】液晶パネルの動作検査を行う一般的な状態を示す図。
【図12】従来技術をそのままドライバーモノリシック液晶パネルに適用した場合の動作検査の状況を示す図。
【図13】従来技術をそのままドライバーモノリシック液晶パネルに適用した場合の動作検査における(a)制御信号、(b)測定系に流入する制御信号、および(c)補助容量の本来の放電電流を模式的に示す図。
【符号の説明】
1 TFT基板
2 TFTセル
11 端子
12 サブショートリング
13 メインショートリング
14 抵抗体
15 導体
16 導体(抵抗体)
17 フレキシブルプリント回路
Claims (6)
- ソースドライバー回路およびゲートドライバー回路がモノリシックに形成された液晶パネルの製造方法において、
1つの入力端子を低抵抗の導体でサブショートリングに接続し、
他の全ての入力端子を10kΩ以上かつ1MΩ以下の抵抗体でサブショートリングに接続し、
サブショートリングを100kΩ以下の抵抗体でメインショートリングに接続し、
製造途中においてメインショートリングを除去することを特徴とする液晶パネルの製造方法。 - 低抵抗の導体でサブショートリングに接続する入力端子が電源端子の1つであることを特徴とする請求項1に記載の液晶パネルの製造方法。
- 低抵抗の導体でサブショートリングに接続する入力端子がグランド端子であることを特徴とする請求項2に記載の液晶パネルの製造方法。
- サブショートリングを入力端子とメインショートリングとの間に形成することを特徴とする請求項1に記載の液晶パネルの製造方法。
- サブショートリングをゲートバスラインと同じ層で形成することを特徴とする請求項1に記載の液晶パネルの製造方法。
- 請求項1から請求項5までのいずれか1項に記載の方法で製造された液晶パネルであって、サブショートリングとメインショートリングを接続していた抵抗体の一部が残存していることを特徴とする液晶パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002165194A JP2004012744A (ja) | 2002-06-06 | 2002-06-06 | 液晶パネルおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002165194A JP2004012744A (ja) | 2002-06-06 | 2002-06-06 | 液晶パネルおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004012744A true JP2004012744A (ja) | 2004-01-15 |
Family
ID=30433092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002165194A Pending JP2004012744A (ja) | 2002-06-06 | 2002-06-06 | 液晶パネルおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004012744A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006163244A (ja) * | 2004-12-10 | 2006-06-22 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法 |
JP2015111191A (ja) * | 2013-12-06 | 2015-06-18 | 株式会社ジャパンディスプレイ | 配線基板及び表示装置 |
CN114942538A (zh) * | 2021-02-15 | 2022-08-26 | 精工爱普生株式会社 | 电光装置用基板、电光装置、电子设备、电光装置的制造方法以及检查电路 |
-
2002
- 2002-06-06 JP JP2002165194A patent/JP2004012744A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006163244A (ja) * | 2004-12-10 | 2006-06-22 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法 |
JP4667846B2 (ja) * | 2004-12-10 | 2011-04-13 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
JP2015111191A (ja) * | 2013-12-06 | 2015-06-18 | 株式会社ジャパンディスプレイ | 配線基板及び表示装置 |
CN114942538A (zh) * | 2021-02-15 | 2022-08-26 | 精工爱普生株式会社 | 电光装置用基板、电光装置、电子设备、电光装置的制造方法以及检查电路 |
CN114942538B (zh) * | 2021-02-15 | 2023-08-15 | 精工爱普生株式会社 | 电光装置、电子设备、电光装置的制造方法以及检查电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3029531B2 (ja) | 液晶表示装置 | |
JP3667548B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
JP3379896B2 (ja) | 液晶表示装置及びその検査方法 | |
US20200343270A1 (en) | Array substrate and display panel | |
US5852480A (en) | LCD panel having a plurality of shunt buses | |
US6566902B2 (en) | Liquid crystal display device for testing signal line | |
KR101542395B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JPH0822024A (ja) | アクティブマトリクス基板およびその製法 | |
TW201205172A (en) | Display panel and method of repairing signal lines thereof | |
KR20030051923A (ko) | 라인 온 글래스형 신호라인 검사를 위한 액정표시패널 | |
JP3006584B2 (ja) | 薄膜トランジスタアレイ | |
US8599324B2 (en) | Liquid crystal display apparatus and array substrate thereof | |
JPH11194368A (ja) | 液晶表示装置用基板、液晶表示装置及びその製造方法 | |
JP4252528B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
KR100642192B1 (ko) | 정전기로부터 내부 회로를 보호하는 보호 회로를 갖는반도체 장치 | |
JP2004012744A (ja) | 液晶パネルおよびその製造方法 | |
JP2004272028A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
JPH07318980A (ja) | 液晶表示パネル | |
JPH09265110A (ja) | アクティブマトリックスパネル | |
JPH0527263A (ja) | 液晶表示装置 | |
JP3031300B2 (ja) | 液晶表示装置の製造方法 | |
JP3192236B2 (ja) | 電子映像装置 | |
JP2002099224A (ja) | 表示装置用電極基板及びその検査方法 | |
JPH1195253A (ja) | マトリクスアレイ配線基板及びその製造方法 | |
KR102347412B1 (ko) | 표시장치용 표시패널 및 표시패널 검사 방법 |