JP2008097806A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2008097806A JP2008097806A JP2007226776A JP2007226776A JP2008097806A JP 2008097806 A JP2008097806 A JP 2008097806A JP 2007226776 A JP2007226776 A JP 2007226776A JP 2007226776 A JP2007226776 A JP 2007226776A JP 2008097806 A JP2008097806 A JP 2008097806A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- active
- sense amplifier
- precharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 230000004044 response Effects 0.000 claims abstract description 24
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 19
- 230000001934 delay Effects 0.000 claims abstract description 13
- 230000003111 delayed effect Effects 0.000 claims description 5
- 101100161935 Caenorhabditis elegans act-4 gene Proteins 0.000 description 42
- 101150103244 ACT1 gene Proteins 0.000 description 35
- 101001092930 Homo sapiens Prosaposin Proteins 0.000 description 25
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 19
- 102100023792 ETS domain-containing protein Elk-4 Human genes 0.000 description 19
- 101000884714 Homo sapiens Beta-defensin 4A Proteins 0.000 description 19
- 101001048716 Homo sapiens ETS domain-containing protein Elk-4 Proteins 0.000 description 19
- 101150078046 act2 gene Proteins 0.000 description 19
- HEFNNWSXXWATRW-UHFFFAOYSA-N Ibuprofen Chemical compound CC(C)CC1=CC=C(C(C)C(O)=O)C=C1 HEFNNWSXXWATRW-UHFFFAOYSA-N 0.000 description 17
- 101150015779 act3 gene Proteins 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 101150117794 SAP4 gene Proteins 0.000 description 11
- 102100023794 ETS domain-containing protein Elk-3 Human genes 0.000 description 6
- 101001048720 Homo sapiens ETS domain-containing protein Elk-3 Proteins 0.000 description 6
- 101150033179 SAP3 gene Proteins 0.000 description 6
- 101150106968 SAP8 gene Proteins 0.000 description 6
- -1 BLEQ1 Proteins 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】リフレッシュ信号に応答して、イネーブル時点が各々異なる複数のアクティブ信号を生成するアクティブ信号生成手段と、少なくとも1つ以上の前記アクティブ信号を遅延させ、2つ以上のイコライザ信号を同時にイネーブル状態にするための少なくとも1つ以上のプリチャージ信号を生成するプリチャージ信号生成手段と、前記複数のアクティブ信号と前記プリチャージ信号に応答して、各々のセンスアンプドライバを制御するための前記イコライザ信号を複数生成するセンスアンプドライバ制御手段とを含む 。
【選択図】図1
Description
JEDEC(米国)、JEDEC(米国)ホームページ、[online]、[平成19年8月30日検索]、インターネット〈URL:http://www.jedec.org/〉
図1に示すように、半導体記憶装置は、アクティブ信号生成手段10、プリチャージ信号生成手段20、及びセンスアンプドライバ制御手段30を含む。
前記プリチャージ信号生成手段20は、前記複数のアクティブ信号act<1:N>を各々遅延させ、複数のプリチャージ信号pcg<1:N>を生成する。
前記センスアンプドライバ制御手段30は、前記複数のプリチャージ信号pcg<1:N>と前記複数のアクティブ信号act<1:N>が入力されて、センスアンプドライバを制御するための複数のプルアップ信号SAP<1:N>、複数のプルダウン信号SB<1:N>、及び複数のイコライザ信号BLEQ<1:N>を生成する。ここで、前記プルアップ信号、プルダウン信号、及びイコライザ信号はセンスアンプドライバを制御する信号である。
前記第1センスアンプドライバ制御部31は、前記第1アクティブ信号act1と前記第1プリチャージ信号pcg1に応答して、第1プルアップ信号SAP1、第1プルダウン信号SB1、及び第1イコライザ信号BLEQ1を生成する。
20…プリチャージ信号生成手段
21…第4遅延部
30…センスアンプドライバ制御手段
31…第1センスアンプドライバ制御部
32…第2センスアンプドライバ制御部
33…第3センスアンプドライバ制御部
34…第4センスアンプドライバ制御部
210…第1遅延部
220…第2遅延部
230…第3遅延部
Claims (12)
- リフレッシュ信号に応答して、イネーブル時点が各々異なる複数のアクティブ信号を生成するアクティブ信号生成手段と、
少なくとも1つ以上の前記アクティブ信号を遅延させ、2つ以上のイコライザ信号を同時にイネーブル状態にするための少なくとも1つ以上のプリチャージ信号を生成するプリチャージ信号生成手段と、
前記複数のアクティブ信号と前記プリチャージ信号に応答して、各々のセンスアンプドライバを制御するための前記イコライザ信号を複数生成するセンスアンプドライバ制御手段と
を含むことを特徴とする半導体記憶装置。 - 前記プリチャージ信号生成手段は、イネーブル時点が最も早いアクティブ信号を除いた残りのアクティブ信号を遅延させて前記少なくとも1つのプリチャージ信号を生成することを特徴とする請求項1に記載の半導体記憶装置。
- 前記プリチャージ信号生成手段は、
前記アクティブ信号を遅延させて前記プリチャージ信号として出力する複数の遅延部を含み、
前記遅延部の数は前記アクティブ信号の数より少ないことを特徴とする請求項2に記載の半導体記憶装置。 - 前記各遅延部の遅延時間は同一であることを特徴とする請求項3に記載の半導体記憶装置。
- 前記センスアンプドライバ制御手段は、前記センスアンプドライバに対応する前記イコライザ信号を各々生成する複数のセンスアンプドライバ制御部を含むことを特徴とする請求項1に記載の半導体記憶装置。
- 前記複数のセンスアンプドライバ制御部のうち2つ以上のセンスアンプドライバ制御部に前記プリチャージ信号が共通入力されることを特徴とする請求項1に記載の半導体記憶装置。
- リフレッシュ信号に応答して、イネーブル時点が各々異なる複数のアクティブ信号を生成するアクティブ信号生成手段と、
イネーブルタイミングが最も遅い前記アクティブ信号を遅延させ、すべてのイコライザ信号を同時にイネーブル状態にするためのプリチャージ信号を生成するプリチャージ信号生成手段と、
前記複数のアクティブ信号と前記プリチャージ信号に応答して、各々のセンスアンプドライバを制御するための前記イコライザ信号を複数生成するセンスアンプドライバ制御手段とを含み、
前記プリチャージ信号生成手段は、前記アクティブ信号の数より少ない数の遅延部を有することを特徴とする半導体記憶装置。 - 前記センスアンプドライバ制御手段は、センスアンプドライバに対応する前記イコライザ信号を各々生成する複数のセンスアンプドライバ制御部を含むことを特徴とする請求項7に記載の半導体記憶装置。
- 前記複数のセンスアンプドライバ制御部には、前記プリチャージ信号が共通入力されることを特徴とする請求項8に記載の半導体記憶装置。
- リフレッシュ信号に応答して、イネーブル時点が各々異なる複数のアクティブ信号を生成するアクティブ信号生成手段と、
前記アクティブ信号とプリチャージ信号とが各々入力される複数のセンスアンプドライバ制御部を備えたセンスアンプドライバ制御手段と、
少なくとも1つの前記アクティブ信号を遅延させ、前記プリチャージ信号として出力するための少なくとも1つ以上の遅延部を備えたプリチャージ信号生成手段とを含み、
少なくとも1つ以上の前記プリチャージ信号は少なくとも2つ以上の前記センスアンプドライバ制御部に共通出力され、
前記遅延部の数は前記アクティブ信号の数より少ないことを特徴とする半導体記憶装置。 - 前記プリチャージ信号生成手段は、イネーブル時点が最も早いアクティブ信号を除いた残りのアクティブ信号を遅延させ、前記プリチャージ信号を生成することを特徴とする請求項10に記載の半導体記憶装置。
- 前記各遅延部の遅延時間は同一であることを特徴とする請求項10に記載の半導体記憶装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0099545 | 2006-10-12 | ||
KR1020060099545A KR100821580B1 (ko) | 2006-10-12 | 2006-10-12 | 반도체 메모리 장치 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008097806A true JP2008097806A (ja) | 2008-04-24 |
JP2008097806A5 JP2008097806A5 (ja) | 2010-09-30 |
JP5000433B2 JP5000433B2 (ja) | 2012-08-15 |
Family
ID=39302948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007226776A Active JP5000433B2 (ja) | 2006-10-12 | 2007-08-31 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7583548B2 (ja) |
JP (1) | JP5000433B2 (ja) |
KR (1) | KR100821580B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9356397B2 (en) | 2012-01-19 | 2016-05-31 | Asustek Computer Inc. | Connector and electronic system using the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11361815B1 (en) | 2020-12-24 | 2022-06-14 | Winbond Electronics Corp. | Method and memory device including plurality of memory banks and having shared delay circuit |
TWI761124B (zh) * | 2021-03-12 | 2022-04-11 | 華邦電子股份有限公司 | 具有共用延遲電路的方法和記憶體裝置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06333391A (ja) * | 1993-05-24 | 1994-12-02 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JPH0836883A (ja) * | 1994-07-27 | 1996-02-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001167574A (ja) * | 1999-12-08 | 2001-06-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960009953B1 (ko) * | 1994-01-27 | 1996-07-25 | 삼성전자 주식회사 | 반도체 메모리 장치의 센스앰프 제어회로 |
KR100242720B1 (ko) * | 1996-12-30 | 2000-02-01 | 윤종용 | 반도체 메모리 장치의 칼럼선택 제어회로 |
KR100271626B1 (ko) | 1997-05-31 | 2000-12-01 | 김영환 | 비트라인 센스앰프의 오버드라이빙방법 |
KR100273274B1 (ko) | 1998-01-21 | 2001-01-15 | 김영환 | 오버 드라이빙 제어회로 |
KR100271644B1 (ko) | 1998-02-06 | 2000-12-01 | 김영환 | 센스앰프 오버드라이빙 전압제어 회로 |
JP3544863B2 (ja) | 1998-06-29 | 2004-07-21 | 富士通株式会社 | 半導体メモリ及びこれを備えた半導体装置 |
US6347058B1 (en) | 2000-05-19 | 2002-02-12 | International Business Machines Corporation | Sense amplifier with overdrive and regulated bitline voltage |
KR20020042030A (ko) * | 2000-11-29 | 2002-06-05 | 윤종용 | 리프레쉬 수행시간이 감소될 수 있는 다중 뱅크를구비하는 반도체 메모리 장치 및 리프레쉬 방법 |
KR100378685B1 (ko) | 2000-12-29 | 2003-04-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 센스 앰프 제어 회로 |
KR100427028B1 (ko) * | 2001-12-18 | 2004-04-14 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
KR100495918B1 (ko) | 2002-12-16 | 2005-06-17 | 주식회사 하이닉스반도체 | 뱅크의 액티브 동작을 달리하는 반도체 기억 장치 및반도체 기억 장치에서의 뱅크 액티브 제어 방법 |
KR100587639B1 (ko) | 2003-05-30 | 2006-06-08 | 주식회사 하이닉스반도체 | 계층화된 출력배선의 감지증폭기 드라이버를 구비한반도체 메모리 소자 |
KR100546333B1 (ko) * | 2003-06-25 | 2006-01-26 | 삼성전자주식회사 | 감지 증폭기 드라이버 및 이를 구비하는 반도체 장치 |
KR20050101872A (ko) * | 2004-04-20 | 2005-10-25 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7127368B2 (en) | 2004-11-19 | 2006-10-24 | Stmicroelectronics Asia Pacific Pte. Ltd. | On-chip temperature sensor for low voltage operation |
KR100656470B1 (ko) * | 2006-02-07 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 드라이버 제어장치 및 방법 |
-
2006
- 2006-10-12 KR KR1020060099545A patent/KR100821580B1/ko active IP Right Grant
-
2007
- 2007-07-09 US US11/822,655 patent/US7583548B2/en active Active
- 2007-08-31 JP JP2007226776A patent/JP5000433B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06333391A (ja) * | 1993-05-24 | 1994-12-02 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JPH0836883A (ja) * | 1994-07-27 | 1996-02-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001167574A (ja) * | 1999-12-08 | 2001-06-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9356397B2 (en) | 2012-01-19 | 2016-05-31 | Asustek Computer Inc. | Connector and electronic system using the same |
Also Published As
Publication number | Publication date |
---|---|
KR100821580B1 (ko) | 2008-04-15 |
US20080089149A1 (en) | 2008-04-17 |
US7583548B2 (en) | 2009-09-01 |
JP5000433B2 (ja) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100812600B1 (ko) | 주파수가 다른 복수의 클럭을 사용하는 반도체메모리소자 | |
JP2007183959A (ja) | 改善されたアディティブレイテンシを有したメモリシステム及び制御方法 | |
KR101138832B1 (ko) | 반도체 메모리 장치 및 그 동작방법 | |
KR20150089157A (ko) | 버스트 랭스 제어 장치 및 이를 포함하는 반도체 장치 | |
KR100424118B1 (ko) | 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치 | |
US7203127B1 (en) | Apparatus and method for dynamically controlling data transfer in memory device | |
KR101895519B1 (ko) | 반도체 메모리 장치 | |
JP2012221545A (ja) | 半導体装置 | |
KR100753099B1 (ko) | 반도체 메모리 장치 | |
JP5000433B2 (ja) | 半導体記憶装置 | |
JP2004095155A (ja) | 部分的に制御される遅延同期ループを備える半導体メモリ装置 | |
JP2004046927A (ja) | 半導体記憶装置 | |
JP5637889B2 (ja) | 半導体装置およびその動作方法 | |
US7656722B2 (en) | Semiconductor memory apparatus including synchronous delay circuit unit | |
KR20080069298A (ko) | 반도체 메모리 장치 및 그의 동작 제어방법 | |
JP2012059184A (ja) | メモリコントローラ、これを備えたメモリシステム及びメモリデバイスの制御方法 | |
KR102681257B1 (ko) | 반도체장치 | |
TW201517036A (zh) | 隨機存取記憶體及調整隨機存取記憶體讀取時序的方法 | |
KR101575816B1 (ko) | 반도체 메모리 장치 및 이 장치를 구비하는 메모리 시스템 | |
US7697346B2 (en) | Data input/output circuit and method of semiconductor memory apparatus | |
US6504767B1 (en) | Double data rate memory device having output data path with different number of latches | |
KR100909625B1 (ko) | 어드레스 동기 회로 | |
JP2008257776A (ja) | 半導体記憶装置及びその制御方法 | |
KR102160607B1 (ko) | 반도체 메모리 및 그의 구동 방법 | |
US20210173566A1 (en) | Control method of memory system used for reducing delay time |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5000433 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |