JP2008091850A - 浮遊ゲートｎａｎｄフラッシュメモリ用のゲート注入を用いるセル動作方法 - Google Patents

浮遊ゲートｎａｎｄフラッシュメモリ用のゲート注入を用いるセル動作方法 Download PDF

Info

Publication number
JP2008091850A
JP2008091850A JP2007011871A JP2007011871A JP2008091850A JP 2008091850 A JP2008091850 A JP 2008091850A JP 2007011871 A JP2007011871 A JP 2007011871A JP 2007011871 A JP2007011871 A JP 2007011871A JP 2008091850 A JP2008091850 A JP 2008091850A
Authority
JP
Japan
Prior art keywords
gate
control gate
channel
floating gate
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007011871A
Other languages
English (en)
Inventor
Lue Hang-Ting
函庭 呂
Tzu-Hsuan Hsu
子軒 徐
二▲昆▼ ▲頼▼
Erh-Kun Lai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of JP2008091850A publication Critical patent/JP2008091850A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】浮遊ゲートに対して効率的なＦＮトンネリングを可能にするように、浮遊ゲート装置を動作させること。
【解決手段】フラッシュメモリ素子上で動作を行う方法であって、浮遊ゲートと制御ゲートの間にゲート結合率が０．４未満である場合に用いられる。電位は、制御ゲートを介して印加する必要がある。電子は、制御ゲートから浮遊ゲートに注入されるか、または浮遊ゲートから制御ゲートに放出される。注入および放出に対応した動作は、素子内に提供されるシリコンチャネルの性質によって決定される。この方法には特に、バルク結合ＦｉｎＦＥＴ状構造を用いる素子が適している。この方法は特に、ＮＡＮＤアレイ内のセル上で用いる場合にも適している。
【選択図】図１

Description

フラッシュメモリ素子内では、浮遊ゲート技術を使用することがよく知られている。一般に、ｎ型またはｐ型の半導体のＳｉチャネルが提供される。浮遊ゲートトランジスタは酸化物によって取り囲まれ、ゲート上に蓄積した電荷をそこに留まらせることができる。プログラムおよび消去動作は、チャネル注入のプロセスによって発生する。電子は動作中、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（ＦＮ）トンネリングを経て、チャネルから浮遊ゲート、およびその逆に移動される。
効率的なチャネル注入を提供するために、ゲート注入の可能性（ＦＮトンネリングによる制御ゲートと浮遊ゲートの間の電子の移動）を低減しなければならない。これは、ゲート結合率を最大化することによって実現される。ゲート結合率（ＧＣＲ）は、浮遊ゲート電位と制御ゲート電位の比率として定義される。ＧＣＲは１であれば最適であるが、０．６より大きければほとんどのフラッシュメモリ素子用としては十分である。
この結果はより大きなメモリ素子の場合は十分であるが、これらの素子を縮小する場合、高いＧＣＲを維持することは困難になる。特に、ＮＡＮＤフラッシュの場合、ノードが４５ｎｍ未満になると０．３未満のＧＣＲが予想される。底部トンネル酸化物は、ＦＮトンネリングを可能にするための十分大きな電界を有することができない。さらに、将来のフラッシュメモリ素子は、素子の短チャネル特性を改善するためにＦｉｎＦＥＴ状構造を必要とする。これらの構造は元々大きなチャネル浮遊ゲート結合容量を有し、従って、元々低いＧＣＲを有する。
さらに、既存のフラッシュメモリ素子アレイには浮遊ゲート間結合の問題がある。アレイ内のセルの密度が大きくなると、浮遊ゲート間結合容量はチャネルおよび浮遊ゲートのゲート結合容量と同等になる。これはセル間の干渉を引き起こし、フラッシュメモリ素子の機能を劣化させる。さらに、ゲート酸化物上の電界ストレスが、ユニットの信頼性および耐久性に影響を与える。
従って、特に、ＦｉｎＦＥＴ状構造を用いる場合、浮遊ゲートに対して効率的なＦＮトンネリングを可能にするように、浮遊ゲート装置を動作させることが望ましい。また、素子を縮小する際、信頼性および耐久性を向上させてセル間干渉を低減するように、浮遊ゲート装置を動作させることが望ましい。
フラッシュメモリセル素子上で動作を行う方法は、浮遊ゲートと制御ゲートの間のゲート結合率が０．４未満であるときに提供される。電位は、制御ゲートを介して印加する必要がある。電子は、制御ゲートから浮遊ゲートに注入するか、または浮遊ゲートから制御ゲートに放出する。注入および放出に対応した動作は、素子内に提供されるシリコンチャネルの性質によって決定される。
ｎチャネルセルの場合、書き込みは、浮遊ゲートから制御ゲートに電子を放出することによって実現される。消去は、制御ゲートから浮遊ゲートに電子を注入することによって実現される。ｐチャネルセルの場合、書き込みは、制御ゲートから浮遊ゲートに電子を注入することによって実現される。消去は、浮遊ゲートから制御ゲートに電子を放出することによって実現される。
バルク結合ＦｉｎＦＥＴ状構造は元々低いゲート結合率を有するので、この構造を備えた素子はこの方法に特に適している。この方法はセルの規模を２０ｎｍ未満まで縮小できるので、特にＮＡＮＤフラッシュメモリアレイ内のセル上での使用にも適している。
上記の概要および発明の好ましい実施例の以降の詳細な説明は、添付の図面と共に読むことでよく理解される。発明を例示するために、図面には現在の好ましい実施例が示されている。しかし、当然のことながら、この発明は示された正確な構成および手段には限定されない。
図１は、この発明の実施例で使用するためのフラッシュメモリセルのチャネルの長手方向における一般的な断面図を示している。図１の左の図は、ｎチャネル素子を示している。その構造は、ｐ井戸２４ａと、ｎドープのソース２０ａおよびドレイン２２ａを備えたＳｉチャネル１８を有する。好ましい実施例では、バルク結合ＦｉｎＦＥＴ構造を用いる。その構造はさらに、ゲート酸化物１６、電荷蓄積浮遊ゲート１４、ポリ間上部トンネリング誘電体１２（inter-poly, top-tunneling dielectric）、および制御ゲート１０を有する。図１の右側はｐチャネル素子を示し、それはｎチャネル素子と同一であるが、Ｓｉチャネル１８はｎ井戸２４ｂ、およびｐドープのソース２０ｂとドレイン２２ｂを有する。
底部ゲート酸化物１６は、プログラムおよび消去動作中、一般に約７ＭＶ／ｃｍ未満の比較的小さな電界ストレス下にある。これは任意のＦＮトンネリングを避け、既存のフラッシュメモリ素子で発生する大部分の損傷を防ぎ、より良好なＤＣ性能を可能にする。さらに、底部酸化物層１６とトンネリング酸化物層１２は分離されている。これは、信頼性と耐久性を向上させる。
図２Ａと２Ｂを参照すると、−ＦＮトンネリングによる制御ゲート１０からの電子注入が示されている。図２Ａを参照すると、例えば、−１６Ｖの高い閾値電圧を制御ゲート１０に加えることによって、ｎチャネル素子上での消去に影響を与える。ＧＣＲが０．３である場合、浮遊ゲート１４の電位は−４．８Ｖである。底部酸化物１６の電界は８ＭＶ／ｃｍ未満であるが、上部酸化物１２の電界は１０ＭＶ／ｃｍより大きく、その結果、制御ゲート１０から浮遊ゲート１４にトンネリングが発生する。ｐチャネル素子を示す図２Ｂも同様である。しかし、この素子は、Ｓｉチャネル１８の性質のために、消去ではなく書き込み動作を行っている。ｎチャネル素子とｐチャネル素子の両方において、電子注入には約０．４未満のＧＣＲが望ましい。
図３Ａと３Ｂを参照すると、＋ＦＮトンネリングによる浮遊ゲート１４からの電子放出が示されている。図３Ａを参照すると、例えば、＋１６Ｖの低い閾値電圧を制御ゲート１０に加えることによって、ｎチャネル素子上での書き込み動作に影響を与える。ＧＣＲが０．３である場合、浮遊ゲート１４の電位は＋４．８Ｖになる。底部酸化物１６内の電界は８ＭＶ／ｃｍ未満であるが、上部酸化物１２の電界は１０ＭＶ／ｃｍより大きく、その結果、浮遊ゲート１４から制御ゲート１０にトンネリングが発生する。ｐチャネル素子を示す図３Ｂも同様である。しかし、この素子は、Ｓｉチャネル１８の性質のために、書き込み動作ではなく消去動作を行っている。ｎチャネル素子とｐチャネル素子の両方において、電子放出には約０．４未満のＧＣＲが望ましい。
図４は、この発明の好ましい一実施例で用いるためのフラッシュメモリセルのチャネルの幅方向の断面図を示している。高密度プラズマ（ＨＤＰ）酸化物２８は、チャネル１８、ゲート酸化物１６、および浮遊ゲート１４を取り囲んでいる。この酸化物２８は、そのセルを周囲のセルから分離する。Ｓｉチャネル１８は、ＦｉｎＦＥＴ構造である。小さなＧＣＲを得る一つの方法は、チャネル１８と浮遊ゲート１４の間の領域を増大させ、二つの間の結合容量を増大させることである。一般的なＦｉｎＦＥＴ構造は元々、チャネル１８と浮遊ゲート１４の間に大きな結合領域を形成し、それはこの発明の好ましい実施例に従って使用するのに特に適したものとする。
図５は、この発明の好ましい実施例に従って使用するためのＮＡＮＤアレイにおいて、二つのフラッシュメモリセルのチャネルの長さ方向の断面図を示している。井戸２４は、アレイ内のビットライン（図５には示されていない）に沿って広がっている。セルは、接合部２６を共有している。制御ゲート１０の第一角と制御ゲート１０’の対応する角の間の距離は２Ｆであって、Ｆはセルの幅であり、技術ノードとも呼ばれる。
図６は、この発明の好ましい実施例に従って使用するためのＮＡＮＤアレイにおいて、二つのフラッシュメモリセルのチャネルの幅方向の断面図を示している。ＨＤＰ酸化物２８は、チャネルフィン１８と１８’を互いに分離している。制御ゲート１０は、アレイ内のワードライン（図６には示されていない）に沿って広がっている。セルは、このゲート１０を共有している。フィン１８の第一端部とフィン１８’の対応する端部の間の距離は２Ｆであり、Ｆは図５に対して定義したとおりである。
図７Ａ、７Ｂ、および７Ｃは、この発明の好ましい実施例によるｎチャネルＮＡＮＤアレイの動作を示している。図７Ａでは、セルＡに対する閾値電圧は、隣接するワードラインに沿って、例えば、１５Ｖを印加し、対応するビットラインを接地することによって減少させる。＋ＦＮトンネリングが発生し、セルＡがプログラムされる。隣接するセルＢ、Ｃ、およびＤは、許容可能なレベルのプログラム障害を有する。図７Ｂでは、閾値電圧は、全てのワードライン上で、例えば、−１８Ｖまで増大させる。−ＦＮトンネリングが発生し、プログラムしたセルが消去される。図７Ｃでは、対応するワードラインに適切な電位を印加し、他のワードラインに通過電圧を印加し、電流を介して読み取り可能にすることによってセルＡを読み出す。
図８Ａ、８Ｂ、および８Ｃは、この発明の好ましい実施例によるｐチャネルＮＡＮＤアレイの動作を示している。図８Ａでは、セルＡに対する閾値電圧は、隣接するワードラインに沿って、例えば、−１８Ｖを印加し、対応するビットラインを接地することによって増大させる。−ＦＮトンネリングが発生し、セルＡがプログラムされる。隣接するセルＢ、Ｃ、およびＤは、許容可能なレベルのプログラム障害を有する。図８Ｂでは、閾値電圧は、全てのワードライン上で、例えば、＋１５Ｖまで減少させる。＋ＦＮトンネリングが発生し、プログラムしたセルが消去される。図８Ｃでは、対応するワードラインに適切な電位を印加し、他のワードラインに通過電圧を印加し、電流を介して読み取り可能にすることによってセルＡを読み出す。
図９Ａと９Ｂは、閾値電圧（Ｖ）と時間（秒、対数目盛）の関係を示すグラフである。図９Ａのグラフは、浮遊ゲートからの＋ＦＮトンネリングに対応した閾値電圧の低下を示している。ＧＣＲは０．３に固定し、底部酸化物層の厚さ（Ｏ１）は７ｎｍに設定し、トンネリング酸化物層の厚さ（Ｏ２）は１０ｎｍに設定する。制御ゲートには、三つの異なる電位を印加した。その結果は、中間の範囲の電圧を用いて、大きなメモリウィンドウが得られることを示している。図９Ｂのグラフは、制御ゲートからの−ＦＮトンネリングに対応した閾値電圧の増大を示している。シミュレーションは図９Ａのものと同じＧＣＲ、Ｏ１、およびＯ２パラメータを設定し、制御ゲートを介して同じ電位を印加している。
図１０は、結合率と技術ノードサイズ（ｎｍ）の関係を示す表およびグラフである。シミュレーションは、約２０ｎｍまでノードサイズを縮小して行った。αGはＧＣＲである。αBは、浮遊ゲートとチャネルの間の結合率である。αWL-WLは、同じワードライン上のセル間の干渉結合率である。αBL-BLは、同じビットライン上のセル間の干渉結合率である。表の左の欄の残りのプロセスパラメータは、図５と６で定義されラベル付けされている。
図１０のデータは、上記のゲート注入法を用いる浮遊ゲート素子が、約２０ｎｍ未満の技術ノードサイズまで縮小可能であることを示している。ゲート結合率は、約０．３に保持できる。さらに、隣接するセルの干渉結合率は０．１未満に制限され、セル機能の大部分の劣化を除去できる。
当業者には明らかなように、その包括的な発明の概念から逸脱することなく上記の実施例に変更を行うことができる。従って、この発明は開示した特定の実施例には限定されず、この発明の精神および範囲内の修正を含むものと理解される。
この発明の好ましい一実施例で使用するためのフラッシュメモリセルのチャネルの長手方向における一般的な断面図である。 この発明の好ましい一実施例によるｎおよびｐチャネルセルの両方において、−ＦＮトンネリングによる電子注入および電子放出を示す図である。 この発明の好ましい一実施例によるｎおよびｐチャネルセルの両方において、−ＦＮトンネリングによる電子注入および電子放出を示す図である。 この発明の好ましい一実施例によるｎおよびｐチャネルセルの両方において、＋ＦＮトンネリングによる電子注入および電子放出を示す図である。 この発明の好ましい一実施例によるｎおよびｐチャネルセルの両方において、＋ＦＮトンネリングによる電子注入および電子放出を示す図である。 この発明の好ましい一実施例で使用するための好ましいフラッシュメモリセルのチャネルの幅方向における断面図である。 この発明の好ましい一実施例に従って使用するためのＮＡＮＤアレイにおいて、二つのフラッシュメモリセルのチャネルの長さ方向を示す断面図である。 この発明の好ましい一実施例に従って使用するためのＮＡＮＤアレイにおいて、二つのフラッシュメモリセルのチャネルの幅方向を示す断面図である。 この発明の好ましい一実施例に従って使用するためのｎチャネルＮＡＮＤアレイにおいて、セル上の動作を示す図である。 この発明の好ましい一実施例に従って使用するためのｎチャネルＮＡＮＤアレイにおいて、セル上の動作を示す図である。 この発明の好ましい一実施例に従って使用するためのｎチャネルＮＡＮＤアレイにおいて、セル上の動作を示す図である。 この発明の好ましい一実施例に従って使用するためのｐチャネルＮＡＮＤアレイにおいて、セル上の動作を示す図である。 この発明の好ましい一実施例に従って使用するためのｐチャネルＮＡＮＤアレイにおいて、セル上の動作を示す図である。 この発明の好ましい一実施例に従って使用するためのｐチャネルＮＡＮＤアレイにおいて、セル上の動作を示す図である。 閾値電圧（Ｖ）と時間（秒、対数目盛）の関係を示すグラフである。 閾値電圧（Ｖ）と時間（秒、対数目盛）の関係を示すグラフである。 ２０ｎｍ未満まで規模を縮小可能なことを示す異なるサイズの技術ノード用のデータを示す図である。
符号の説明
１０ 制御ゲート
１２ ポリ間上部トンネリング誘電体
１４ 電荷蓄積浮遊ゲート
１６ 底部ゲート酸化物
１８ チャネル
２０ａ ソース
２０ｂ ソース
２２ａ ドレイン
２２ｂ ドレイン
２４ 井戸
２４ａ ｐ井戸
２４ｂ n井戸
２６ 接合部
２８ 高密度プラズマ（ＨＤＰ）酸化物

Claims (7)

  1. フラッシュメモリセル素子上で動作を行う方法であって、前記素子の浮遊ゲートと制御ゲートの間のゲート結合率が約０．４未満であり、
    （ａ）制御ゲートを介して電位を提供し、及び、
    （ｂ）制御ゲートから浮遊ゲートに電子を注入するか、または浮遊ゲートから制御ゲートに電子を放出することを含む方法。
  2. フラッシュメモリセル素子上で動作を行う方法であって、前記素子がバルク結合ＦｉｎＦＥＴ状構造のシリコンチャネルを備え、浮遊ゲートと制御ゲートの間のゲート結合率が約０．４未満であり、
    （ａ）制御ゲートを介して電位を提供し、及び、
    （ｂ）制御ゲートから浮遊ゲートに電子を注入するか、または浮遊ゲートから制御ゲートに電子を放出することを含む方法。
  3. シリコンチャネルがｎチャネル型であり、ステップ（ｂ）がさらに、
    （ｉ）浮遊ゲートから制御ゲートに電子を放出することによってセルをプログラムし、及び、
    （ｉｉ）制御ゲートから浮遊ゲートに電子を注入することによってセルを消去することを含む請求項２記載の方法。
  4. シリコンチャネルがｐチャネル型であり、ステップ（ｂ）がさらに、
    （ｉ）制御ゲートから浮遊ゲートに電子を注入することによってセルをプログラムし、及び、
    （ｉｉ）浮遊ゲートから制御ゲートに電子を放出することによってセルを消去することを含む請求項２記載の方法。
  5. ＮＡＮＤフラッシュメモリアレイ内に提供されたフラッシュメモリセル素子上で動作を行う方法であって、前記素子がバルク結合ＦｉｎＦＥＴ状構造のシリコンチャネルを備え、浮遊ゲートと制御ゲートの間のゲート結合率が約０．４未満であり、
    （ａ）制御ゲートを介して電位を提供し、及び、
    （ｂ）制御ゲートから浮遊ゲートに電子を注入するか、または浮遊ゲートから制御ゲートに電子を放出することを含む方法。
  6. シリコンチャネルがｎチャネル型であり、ステップ（ｂ）がさらに、
    （ｉ）浮遊ゲートから制御ゲートに電子を放出することによってセルをプログラムし、及び、
    （ｉｉ）制御ゲートから浮遊ゲートに電子を注入することによってセルを消去することを含む請求項５記載の方法。
  7. シリコンチャネルがｐチャネル型であり、ステップ（ｂ）がさらに、
    （ｉ）制御ゲートから浮遊ゲートに電子を注入することによってセルをプログラムし、及び、
    （ｉｉ）浮遊ゲートから制御ゲートに電子を放出することによってセルを消去することを含む請求項５記載の方法。
JP2007011871A 2006-10-03 2007-01-22 浮遊ゲートｎａｎｄフラッシュメモリ用のゲート注入を用いるセル動作方法 Pending JP2008091850A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/542,749 US8325530B2 (en) 2006-10-03 2006-10-03 Cell operation methods using gate-injection for floating gate NAND flash memory

Publications (1)

Publication Number Publication Date
JP2008091850A true JP2008091850A (ja) 2008-04-17

Family

ID=38283068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011871A Pending JP2008091850A (ja) 2006-10-03 2007-01-22 浮遊ゲートｎａｎｄフラッシュメモリ用のゲート注入を用いるセル動作方法

Country Status (4)

Country Link
US (1) US8325530B2 (ja)
EP (1) EP1909288B1 (ja)
JP (1) JP2008091850A (ja)
CN (1) CN101159270B (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391652B2 (en) * 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US8159868B2 (en) 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US7760548B2 (en) 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8514622B2 (en) 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8194451B2 (en) * 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US7811889B2 (en) * 2007-08-08 2010-10-12 Freescale Semiconductor, Inc. FinFET memory cell having a floating gate and method therefor
KR20090017041A (ko) * 2007-08-13 2009-02-18 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7847338B2 (en) 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8130548B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8264875B2 (en) 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
JP4518180B2 (ja) * 2008-04-16 2010-08-04 ソニー株式会社 半導体装置、および、その製造方法
USRE47381E1 (en) 2008-09-03 2019-05-07 Zeno Semiconductor, Inc. Forming semiconductor cells with regions of varying conductivity
WO2016176248A1 (en) 2015-04-29 2016-11-03 Zeno Semiconductor, Inc. A mosfet and memory cell having improved drain current through back bias application
US11908899B2 (en) 2009-02-20 2024-02-20 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
US8648932B2 (en) * 2009-08-13 2014-02-11 Olive Medical Corporation System, apparatus and methods for providing a single use imaging device for sterile environments
CN107293322B (zh) 2010-02-07 2021-09-21 芝诺半导体有限公司 含导通浮体晶体管、并具有永久性和非永久性功能的半导体存储元件及操作方法
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
CN102315224B (zh) * 2010-07-07 2014-01-15 中国科学院微电子研究所 使用FinFET的非易失性存储器件及其制造方法
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
EP2815402B1 (en) 2012-02-16 2020-11-25 Zeno Semiconductor , Inc. Memory cell comprising first and second transistors and methods of operating
CN103681800B (zh) * 2012-09-05 2016-12-28 中国科学院微电子研究所 多次可编程半导体器件及其制造方法
CN103811343B (zh) * 2012-11-09 2016-12-21 中国科学院微电子研究所 FinFET及其制造方法
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US9029922B2 (en) 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9275723B2 (en) 2013-04-10 2016-03-01 Zeno Semiconductor, Inc. Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers
CN104124210B (zh) * 2013-04-28 2016-12-28 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US9236126B2 (en) * 2013-06-17 2016-01-12 Seoul National University R&Db Foundation Simplified nonvolatile memory cell string and NAND flash memory array using the same
US9281022B2 (en) 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9406689B2 (en) * 2013-07-31 2016-08-02 Qualcomm Incorporated Logic finFET high-K/conductive gate embedded multiple time programmable flash memory
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
JP6286292B2 (ja) * 2014-06-20 2018-02-28 株式会社フローディア 不揮発性半導体記憶装置
US9496053B2 (en) 2014-08-15 2016-11-15 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US10553683B2 (en) 2015-04-29 2020-02-04 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
CN105097821B (zh) * 2015-08-20 2018-08-10 上海华力微电子有限公司 一种n沟道非易失性闪存器件及其编译、擦除和读取方法
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
WO2019204525A1 (en) 2018-04-18 2019-10-24 Zeno Semiconductor, Inc. A memory device comprising an electrically floating body transistor
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124360A (ja) * 2001-10-18 2003-04-25 Sanyo Electric Co Ltd 半導体メモリ
WO2005073979A1 (en) * 2004-01-21 2005-08-11 Sandisk Corporation Non-volatile memory cell using high-k material and inter-gate programming
JP2008047729A (ja) * 2006-08-17 2008-02-28 Toshiba Corp 半導体記憶装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762429B1 (en) 1995-08-11 2002-02-20 Interuniversitair Microelektronica Centrum Vzw Method of programming a flash EEPROM memory cell optimized for low power consumption and a method for erasing said cell
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
US5889303A (en) * 1997-04-07 1999-03-30 Motorola, Inc. Split-Control gate electrically erasable programmable read only memory (EEPROM) cell
US6040216A (en) * 1997-08-11 2000-03-21 Mosel Vitelic, Inc. Method (and device) for producing tunnel silicon oxynitride layer
JP3378879B2 (ja) * 1997-12-10 2003-02-17 松下電器産業株式会社 不揮発性半導体記憶装置及びその駆動方法
US6171927B1 (en) 1998-06-08 2001-01-09 Kuo-Tung Sung Device with differential field isolation thicknesses and related methods
US6180461B1 (en) * 1998-08-03 2001-01-30 Halo Lsi Design & Device Technology, Inc. Double sidewall short channel split gate flash memory
TW466710B (en) * 2000-09-08 2001-12-01 United Microelectronics Corp Manufacturing method of Flash memory
US6563167B2 (en) * 2001-01-05 2003-05-13 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges
US6556481B1 (en) * 2001-02-21 2003-04-29 Aplus Flash Technology, Inc. 3-step write operation nonvolatile semiconductor one-transistor, nor-type flash EEPROM memory cell
KR100393229B1 (ko) * 2001-08-11 2003-07-31 삼성전자주식회사 자기 정렬된 게이트 구조를 포함하는 불휘발성 메모리장치 제조 방법 및 이에 의한 불휘발성 메모리 장치
EP1506580B1 (en) * 2002-05-08 2010-07-21 Nxp B.V. Floating gate memory cells with increased coupling ratio
US6680508B1 (en) * 2002-08-28 2004-01-20 Micron Technology, Inc. Vertical floating gate transistor
US6765260B1 (en) * 2003-03-11 2004-07-20 Powerchip Semiconductor Corp. Flash memory with self-aligned split gate and methods for fabricating and for operating the same
US6635533B1 (en) * 2003-03-27 2003-10-21 Powerchip Semiconductor Corp. Method of fabricating flash memory
TWI239077B (en) * 2003-10-23 2005-09-01 Powerchip Semiconductor Corp NAND flash memory cell row and method of forming the same
TWI226683B (en) * 2004-02-10 2005-01-11 Powerchip Semiconductor Corp Method of fabricating a flash memory
TWI233665B (en) * 2004-02-12 2005-06-01 Powerchip Semiconductor Corp Method of fabricating a flash memory
KR100528486B1 (ko) * 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
KR100833427B1 (ko) * 2005-06-30 2008-05-29 주식회사 하이닉스반도체 데이터 보존 특성을 향상시킬 수 있는 플래시 메모리 소자
US7915603B2 (en) * 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124360A (ja) * 2001-10-18 2003-04-25 Sanyo Electric Co Ltd 半導体メモリ
WO2005073979A1 (en) * 2004-01-21 2005-08-11 Sandisk Corporation Non-volatile memory cell using high-k material and inter-gate programming
JP2008047729A (ja) * 2006-08-17 2008-02-28 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
CN101159270B (zh) 2010-10-27
EP1909288A1 (en) 2008-04-09
CN101159270A (zh) 2008-04-09
US20080080248A1 (en) 2008-04-03
EP1909288B1 (en) 2012-04-18
US8325530B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
JP2008091850A (ja) 浮遊ゲートｎａｎｄフラッシュメモリ用のゲート注入を用いるセル動作方法
US6377490B1 (en) Nonvolatile semiconductor memory device and method for driving the same
JP4601287B2 (ja) 不揮発性半導体記憶装置
JP3962769B2 (ja) 不揮発性半導体記憶装置およびその書込方法
KR100219331B1 (ko) 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법
US6493262B1 (en) Method for operating nonvolatile memory cells
US5790460A (en) Method of erasing a flash EEPROM memory
JP2007142398A (ja) 単層ポリシリコン不揮発性メモリーセルの駆動方法
JP5059437B2 (ja) 不揮発性半導体記憶装置
JP2007173821A (ja) プログラミング速度を改善したｅｅｐｒｏｍ、その製造方法及びその駆動方法
US9455037B2 (en) EEPROM memory cell with low voltage read path and high voltage erase/write path
US7940574B2 (en) Nonvolatile semiconductor memory and method of driving the same
US8625349B2 (en) Potential relationship in an erasing operation of a nonvolatile semiconductor memory
KR100558004B1 (ko) 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
KR100706071B1 (ko) 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법
US7869279B1 (en) EEPROM memory device and method of programming memory cell having N erase pocket and program and access transistors
JP2007149943A (ja) 不揮発性メモリセル及びｅｅｐｒｏｍ
JP4113559B2 (ja) 不揮発性半導体記憶装置およびその書込方法
JP4783044B2 (ja) 不揮発性半導体記憶装置
US20120236649A1 (en) Hot carrier programming of nand flash memory
US9620225B2 (en) Split voltage non-volatile latch cell
US6711065B2 (en) 1 T flash memory recovery scheme for over-erasure
US6998671B2 (en) Localized split floating gate device using drain coupling to suppress the second bit effect
JPH05226665A (ja) 半導体記憶装置
US7777271B1 (en) System and method for providing low cost high endurance low voltage electrically erasable programmable read only memory

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131009

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131016

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131227