JP2008091792A5 - - Google Patents

Claims (5)

1. 半導体素子に接続するリード電極と、そのリード電極を保持する支持部と、を有する支持体と、前記支持部により設けられた凹部内に配置された半導体素子を被覆する封止部材と、を備えた半導体装置であって、
   前記支持部は、前記凹部の開口部を形成する第一の側壁と、その第一の側壁に接続し、かつ、前記リード電極の主面の一部上まで前記凹部内を延在して設けられた第二の側壁と、さらに、
   前記凹部底面における正負一対のリード電極の端部間において、または、前記リード電極のうち少なくとも一方の厚さ方向に貫通された孔の上において、前記支持部と接続して前記凹部の底面を横断する壁部と、を有しており、
   前記第二の側壁の少なくとも一部が、前記壁部に接続されていることを特徴とする半導体装置。
2. 前記壁部は、前記半導体素子の搭載部と、前記半導体素子およびリード電極を接続する導電性ワイヤの接続部と、の間に設けられている請求項１に記載の半導体装置。
3. 前記支持部は、前記第二の側壁に向かい合う方向に第三の側壁を有しており、前記壁部の両端部が前記第一の側壁および第二の側壁にそれぞれ接続されている請求項１または２に記載の半導体装置。
4. 前記支持体は、前記第一の側壁の内側に、前記開口部の内周縁に沿って延伸された突出部を有しており、
   前記第二の側壁の前記凹部底面からの高さは、前記支持体の突出部の外側に設けられた底面の高さ以上であり、かつ、前記突出部の高さよりも低い請求項１から３のいずれか一項に記載の半導体装置。
5. 前記支持体は、前記リード電極が突出された支持部の側面において、その一部が突出されている請求項１から４のいずれか一項に記載の半導体装置。