JP2008042108A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008042108A
JP2008042108A JP2006217715A JP2006217715A JP2008042108A JP 2008042108 A JP2008042108 A JP 2008042108A JP 2006217715 A JP2006217715 A JP 2006217715A JP 2006217715 A JP2006217715 A JP 2006217715A JP 2008042108 A JP2008042108 A JP 2008042108A
Authority
JP
Japan
Prior art keywords
fuse
trimming
semiconductor device
heating element
soi substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006217715A
Other languages
English (en)
Inventor
Hideaki Nonami
秀顕 野並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006217715A priority Critical patent/JP2008042108A/ja
Priority to US11/768,740 priority patent/US20080036032A1/en
Publication of JP2008042108A publication Critical patent/JP2008042108A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 ヒューズ切断の安定性、容易性に配慮した、冗長回路、高精度抵抗をトリミングするトリミング素子を提供する事にある。また、既存のプロセスで形成する事が容易なトリミング素子を提供することにある。
【解決手段】 SOI基板と、SOI基板に結合された発熱体と、発熱体に結合されたヒューズとを形成する。
【選択図】 図１

Description

この発明は、半導体装置に関し、特に、冗長回路、高精度抵抗等のトリミ
ングに供するトリミング素子の構造に関する。
冗長回路や高精度抵抗等のトリミング技術として、ヒューズ切断方式が知られている。ヒューズ切断は、金属配線、多結晶シリコン等で形成されたヒューズ部への、レーザー光の照射による溶断や、電流印加による切断方式が主に用いられている。電流印加方式については、ヒューズ切断が素子測定装置にて共用が可能な為、有効なトリミング技術として採用されている。
特許文献１は、トリミング技術について記載された文献である。特に図２には、ヒューズの溶断を容易にし、信頼性の高いトリミングを可能にする技術として、ヒーター用抵抗部とヒューズ部から構成されるトリミング素子の例が示されている。
特開２００３−７８０１３
本願発明者等は本願に先だって、トリミング技術について検討を行なった。ヒューズ直下にヒーター用抵抗を配置したトリミング素子については、特許文献１の図２に示される。しかし、このトリミング方式では、ヒーター用の多結晶シリコン膜抵抗素子の形成工程が必要であリ、多結晶シリコン膜のパターンニング工程における例えば露光条件等で、寸法のばらつきが生じ、トリミング歩留まりが悪くなる問題がある為、本願においては、多結晶シリコン膜を用いない、他の発熱方式によるトリミング技術について検討した。
本発明の代表的なものの一例を示せば以下の通りである。即ち、Silicon On Insulator 半導体基板（SOI基板）と、素子分離溝と、発熱体と、ヒューズとで半導体装置を構成する。
本発明の特徴は、（１）半導体基板と、前記半導体基板上に形成され、各々または複数が分離溝で分離された複数の発熱体と、前記複数の発熱体上に絶縁膜を介して形成されたヒューズとを有する半導体装置にある。
（１）において、（２）前記半導体基板がSOI基板であることが好ましい。
（２）において、（３）前記発熱体は、前記SOI基板の埋め込みのシリコン酸化膜と、前記分離溝で分離されている構成であっても良い。SOI基板の埋め込みのシリコン酸化膜を用いることにより、より発熱体の素子分離が効果的に行なえる。側壁及び埋め込みのシリコン酸化膜により、発熱体の素子分離が効果的である。
（１）から（３）までのいずれかにおいて、（４）前記発熱体は、バイポーラトランジスタであることが好適である。半導体の発熱素子自体を発熱体に用いることで、簡単な構造により素子分離が可能である。
（１）から（４）までのいずれかにおいて、（５）前記発熱体は、並列配置されていることが好ましい。
（１）から（５）までのいずれかにおいて、（６）前記発熱体及びヒューズに通電することを特徴とする半導体装置。発熱体のみで自己発熱量が充分である場合は、ヒューズまで通電するに及ばない。
本発明に係る半導体装置は、SOI基板上等に形成された発熱素子と、発熱素子を分離する素子分離溝、及び、発熱素子上に絶縁膜を介して形成された導電性膜からなるヒューズ部にて構成されたトリミング素子を有して成る。
本発明の半導体装置では、発熱体が、熱伝導率の小さいシリコン酸化膜で形成された素子分離溝とSOI基板の埋め込みのシリコン酸化膜に囲まれており、さらに発熱体を並列配置する事で発熱効率を向上している。
素子分離された発熱体とヒューズにより高精度な抵抗等のトリミングができ、発熱体による発熱とヒューズ部への通電にて、安定且つ容易にヒューズが切断され、信頼性の高いトリミングが可能となる。
図１は、本発明の半導体装置、いわゆるトリミング回路の実施形態を示す。トリミング回路は、被分離回路S11に、ヒューズ部F11とヒューズ下部の発熱用バイポーラトランジスタN11で構成されたトリミング素子T11を直列接続する。ヒューズ部と発熱素子は絶縁膜で電気的に分離されている。ヒューズF11を切断する際にのみ、発熱用トランジスタN11の入力端子B11、E11、及び、C11に電圧印加して通電し自己発熱させる。同時にヒューズ部F11の両端に接続された入力端子P11及びP12に通電を行ない、ヒューズF11を切断する。トランジスタへの通電電流と発熱量については、あらかじめ発熱量の電流依存特性を取得しておく必要がある。なお、被分離回路S11については、抵抗素子等の他の素子に置き換える事が可能である。
図２及び図３は、本発明を適用した半導体装置の一例であるトリミング素子の一実施例を示したものである。SOI基板上に、発熱素子として複数のバイポーラトランジスタN21／N31を並列に形成し、その周囲に、一重もしくは多重の素子分離溝U21／U31をシリコン酸化膜等で形成する。さらにバイポーラトランジスタN21／N31上に、シリコン酸化膜等の絶縁膜G31を介して、ヒューズ部F21／F31をAL等の金属膜にて形成する。発熱用バイポーラトランジスタN21／N31は、SOI基板埋め込みのシリコン酸化膜K31と素子分離溝U21／U31で分離される。素子分離溝内に形成された発熱用バイポーラトランジスタは、電極B21／B31、E21／E31、C21／C31への電圧印加により通電状態とし、意図的にバイポーラ素子を発熱させ、同時にヒューズ部両端の入力端子P21及びP22への通電を行ない、ヒューズ切断を実施する。
図４及び図5に、トリミング素子の別の実施例を示す。SOI基板上に、発熱素子として複数のバイポーラトランジスタN41／N51を並列に形成し、個々のトランジスタを素子分離溝U41／U51にて分離する。バイポーラトランジスタN41／N51上には、実施例１と同様に、シリコン酸化膜等の絶縁膜G51を介してヒューズ部F41／F51をAL等の金属膜にて形成する。各バイポーラトランジスタN41／N51は、SOI基板の埋め込みのシリコン酸化膜K51と、個々の素子分離溝U41／U51で分離される。
本発明を適用したトリミング回路の構成図である。 図１のトリミング素子の一例を示す平面構造図である。 図２のX−X線上の断面構造図である。 図１のトリミング素子の別例を示す平面構造図である。 図４のY−Y線上の断面構造図である。
符号の説明
S〔S11〕…被分離回路、 T〔T11〕…トリミング素子、 F〔F11、F21、F31、F41、F51〕…ヒューズ部、 N〔N11、N21、N31、N41、N51〕…発熱用バイポーラトランジスタ部、 B〔B11、B21、B31、B41、B51〕…ベース端子、 E〔E11、E21、E31、E41、E51〕…エミッタ端子、 C〔C11、C21、C31、C41、C51〕…コレクタ端子、 P〔P11、P12、P21、P22、P41、P42〕…ヒューズ部入力端子、 U〔U21、U31、U41、U51〕…素子分離溝、 G〔G31、G51〕…絶縁膜、 K〔K31、K51〕…SOI基板埋め込みシリコン酸化膜。

Claims (6)

  1. 半導体基板と、前記半導体基板上に形成され、各々または複数が分離溝で分離された複数の発熱体と、前記複数の発熱体上に絶縁膜を介して形成されたヒューズとを有することを特徴とする半導体装置。
  2. 請求項１において、前記半導体基板がSOI基板であることを特徴とする半導体装置。
  3. 請求項２において、前記発熱体は、前記SOI基板の埋め込みのシリコン酸化膜と、前記分離溝で分離されていることを特徴とする半導体装置。
  4. 請求項１から３までのいずれか一項において、前記発熱体は、バイポーラトランジスタであることを特徴とする半導体装置。
  5. 請求項１から４までのいずれか一項において、前記発熱体は、並列配置されていることを特徴とする半導体装置。
  6. 請求項１から５までのいずれか一項において、前記発熱体及びヒューズに通電することを特徴とする半導体装置。
JP2006217715A 2006-08-10 2006-08-10 半導体装置 Pending JP2008042108A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006217715A JP2008042108A (ja) 2006-08-10 2006-08-10 半導体装置
US11/768,740 US20080036032A1 (en) 2006-08-10 2007-06-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006217715A JP2008042108A (ja) 2006-08-10 2006-08-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2008042108A true JP2008042108A (ja) 2008-02-21

Family

ID=39049876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217715A Pending JP2008042108A (ja) 2006-08-10 2006-08-10 半導体装置

Country Status (2)

Country Link
US (1) US20080036032A1 (ja)
JP (1) JP2008042108A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019142166A (ja) * 2018-02-22 2019-08-29 キヤノン株式会社 液体吐出ヘッド

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20110880A1 (it) 2011-05-18 2012-11-19 St Microelectronics Srl Circuito elettronico di trimming con ridotto numero di pin di trimming dedicati

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3276981D1 (en) * 1981-10-09 1987-09-17 Toshiba Kk Semiconductor device having a fuse element
US4598462A (en) * 1983-04-07 1986-07-08 Rca Corporation Method for making semiconductor device with integral fuse
KR0157345B1 (ko) * 1995-06-30 1998-12-01 김광호 반도체 메모리 소자의 전기 휴즈셀
US6225867B1 (en) * 1997-12-23 2001-05-01 Nortel Networks Limited Protection scheme for multi-transistor amplifiers
US6359298B1 (en) * 2000-07-20 2002-03-19 Advanced Micro Devices, Inc. Capacitively coupled DTMOS on SOI for multiple devices
JP2002043432A (ja) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002164433A (ja) * 2000-11-27 2002-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
US6496416B1 (en) * 2000-12-19 2002-12-17 Xilinx, Inc. Low voltage non-volatile memory cell
US7422972B2 (en) * 2001-09-07 2008-09-09 Texas Instruments Incorporated On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
CN1305134C (zh) * 2001-11-06 2007-03-14 雅马哈株式会社 具有熔线的半导体器件及其制造方法
US6806107B1 (en) * 2003-05-08 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse element test structure and method
KR100500458B1 (ko) * 2003-10-07 2005-07-18 삼성전자주식회사 반도체 장치의 퓨즈박스 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019142166A (ja) * 2018-02-22 2019-08-29 キヤノン株式会社 液体吐出ヘッド
JP7071153B2 (ja) 2018-02-22 2022-05-18 キヤノン株式会社 液体吐出ヘッド

Also Published As

Publication number Publication date
US20080036032A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
JP2007134558A (ja) 半導体装置およびその製造方法
JP7086895B2 (ja) 電力供給線保護方法、マスター装置、及び電力供給システム
JP2006196894A (ja) ヒート・シンク、抵抗器、抵抗器の冷却方法（集積回路デバイス用ヒート・シンク）
CN207624690U (zh) 半导体装置
JP2008042108A (ja) 半導体装置
WO2005009080A8 (en) Heating blanket
JP6287137B2 (ja) ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法
JPH04373148A (ja) 半導体装置のヒューズ構造
JP2005251950A (ja) 複数の電気的回路を含む熱電変換モジュールおよび熱電変換システム
JP2006324306A (ja) 半導体装置
JP2004228369A (ja) 半導体装置およびフューズ溶断方法
JP2004063606A (ja) 過電流保護装置
US7335862B2 (en) Resistance heater having a thin-line-shaped resistor
JP2005209943A (ja) スイッチ回路およびそれを用いた点火装置
JP2009164373A (ja) 半導体装置
US20190371992A1 (en) High resistance thermoelectric element
WO2009052920A3 (de) Thermoelektrischer generator
JP2006048394A (ja) 電流制限回路およびそれを用いた半導体集積装置、レギュレータ装置
JPH10285790A (ja) 過電流保護装置
JPS61147548A (ja) 半導体集積回路装置
JP2005051020A (ja) ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置
JPS5946056A (ja) 混成集積回路の保護装置
JPS5877097A (ja) プログラマブル・リ−ド・オンリ・メモリ素子
JP2001236793A (ja) 読取専用記憶装置の温度補償のための方法と装置
KR20170021056A (ko) 이중제어 프리차지 회로