JP2008022008A - 有機薄膜トランジスタ基板とその製造方法 - Google Patents

有機薄膜トランジスタ基板とその製造方法 Download PDF

Info

Publication number
JP2008022008A
JP2008022008A JP2007182465A JP2007182465A JP2008022008A JP 2008022008 A JP2008022008 A JP 2008022008A JP 2007182465 A JP2007182465 A JP 2007182465A JP 2007182465 A JP2007182465 A JP 2007182465A JP 2008022008 A JP2008022008 A JP 2008022008A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
organic thin
gate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007182465A
Other languages
English (en)
Other versions
JP2008022008A5 (ja
Inventor
Konkei So
宋 根 圭
Seung-Hwan Cho
承 奐 趙
Bo-Sung Kim
保 成 金
Young-Min Kim
泳 敏 金
Jung Han Shin
重 漢 愼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008022008A publication Critical patent/JP2008022008A/ja
Publication of JP2008022008A5 publication Critical patent/JP2008022008A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】本発明は有機薄膜トランジスタ基板とその製造方法に関し、薄膜トランジスタを容易に製造することができる有機薄膜トランジスタ基板及びその製造方法に関する。
【解決手段】本発明による有機薄膜トランジスタ基板は基板上に形成されるゲートラインと、前記ゲートラインと同一の平面上に形成される画素電極と、前記ゲートラインと絶縁されて形成されるデータラインと、前記ゲートラインと接続するゲート電極、前記ゲートラインと絶縁され前記データラインと接続するソース電極、前記ゲート電極と絶縁され前記画素電極と接続するドレイン電極、前記ソース及びドレイン電極と接触する有機半導体層を含む有機薄膜トランジスタと、前記ゲートライン及びゲート電極上に形成されるゲート絶縁膜と、を含む。
【選択図】図2

Description

本発明は有機薄膜トランジスタ基板とその製造方法に関する。
液晶表示装置は電界を用いて有機異方性を有する液晶の光透過率を調節することで画像を表示する。このために、液晶表示装置は液晶セルマトリックスを通じて画像を表示する液晶表示パネル(以下、液晶パネル)と、その液晶パネルを駆動する駆動回路を具備する。
液晶セルそれぞれには画素信号を独立的に供給するためのスイッチ素子として薄膜トランジスタTFTが用いられる。このような薄膜トランジスタのアクティブ層としてアモルファスシリコンまたはポリシリコンが用いられる。
しかし、アモルファスシリコンまたはポリシリコンアクティブ層は薄膜蒸着(コーティング)工程、フォトリソグラフィ工程及びエッチング工程を通じてパターニングされて形成されることで工程の複雑さと製造費用が上昇するという問題点が発生する。
従って、本発明が達成しようとする技術的課題は薄膜トランジスタを容易に製造することができる有機薄膜トランジスタ基板及びその製造方法を提供することにある。
前記技術的課題を達成するために、本発明1による有機薄膜トランジスタ基板は、基板上に形成されるゲートラインと、前記ゲートラインと同一の平面上に形成される画素電極と、前記ゲートラインと絶縁され形成されるデータラインと、前記ゲートラインと接続するゲート電極、前記ゲートラインと絶縁され前記データラインと接続するソース電極、前記ゲート電極と絶縁され前記画素電極と接続するドレイン電極、前記ソース及びドレイン電極と接触する有機半導体層を含む有機薄膜トランジスタと、前記ゲートライン及び前記ゲート電極上に形成されるゲート絶縁膜と、を含む。
本発明の有機薄膜トランジスタでは、画素電極をゲートライン及びゲート電極と同一の平面上に形成する。それにより、有機薄膜トランジスタ基板を製作するときマスクを少なくすることができる。よって、製作費用が節減され製作時間も減少し、化学露出及びプラズマ露出に対して安定的となる。
発明2は、発明1において、前記ゲートライン及びゲート電極は、第1導電層と第2導電層で積層された複層構造に形成されることを特徴とする。
発明3は、発明2において、前記第1導電層は、透明導電層からなり、前記第2導電層は不透明金属からなることを特徴とする。
発明4は、発明3において、前記画素電極は、前記ゲートラインと同一の材質から形成されることを特徴とする。
画素電極はゲートラインと同一層であるとともに、ゲートラインと同一の材質で形成されるため、画素電極とゲートラインとを同時に形成することができる。よって、製造工程を簡単化し、またマスクを少なくすることができる。これにより、製作費用が節減され製作時間も減少し、化学露出及びプラズマ露出に対して安定的となる。
発明5は、発明1において、前記ゲート絶縁膜は、前記有機薄膜トランジスタのドレイン電極と重畳される前記画素電極上に形成されることを特徴とする。
発明6は、発明5において、前記画素電極及びドレイン電極は、前記ゲート絶縁膜に形成されるコンタクトホールを通じて接触されることを特徴とする。
発明7は、発明1において、前記ゲート絶縁膜は、無機物質からなることを特徴とする。
無機絶縁膜をゲート絶縁膜として使用した有機薄膜トランジスタは、ゲートオン電圧を印加すると有機薄膜トランジスタがターンオンされて一定のソース電流が流れる。ここで、また、ゲートオフ電圧を印加すると、有機薄膜トランジスタはターンオフされソース電流が殆ど流れない。ゲートオン電圧によってターンオンされた有機薄膜トランジスタのソース電極には相対的に高いソース電流が流れ、ゲートオフ電圧を印加するとソース電流が急激に減少し殆ど流れない。それにより、有機薄膜トランジスタを相対的に低いゲートオフ電圧でオフさせることができるので消費電力を減少させることができる。このように無機絶縁膜を使用した有機薄膜トランジスタにゲートオン電圧を供給すると、オンされた有機薄膜トランジスタのオン−電流が流れる。また、ゲートオフ電圧を供給すると、オフされた有機薄膜トランジスタのオフ電流は殆ど流れなくなる。それによって、有機薄膜トランジスタのターンオン及びターンオフ動作を正確にスイッチングできるようになる。従って、ゲート絶縁膜として無機絶縁膜を使用すると、有機薄膜トランジスタにゲートオン/オフ電圧を印加することで有機薄膜トランジスタのソース電極に流れるオン/オフ電流を正確に区分することができる。
発明8は、発明7において、前記ゲート絶縁膜は、窒化シリコン(SiNx)からなることを特徴とする。
発明9は、発明1において、前記ゲート絶縁膜は、有機物質からなることを特徴とする。
発明10は、発明1において、前記データラインは、透明導電層を含んで二重以上の複層構造に形成されることを特徴とする。
発明11は、発明10において、前記データラインは、透明導電層からなる第3導電層と、前記第3導電層上に形成され不透明な金属からなる第4導電層を含むことを特徴とする。
発明12は、発明11において、前記有機薄膜トランジスタのソース及びドレイン電極は、前記データラインの第3導電層と同一の材質から形成されることを特徴とする。
発明13は、発明11において前記ゲート絶縁膜は、ポリビニルピロリドンPVP、ポリビニルアセテートPVA、フェノール系高分子、アクリル系高分子、イミド系高分子、アリルエーテル系高分子、アミド系高分子、フッ素系高分子、ビニルアルコール系高分子を含むグループのうち選択された前記有機物質から形成されることを特徴とする。
前記技術的課題を達成するために、本発明14による有機薄膜トランジスタ基板の製造方法は、基板上にゲートライン、ゲート電極及び画素電極を形成する段階と、前記ゲートライン及びゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の一部上にデータライン、前記データラインと接続するソース電極及び前記画素電極と接続するドレイン電極を形成する段階と、前記ソース電極とドレイン電極との間に有機半導体層を形成する段階と、を含む。
発明15は、発明14において、前記ゲートライン及びゲート電極を形成する段階は、前記基板上に第1導電層と第2導電層で積層された複層構造のゲートライン及びゲート電極を形成する段階を含むことを特徴とする。
発明16は、発明15においてそして、前記ゲート絶縁膜を形成する段階は、無機物質からなるゲート絶縁膜を形成する段階を含むことを特徴とする。
発明17は、発明16において、前記ゲート絶縁膜を形成する段階は、窒化シリコンからなるゲート絶縁膜を形成する段階を含むことを特徴とする。
発明18は、発明14において、前記ゲート絶縁膜を形成する段階は、有機物質からなるゲート絶縁膜を形成する段階を含むことを特徴とする。
発明19は、発明14において、前記ゲート絶縁膜を形成する段階は、前記画素電極上にコンタクトホールを含むゲート絶縁膜を形成する段階をさらに含むことを特徴とする。
発明20は、発明14において、前記有機半導体層を形成する前に内部に前記有機半導体層が充てんされるホールを備えたバンク絶縁膜を形成する段階と、
前記有機半導体層が形成されたホール内に有機保護膜を形成する段階と、をさらに含むことを特徴とする。
有機半導体層は、バンク絶縁膜に形成されたホール内に埋め込まれるようにして形成される。よって、製造工程が簡単であり製造費用を削減することができる。
本発明によれば、有機薄膜トランジスタ基板を容易に製造することができる。
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
図1及び図2は本発明の第1実施例による有機薄膜トランジスタ基板の平面図及び断面図である。
図1及び図2を参照して有機薄膜トランジスタ基板は基板101上にゲート絶縁膜106を間において交差するように形成されたゲートライン100及びデータライン110、ゲートライン100及びデータライン110と接続された有機薄膜トランジスタ160を含む。また、有機薄膜トランジスタ基板はその交差構造で備えられたサブ画素領域に形成され有機薄膜トランジスタ160と接続された画素電極118を具備する。
ゲートライン100はゲートドライバ(図示せず)からのスキャン信号の供給を受ける。ゲートライン100は基板101上に第1導電層102と第2導電層104が積層された複層構造を有する。例えば、ゲートライン100の第1導電層102は透明導電層を用い、第2導電層104は不透明な金属層から形成される。第1導電層102としてはインジウム錫酸化物(ITO)、錫酸化物(TO)、インジウム亜鉛酸化物IZO、インジウム錫亜鉛酸化物(ITZO)などが、第2導電層104としては銅Cu、モリブデンMo、アルミニウムAl、銅合金、モリブデン合金、アルミニウム合金などを用いることが望ましい。そして、ゲートライン100と連結されたゲートパッド上のゲート絶縁膜106はフォトリソグラフィ工程とエッチング工程によってパターニングされることでゲートパッドが露出される。
データライン110はデータドライバ(図示せず)からの画素信号の供給を受ける。データライン110はゲート絶縁膜106上に透明導電層を含む2層以上の複層構造に形成される。例えば、データライン110は透明導電層を用いる第3導電層105、不透明な金属を用いた第4導電層107が積層された複層構造に形成される。第3導電層105としてITO、TO、IZO、ITZOなどが、第4導電層107としては銅Cu、モリブデンMo、アルミニウムAl、銅合金、モリブデン合金、アルミニウム合金などを用いることが望ましい。
ゲート絶縁膜106は有機薄膜トランジスタ160がターンオン及びターンオフ動作されたとき有機薄膜トランジスタ160のオン電流Ion及びオフ電流Ioffの特性をよくするために形成される。ここで、ゲート絶縁膜106は無機物質からなった無機絶縁膜を使用する。このような無機絶縁膜は例えば、窒化シリコンを用いて形成することが望ましい。
また、ゲート絶縁膜106は有機物質からなる有機絶縁膜を使用することもできる。このような有機絶縁膜は、例えば、ポリビニルピロリドン(PVP)、ポリビニルアセテート(PVA)、フェノール系高分子、アクリル系高分子、イミド高分子、アリルエーテル系高分子、アミド系高分子、フッ素系高分子、ビニルアルコール系高分子を含むグループのうち選択された前記有機物質から形成されることが望ましい。
ゲート絶縁膜106はゲートライン100及びデータライン110との間に形成されこれらを絶縁させる。そして、ゲート絶縁膜106は有機薄膜トランジスタ160のゲート電極103とソース及びドレイン電極108、109の間に形成されこれらを絶縁させる。
有機薄膜トランジスタ160はゲートライン100に供給されるスキャン信号に応答してデータライン110に供給される画素信号が画素電極118に充てんされて保持されるようにする。これのために、有機薄膜トランジスタ160はゲートライン100と接続されたゲート電極103及び、データライン110と接続されたソース電極108、ソース電極108と向き合って画素電極108と接続されたドレイン電極109を含む。そして、有機薄膜トランジスタ160は、ゲート絶縁膜106を間において、ゲート電極103と重畳されソース電極108とドレイン電極110との間にチャンネルを形成する有機半導体層114を具備する。
ここで、ゲート電極103は、ゲート絶縁膜106を間において有機半導体層114と重畳される。そして、ゲート電極103はゲートライン100と同一の構造及び材質から形成される。具体的に、ゲート電極103は透明導電層からなった第1導電層102及び不透明な金属層からなった第2導電層104から形成される。ソース及びドレイン電極108、109はデータライン110を成す第3導電層105であるITO、TO、IZO、ITZOなどから形成される。有機半導体層114はゲート電極103と重畳される領域でソース及びドレイン電極108、109とバンク絶縁膜112によって備えられたホール113内に形成される。
有機半導体層114はペンタセン(pentacene)、テトラセン(tetracene)、アントラセン(anthracene)、ナフタレン(naphthalene)、 α-6T、 α-4T、ペリレン(perylene)及びその誘導体、ルブレン(rubrene)及びその誘導体、コロネン(coronene)及びその誘導体、ペリレンテトラカルボキシルジイミド及びその誘導体、ペリレンテトラカルボキシル二無水物(perylenetetracarboxylic dianhydride)及びその誘導体、フタロシアニン及びその誘導体、ナフタレンテトラカルボキシルジイミド及びその誘導体、ナフタレンテトラカルボキシル二無水物及びその誘導体、置換された非置換されたチオフェンを含む共役系高分子誘導体、置換されたフルオレンを含む共役系高分子誘導体などのような有機半導体からなる。
有機半導体層114はセルフ分子組立体(self assembled monolayer:以下、SAM)処理工程を通じてソース及びドレイン電極108、109それぞれとオーミック接触される。具体的に、SAM処理工程を通じてソース及びドレイン電極108、109それぞれと有機半導体層114間の仕事関数の差異が減少される。それにより、ソース及びドレイン電極108、109で有機半導体層114へのホール注入が容易になると同時にソース及びドレイン電極108、109それぞれと有機半導体層114間の接触抵抗が減少される。
有機保護膜116は有機薄膜トランジスタ160を保護する。そして、有機保護膜116はバンク絶縁膜112によって備えられたホール113内に形成される。
バンク絶縁膜112はホール113を備えるように形成される。バンク絶縁膜112によってそなえられたホール113はソース及びドレイン電極108、109を露出させる。バンク絶縁膜112によって露出されたソース及びドレイン電極108、109の一部は有機半導体層116と重畳される。
画素電極118は基板101上にゲート電極103と同一に第1導電層102と第2導電層104で形成される。ここで、画素電極118は延長されたドレイン電極109と接続される。第2導電層104はサブ画素領域でドレイン電極109下部に形成され、第1導電層102はドレイン電極109下部のみならずサブ画素全部領域に形成される。
ここで、画素電極118は、ドレイン電極109の第3導電層105として使用された透明導電層と、画素電極118の第1導電層102として使用された透明導電層と、の間の伝導性を高くするために、画素電極118の第2導電層104は不透明な金属層で形成される。そして、画素電極118は有機薄膜トランジスタ基板及びカラーフィルタ基板(図示せず)の間に形成される液晶分子に電圧を供給する。
図3及び図4は有機絶縁膜及び無機絶縁膜をそれぞれゲート絶縁膜として使用した有機薄膜トランジスタの特性を比較するためにグラフである。
図3及び図4に示されたグラフは、有機薄膜トランジスタのゲートオン/オフ電圧対有機薄膜トランジスタのゲートオン/オフ電流変化特性を示す。ここで、X軸は有機薄膜トランジスタのゲートオン/オフ電圧を示し、Y軸は電圧による有機薄膜トランジスタのオン/オフ電流を示す。
図3を参照すると、有機薄膜トランジスタにゲートオン電圧を40V印加すると、このような有機薄膜トランジスタはターンオンされ一定のソース電流Isが流れる。しかし、有機薄膜トランジスタにゲートオフ電圧である−40Vを印加すると有機薄膜トランジスタは不安定にターンオンされてソース電流Isは不安定に流れる。具体的に、有機薄膜トランジスタにゲートオフ電圧を印加すると有機薄膜トランジスタはターンオフされて低いソース電流Isが流れる。しかし、有機薄膜トランジスタにゲートオフ電圧を継続的に印加すると漸次高いソース電流Isが流れるようになって高い電圧で有機薄膜トランジスタはターンオフされる。
図4を参照すると、無機絶縁膜をゲート絶縁膜として使用した有機薄膜トランジスタは、ゲートオン電圧Von40Vを印加すると有機薄膜トランジスタがターンオンされて一定のソース電流が流れる。ここで、無機絶縁膜は例えば、窒化シリコンSiNxで用いられる。また、ゲートオフ電圧である−40Vを印加すると、有機薄膜トランジスタはターンオフされソース電流が殆ど流れない。ゲートオン電圧によってターンオンされた有機薄膜トランジスタのソース電極には相対的に高いソース電流が流れ、ゲートオフ電圧を印加するとソース電流が急激に減少し殆ど流れない。それにより、有機薄膜トランジスタを相対的に低いゲートオフ電圧でオフさせることができるので消費電力を減少させることができる。無機絶縁膜を使用した有機薄膜トランジスタにゲートオン電圧を供給すると、オンされた有機薄膜トランジスタのオン−電流が流れる。また、ゲートオフ電圧を供給すると、オフされた有機薄膜トランジスタのオフ電流は殆ど流れなくなる。それによって、有機薄膜トランジスタのターンオン及びターンオフ動作を正確にスイッチングできるようになる。従って、ゲート絶縁膜として無機絶縁膜を使用すると、有機薄膜トランジスタにゲートオン/オフ電圧を印加することで有機薄膜トランジスタのソース電極に流れるオン/オフ電流を正確に区分することができる。
ゲート絶縁膜を有機絶縁膜で形成する場合、有機薄膜トランジスタターンオフ動作で、オフ電流が高くて不安定に示される可能性がある。一方、ゲート絶縁膜を無機ゲート絶縁膜で形成するとき、オフ電流が相対的に低くて安定的に示される。従って、ゲート絶縁膜としては有機絶縁膜を使用するよりも無機絶縁膜を使用する方が有機薄膜トランジスタの特性がよい。しかし、状況によってゲート絶縁膜を有機絶縁膜として使用することもできる。
以上の通り、本発明の有機薄膜トランジスタでは、画素電極をゲートライン及びゲート電極と同一の平面上に形成する。それにより、有機薄膜トランジスタ基板を製作するときマスクを少なくすることができる。よって、製作費用が節減され製作時間も減少し、化学露出及びプラズマ露出に対して安定的となる。
また、有機半導体層114は、バンク絶縁膜112に形成されたホール113内に埋め込まれるようにして形成される。よって、製造工程が簡単であり製造費用を削減することができる。
さらに、有機半導体層114は、SMA処理されることで、ホール113内に露出されていたソース及びドレイン電極108、109とオーミック接触される。このSAM処理工程を通じてソース及びドレイン電極108、109それぞれと有機半導体層114間の仕事関数の差異が減少される。それにより、ソース及びドレイン電極108、109で有機半導体層114へのホール注入が容易になると同時にソース及びドレイン電極108、109それぞれと有機半導体層114間の接触抵抗が減少される。このように、低抵抗の有機薄膜トランジスタが形成できるため、低電圧で有機薄膜トランジスタを容易に制御することができる。
図5及び図6は本発明の第2実施例による有機薄膜トランジスタ基板の平面図及び断面図である。
図5及び図6に示された有機薄膜トランジスタ基板は図1及び図2に示された有機薄膜トランジスタ基板と対比してゲート絶縁膜206にコンタクトホール230が形成されることを除いては同一の構成要素を具備する。それにより、同一の構成用語に対する詳細な説明は簡略に説明する。
図5及び図6を参照すると、有機薄膜トランジスタ基板は基板201上にゲートライン200、画素電極218、データライン210、有機薄膜トランジスタ260、有機保護膜216を含む。
前記ゲートライン200及びデータライン210によって画素領域が定義されることができる。このようなゲートライン200は基板201上に第1導電層202と第2導電層204が積層された複層構造を有する。例えば、ゲートライン200の第1導電層202は透明導電層を用い第2導電層204は不透明な金属層で形成することが望ましい。そして、データライン210は透明導電層を含む少なくとも二重以上の複層構造に形成される。例えば、データライン210は透明導電層からなる第3導電層205及び不透明金属層からなる第4導電層207が積層された複層構造に形成される。
画素電極218はゲートライン200及び有機薄膜トランジスタ260のゲート電極203と同一の平面上に形成される。そして、画素電極218はゲートライン200と同一に第1導電層202と第2導電層204で形成された複層構造に形成される。このような第2導電層204はサブ画素領域でドレイン電極209下部に形成され、第1導電層202はサブ画素全領域に形成される。そして、画素電極218はコンタクトホール230を通じてドレイン電極209と接続する。
ゲート絶縁膜206はゲートライン200、ゲート電極203、画素電極218を含むゲートパターンと、データライン210、ソース電極208及びドレイン電極209を含むデータパターンと、を絶縁させる。ここで、ゲート絶縁膜206は有機薄膜トランジスタ260がターンオン及びターンオフ動作されたとき有機薄膜トランジスタ260のオン−電流Ion及びオフ電流Ioffの特性をよくするために有機絶縁膜及び無機絶縁膜を使用することが望ましい。
そして、ゲート絶縁膜206は第1導電層202及び第2導電層204が形成された画素電極218上に形成される。ゲート絶縁膜206を画素電極218上に形成すると、有機薄膜トランジスタ260のドレイン電極209をエッチングするとき画素電極218の第2導電層204が同時にエッチングされることを防止することができる。そして、ゲート絶縁膜206はコンタクトホール230を含む。このようなコンタクトホール230を通じて画素電極218と有機薄膜トランジスタ260のドレイン電極209と接続する。
有機薄膜トランジスタ260はゲートライン200と接続するゲート電極203、データライン210と接続するソース電極208、ソース電極208と向き合う画素電極218と接続するドレイン電極209を含む。そして、有機薄膜トランジスタ260はゲート絶縁膜206を間においてゲート電極203と重畳されてソース電極208とドレイン電極209との間にチャンネルを形成する有機半導体層214を含む。有機半導体層214は、ゲート電極203と重畳される領域でソース及びドレイン電極208、209とバンク絶縁膜212とによって備えられたホール213内に形成される。
有機保護膜216は有機薄膜トランジスタ260を保護する。有機保護膜216はバンク絶縁膜212によって備えられたホール213内に形成され有機半導体層214上に形成される。
バンク絶縁膜212はホール213を備えるように形成される。バンク絶縁膜212によって備えられたホール213はソース及びドレイン電極208、209を露出させる。バンク絶縁膜212によって露出されたソース及びドレイン電極208、209の一部は有機半導体層214と接続する。
本発明の第2実施例による有機薄膜トランジスタもまた、第1実施例による有機薄膜トランジスタと同様の作用効果を奏する。
本発明の第1実施例による有機薄膜トランジスタ基板の製造方法を図7乃至図25を具体的に説明する。
図7及び図8は本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちゲート金属パターンの製造方法を説明するための平面図及び断面図である。
図7及び図8に示されたように第1マスク工程で基板101上に第1導電層102と第2導電層104が積層されたゲートライン100、ゲート電極103及び画素電極118を含むゲート金属パターンが形成される。
具体的に、基板101上にスパッタリング方法などの蒸着方法を通じて第1導電層102と第2導電層104が順次に積層される。第1導電層102と第2導電層104を積層した後その第1導電層102と第2導電層104がフォトリソグラフィ工程とエッチング工程によってパターニングされることでゲートライン100及びゲート電極103と画素電極118を含む第1マスクパターンが形成される。ここで、第1導電層102はアモルファスインジウム錫酸化物a−ITOを用い、第2導電層104としてはアルミニウム、モリブデン、クロム、銅などこれらの複層構造に形成される。
図9及び図10は本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちゲート絶縁膜の製造方法を説明するための平面図及び断面図である。
図9及び図10に示されたように、ゲート金属パターンが形成された基板101上にゲート絶縁膜106が形成される。具体的に、ゲート金属パターンが形成された基板101上に無機絶縁物質が全面蒸着されることでゲート絶縁膜106が形成される。ゲート絶縁膜106としてはプラズマ化学気相蒸着(以下、PECVD)などの蒸着方法を通じて例えば窒化シリコンなどのような無機絶縁物質が用いられる。または、ゲート絶縁膜106としてはスピンコーティングなどのコーティング方法を通じて例えば、ポリビニルPVPなどのような有機絶縁物質が用いられることもできる。ここで、ゲートライン100と連結されたゲートパッド上のゲート絶縁膜106はフォトリソグラフィ工程とエッチング工程によってパターニングされることでゲートパッドを露出させ、画素電極118が形成される基板101も露出させる。
図11及び図12は本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちデータライン、ソース及びドレイン電極の製造段階を経た平面図及び断面図であり、図13及び図14は図11及び図12に示された有機薄膜トランジスタ基板のデータライン、ソース及びドレイン電極製造方法を詳細に説明するための断面図である。
まず、図13に示されたように、ゲート絶縁膜106上にスパッタリングなどの蒸着方法で第3導電層105、第4導電層107が積層される。第3導電層105としてはITO、TO、IZO、ITZOなどが、第4導電層107としては銅、モリブデン、アルミニウム、銅合金、モリブデン合金、アルミニウム合金などが用いられる。続いて、第4導電層107上にフォトリソグラフィが塗布された後、半透過マスクまたはスリットマスク140を用いたフォトリソグラフィ工程でフォトレジストが露光及び現象されることで図14に示されたように互いに異なる厚さを有する第1及び第2フォトレジストパターン212a、212bが形成される。
具体的に、スリットマスク140は石英基板142上に遮断層144が形成された遮断領域S11、石英基板142上に複数個のスリット146が形成されたスリット領域S12と、石英基板142のみ存在する透過領域S13を具備する。遮断領域S11はデータライン110が形成される領域に位置して、露光工程の際、紫外線を遮断する。これにより現象工程の後、図14に示されたように第1フォトレジストパターン212aが残される。スリット領域S12はソース及びドレイン電極108、109が形成される領域に位置して、露光工程の際、紫外線を回折させることで現象工程の後図14に示されたように第1フォトレジストパターン212aより厚さの薄い第2フォトレジストパターン212bが残される。そして、透過領域S13は紫外線を全部透過させることで現象後図14に示されたようにフォトレジストが除去される。
第1及び第2フォトレジストパターン212a、212bをマスクとして用いた第1エッチング工程で第4導電層107が図15に示されたようにパターニングされることで第3導電層105が露出される。続いて、図16に示されたように、酸素Oのプラズマを用いたアッシング工程で第1フォトレジストパターン212aの厚さが薄くなり、第2フォトレジストパターン212bは除去される。そして、図17に示されたように、アッシングされた第1フォトレジストパターン212aをマスクとして用いた第2エッチング工程で、露出された第3導電層105が除去される。第3及び第4導電層105、107からなるデータライン110、ソース及びドレイン電極108、109が形成される。
図18に示されたように第1フォトレジストパターン212aをマスクとして用いた第3エッチング工程で、露出された第4導電層107と第2導電層104が除去される。即ち、画素電極118の第2導電層104はドレイン電極109と連結された一部を除いて除去される。第4導電層107が除去されたところにソース及びドレイン電極108、109が互いに向き合って形成される。以後、データライン107上に形成された第1フォトレジストパターン212aがストリップ工程で除去される。従って、図11及び図12に示されたように、有機薄膜トランジスタ基板は基板101及びゲート絶縁膜106上にデータライン110、ソース及びドレイン電極108、109が形成される。
図19及び図20は本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちバンク絶縁膜、有機半導体層、保護層の製造段階を経た平面図及び断面図であり、図22乃至図24は図19及び図20に示された有機薄膜トランジスタ基板のバンク絶縁膜、有機半導体層、保護層の製造方法を詳細に説明するための断面図である。
まず、図21に示されたようにソース及びデータ電極108、109とデータライン110及び画素電極118が形成された基板101上にスピンリスまたはスピンコーティングなどのコーティング方法を通じて感光性有機絶縁物質120が全面に塗布される。続いて、マスク150が基板101上に整列される、マスク150は石英基板152上に遮断層154が形成された遮断領域S21と、石英基板152のみ存在する透過領域S22を具備する。遮断領域S21は露光工程の際紫外線を遮断することで、現象工程の後、遮断領域S21と対応される領域の基板101上には、図22に示されたようにバンク絶縁膜112が形成される。透過領域S22は露光工程の際紫外線を全部透過させることで、現象工程の後、透過領域S22と対応される領域の基板101上にはホール113が形成される。ここで、ホール113ではゲート絶縁膜106とソース及びドレイン電極108、109が露出される。以後、インクジェット噴射装置を用いてバンク絶縁膜112によって備えられたホール113内に液体状態の有機半導体を噴射する。以後、液体状態の有機半導体が硬化されることで図23に示されたように固体状態の有機半導体層114が形成される。有機半導体層114が形成された後その有機半導体層114はセルフ分子組立体SAM処理される。それにより、有機半導体層114はソース及びドレイン電極108、109それぞれとオミック接触される。その後、バンク絶縁膜112によって備えられたホール113内にポリビニルアセテートPVAなどのような有機絶縁液がインクジェット噴射装置を通じて噴射された後硬化される。以後、バンク絶縁膜112によって備えられたホール113内に図24に示されたように有機保護膜116が形成される。従って、図19及び図20に示されたように、有機薄膜トランジスタ基板はデータライン110、ソース及びドレイン電極108、109上にバンク絶縁膜112、有機半導体層114、有機保護膜116が形成される。
そして、本発明の第2実施例による有機薄膜トランジスタ基板の製造方法を図25乃至図32を通じて具体的に説明する。
図25乃至図32に示された有機薄膜トランジスタ基板の製造方法は図7乃至図24に示された有機薄膜トランジスタ基板の製造方法と対比してゲート絶縁膜206にコンタクトホール230が形成されることを除いては同一の製造方法である。それにより、同一の製造方法に対する詳細な説明は簡略に説明する。
図25及び図26は本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちゲート金属パターンの製造方法を説明するための平面図及び断面図である。
図25乃至図26に示されたように、第1マスク工程で基板201上に第1導電層202と第2導電層204が積層されたゲートライン200、ゲート電極203及び画素電極218を含むゲート金属パターンが形成される。具体的に、スパッタリングなどの蒸着を通じて第1導電層202と第2導電層204が蒸着され、フォトリソグラフィ工程とエッチング工程によってゲート金属パターンが形成される。
図27及び図28は本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちゲート絶縁膜の製造方法を説明するための平面図及び断面図である。
図27及び図28に示されたように第2マスク工程でゲート金属パターンが形成された基板201上にゲート絶縁膜206が形成される。具体的に、ゲート金属パターンが形成された基板201上にPECVDなどの蒸着方法を通じて例えば、窒化シリコンなどからなった無機ゲート絶縁膜が形成される。または、ゲート金属パターンが形成された基板201上にスピンコーティングなどのコーティング方法を通じて例えばポリビニルピロリドン(PVP)などからなった有機ゲート絶縁膜が形成される。そして、ゲート絶縁膜206は画素電極218上に形成される。それにより、ドレイン電極をエッチングするとき画素電極218がエッチングされることを防止することができる。また、ゲート絶縁膜206は画素電極218がドレイン電極209と接続するためにコンタクトホール230を含む。
図29及び図30は本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちデータライン、ソース及びドレイン電極の製造方法を説明するための平面図及び断面図である。
図29及び図30に示されたように、第3マスク工程でゲート絶縁幕206上に第3導電層205及び第4導電層207が積層されたデータライン210、第3導電層205で形成されたソース及びドレイン電極208、209が形成される。具体的に、ゲート絶縁膜206上にスパッタリングなどの蒸着を通じて第3導電層205と第4導電層207が蒸着されフォトリソグラフィ工程とエッチング工程によってデータライン210、ソース及びドレイン電極208、209が形成される。
図31及び図32は本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちバンク絶縁膜、有機半導体層、保護層の製造方法を説明するための平面図及び断面図である。
図31及び図32に示されたように、第4マスク工程でソース及びドレイン電極208、209、データライン210、画素電極218を含む基板201上にバンク絶縁膜212、有機半導体層214、有機保護膜216が形成される。具体的に、ソース及びドレイン電極208、209、データライン210、画素電極218を含む基板201上に有機絶縁物質が形成され、以後フォトリソグラフィ工程とエッチング工程を経てソース及びドレイン電極208、209を露出させるホール213が形成される。ホール213内にインクジェット噴射装置で有機半導体を塗布して有機半導体層214が形成され、有機半導体層214上に有機保護膜216が形成される。
上述したように、本発明による有機薄膜トランジスタ基板及びその製造方法は、画素電極をゲートライン及びゲート電極と同一の平面上に形成する。それにより、有機薄膜トランジスタ基板を製作するときマスクを少なく使用することができ製作費用が節減され製作時間も減少し化学露出及びプラズマ露出に対して安定的である。また、このような有機薄膜トランジスタ基板は有機薄膜トランジスタのターンオン動作を容易に制御することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明は、薄膜トランジスタを容易に製造することができるため、例えば薄膜トランジスタを用いた液晶表示装置など各種装置に利用することができる。
本発明の第1実施例による有機薄膜トランジスタ基板の平面図である。 本発明の第1実施例による有機薄膜トランジスタ基板の断面図である。 有機絶縁膜をゲート絶縁膜として使用した有機薄膜トランジスタの特性を比較するためのグラフである。 無機絶縁膜をゲート絶縁膜として使用した有機薄膜トランジスタの特性を比較するためのグラフである。 本発明の第2実施例による有機薄膜トランジスタ基板の平面図である。 本発明の第2実施例による有機薄膜トランジスタ基板の断面図である。 本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちゲート金属パターンの製造方法を説明するための平面図である。 本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちゲート金属パターンの製造方法を説明するための断面図である。 本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちゲート絶縁膜の製造方法を説明するための平面図である。 本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちゲート絶縁膜の製造方法を説明するための断面図である。 本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちデータライン、ソース及びドレイン電極の製造段階を経た平面図である。 本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちデータライン、ソース及びドレイン電極の製造段階を経た断面図である。 図11及び図12に示された有機薄膜トランジスタ基板のデータライン、ソース及びドレイン電極製造方法を詳細に説明するための断面図である。 図11及び図12に示された有機薄膜トランジスタ基板のデータライン、ソース及びドレイン電極製造方法を詳細に説明するための断面図である。 図11及び図12に示された有機薄膜トランジスタ基板のデータライン、ソース及びドレイン電極製造方法を詳細に説明するための断面図である。 図11及び図12に示された有機薄膜トランジスタ基板のデータライン、ソース及びドレイン電極製造方法を詳細に説明するための断面図である。 図11及び図12に示された有機薄膜トランジスタ基板のデータライン、ソース及びドレイン電極製造方法を詳細に説明するための断面図である。 図11及び図12に示された有機薄膜トランジスタ基板のデータライン、ソース及びドレイン電極製造方法を詳細に説明するための断面図である。 本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちバンク絶縁膜、有機半導体層、保護層の製造段階を経た平面図である。 本発明の第1実施例による有機薄膜トランジスタ基板の製造方法のうちバンク絶縁膜、有機半導体層、保護層の製造段階を経た断面図である。 図19、20に示された有機薄膜トランジスタ基板のバンク絶縁膜、有機半導体層、保護層の製造方法を詳細に説明するための断面図である。 図19、20に示された有機薄膜トランジスタ基板のバンク絶縁膜、有機半導体層、保護層の製造方法を詳細に説明するための断面図である。 図19、20に示された有機薄膜トランジスタ基板のバンク絶縁膜、有機半導体層、保護層の製造方法を詳細に説明するための断面図である。 図19、20に示された有機薄膜トランジスタ基板のバンク絶縁膜、有機半導体層、保護層の製造方法を詳細に説明するための断面図である。 本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちゲート金属パターンの製造方法を説明するための平面図である。 本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちゲート金属パターンの製造方法を説明するための断面図である。 本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちゲート絶縁膜の製造方法を説明するための平面図である。 本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちゲート絶縁膜の製造方法を説明するための断面図である。 本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちデータライン、ソース及びドレイン電極の製造方法を説明するための平面図である。 本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちデータライン、ソース及びドレイン電極の製造方法を説明するための断面図である。 本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちバンク絶縁膜、有機半導体層、保護層の製造方法を説明するための平面図である。 本発明の第2実施例による有機薄膜トランジスタ基板の製造方法のうちバンク絶縁膜、有機半導体層、保護層の製造方法を説明するための断面図である。
符号の説明
100、200 ゲートライン
101、201 基板
103、203 ゲート電極
106,206 ゲート絶縁膜
108、208 ソース電極
109、209 ドレイン電極
110、210 データライン
112、212 バンク絶縁膜
114、214 有機半導体層
116、216 有機保護層
118、218 画素電極
140、150 マスク
160、260 有機薄膜トランジスタ
230 コンタクトホール

Claims (20)

  1. 基板上に形成されるゲートラインと、
    前記ゲートラインと同一の平面上に形成される画素電極と、
    前記ゲートラインと絶縁され形成されるデータラインと、
    前記ゲートラインと接続するゲート電極、前記ゲートラインと絶縁され前記データラインと接続するソース電極、前記ゲート電極と絶縁され前記画素電極と接続するドレイン電極、前記ソース及びドレイン電極と接触する有機半導体層を含む有機薄膜トランジスタと、
    前記ゲートライン及び前記ゲート電極上に形成されるゲート絶縁膜と、
    を含むことを特徴とする有機薄膜トランジスタ基板。
  2. 前記ゲートライン及びゲート電極は、第1導電層と第2導電層で積層された複層構造に形成されることを特徴とする請求項1記載の有機薄膜トランジスタ基板。
  3. 前記第1導電層は、透明導電層からなり、前記第2導電層は不透明金属からなることを特徴とする請求項2記載の有機薄膜トランジスタ基板。
  4. 前記画素電極は、前記ゲートラインと同一の材質から形成されることを特徴とする請求項3記載の有機薄膜トランジスタ基板。
  5. 前記ゲート絶縁膜は、前記有機薄膜トランジスタのドレイン電極と重畳される前記画素電極上に形成されることを特徴とする請求項1記載の有機薄膜トランジスタ基板。
  6. 前記画素電極及びドレイン電極は、前記ゲート絶縁膜に形成されるコンタクトホールを通じて接触されることを特徴とする請求項5記載の有機薄膜トランジスタ基板。
  7. 前記ゲート絶縁膜は、無機物質からなることを特徴とする請求項1記載の有機薄膜トランジスタ基板。
  8. 前記ゲート絶縁膜は、窒化シリコン(SiNx)からなることを特徴とする請求項7記載の有機薄膜トランジスタ基板。
  9. 前記ゲート絶縁膜は、有機物質からなることを特徴とする請求項1記載の有機薄膜トランジスタ基板。
  10. 前記データラインは、透明導電層を含んで二重以上の複層構造に形成されることを特徴とする請求項1記載の有機薄膜トランジスタ基板。
  11. 前記データラインは、
    透明導電層からなる第3導電層と、
    前記第3導電層上に形成され不透明な金属からなる第4導電層を含むことを特徴とする請求項10記載の有機薄膜トランジスタ基板。
  12. 前記有機薄膜トランジスタのソース及びドレイン電極は、前記データラインの第3導電層と同一の材質から形成されることを特徴とする請求項11記載の有機薄膜トランジスタ基板。
  13. 前記ゲート絶縁膜は、ポリビニルピロリドンPVP、ポリビニルアセテートPVA、フェノール系高分子、アクリル系高分子、イミド系高分子、アリルエーテル系高分子、アミド系高分子、フッ素系高分子、ビニルアルコール系高分子を含むグループのうち選択された前記有機物質から形成されることを特徴とする請求項11記載の有機薄膜トランジスタ基板。
  14. 基板上にゲートライン、ゲート電極及び画素電極を形成する段階と、
    前記ゲートライン及びゲート電極上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の一部上にデータライン、前記データラインと接続するソース電極及び前記画素電極と接続するドレイン電極を形成する段階と、
    前記ソース電極とドレイン電極との間に有機半導体層を形成する段階と、
    を含むことを特徴とする有機薄膜トランジスタ基板の製造方法。
  15. 前記ゲートライン及びゲート電極を形成する段階は、前記基板上に第1導電層と第2導電層で積層された複層構造のゲートライン及びゲート電極を形成する段階を含むことを特徴とする請求項14記載の有機薄膜トランジスタ基板の製造方法。
  16. 前記ゲート絶縁膜を形成する段階は、
    無機物質からなるゲート絶縁膜を形成する段階を含むことを特徴とする請求項15記載の有機薄膜トランジスタ基板の製造方法。
  17. 前記ゲート絶縁膜を形成する段階は、窒化シリコンからなるゲート絶縁膜を形成する段階を含むことを特徴とする請求項16記載の有機薄膜トランジスタ基板の製造方法。
  18. 前記ゲート絶縁膜を形成する段階は、有機物質からなるゲート絶縁膜を形成する段階を含むことを特徴とする請求項14記載の有機薄膜トランジスタ基板の製造方法。
  19. 前記ゲート絶縁膜を形成する段階は、前記画素電極上にコンタクトホールを含むゲート絶縁膜を形成する段階をさらに含むことを特徴とする請求項14記載の有機薄膜トランジスタ基板の製造方法。
  20. 前記有機半導体層を形成する前に内部に前記有機半導体層が充てんされるホールを備えたバンク絶縁膜を形成する段階と、
    前記有機半導体層が形成されたホール内に有機保護膜を形成する段階と、をさらに含むことを特徴とする請求項14記載の有機薄膜トランジスタ基板の製造方法。
JP2007182465A 2006-07-12 2007-07-11 有機薄膜トランジスタ基板とその製造方法 Pending JP2008022008A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060065343A KR20080006316A (ko) 2006-07-12 2006-07-12 유기 박막 트랜지스터와 그의 제조 방법

Publications (2)

Publication Number Publication Date
JP2008022008A true JP2008022008A (ja) 2008-01-31
JP2008022008A5 JP2008022008A5 (ja) 2010-08-26

Family

ID=38668787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007182465A Pending JP2008022008A (ja) 2006-07-12 2007-07-11 有機薄膜トランジスタ基板とその製造方法

Country Status (6)

Country Link
US (1) US7858971B2 (ja)
EP (1) EP1879233A1 (ja)
JP (1) JP2008022008A (ja)
KR (1) KR20080006316A (ja)
CN (1) CN101114667A (ja)
TW (1) TW200814386A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080896A (ja) * 2008-09-29 2010-04-08 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法並びに画像表示装置
US8191936B2 (en) 2008-11-12 2012-06-05 Cole Kepro International, Llc Gaming machine door latch
US8916863B2 (en) 2011-09-26 2014-12-23 Panasonic Corporation Organic thin-film transistor and method of manufacturing organic thin-film transistor
US9093327B2 (en) 2011-08-03 2015-07-28 Panasonic Corporation Display panel device and method of manufacturing display panel device
JP2016086182A (ja) * 2009-11-13 2016-05-19 株式会社半導体エネルギー研究所 半導体装置
JP2016103660A (ja) * 2008-05-16 2016-06-02 株式会社半導体エネルギー研究所 半導体装置
JP2020154174A (ja) * 2019-03-20 2020-09-24 スタンレー電気株式会社 液晶表示素子

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427707B1 (ko) * 2008-02-21 2014-08-11 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그의 제조 방법
KR100923423B1 (ko) * 2008-03-28 2009-10-27 전자부품연구원 유기 박막 트랜지스터 및 그의 제조 방법
US9299941B2 (en) 2011-01-13 2016-03-29 Samsung Electronics Co., Ltd. Organic semiconductor device and method of manufacturing the same
US8766244B2 (en) * 2012-07-27 2014-07-01 Creator Technology B.V. Pixel control structure, array, backplane, display, and method of manufacturing
US20160216584A1 (en) * 2015-01-26 2016-07-28 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
TWI647870B (zh) * 2017-11-29 2019-01-11 友達光電股份有限公司 有機薄膜電晶體及畫素結構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461486C (zh) * 1999-06-21 2009-02-11 剑桥企业有限公司 用于有机薄膜晶体管的取向聚合物
JP2002215065A (ja) * 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
KR100925460B1 (ko) 2002-12-05 2009-11-06 삼성전자주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR100973811B1 (ko) 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
KR100583252B1 (ko) * 2003-12-29 2006-05-24 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100736008B1 (ko) * 2004-06-07 2007-07-06 가시오게산키 가부시키가이샤 표시장치 및 그 제조방법
JP4672319B2 (ja) 2004-09-22 2011-04-20 株式会社東芝 有機半導体装置およびその製造方法
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR100603836B1 (ko) 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054283A (ja) * 2008-05-16 2019-04-04 株式会社半導体エネルギー研究所 半導体装置
US11646322B2 (en) 2008-05-16 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having conductive oxide electrode layers in direct contact with oxide semiconductor layer
US11133332B2 (en) 2008-05-16 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US10580797B2 (en) 2008-05-16 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2016103660A (ja) * 2008-05-16 2016-06-02 株式会社半導体エネルギー研究所 半導体装置
JP2017073564A (ja) * 2008-05-16 2017-04-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018072836A (ja) * 2008-05-16 2018-05-10 株式会社半導体エネルギー研究所 半導体装置
JP2010080896A (ja) * 2008-09-29 2010-04-08 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法並びに画像表示装置
US8191936B2 (en) 2008-11-12 2012-06-05 Cole Kepro International, Llc Gaming machine door latch
US10056494B2 (en) 2009-11-13 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10516055B2 (en) 2009-11-13 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016086182A (ja) * 2009-11-13 2016-05-19 株式会社半導体エネルギー研究所 半導体装置
US10944010B2 (en) 2009-11-13 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11456385B2 (en) 2009-11-13 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11955557B2 (en) 2009-11-13 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9093327B2 (en) 2011-08-03 2015-07-28 Panasonic Corporation Display panel device and method of manufacturing display panel device
US8916863B2 (en) 2011-09-26 2014-12-23 Panasonic Corporation Organic thin-film transistor and method of manufacturing organic thin-film transistor
JP2020154174A (ja) * 2019-03-20 2020-09-24 スタンレー電気株式会社 液晶表示素子

Also Published As

Publication number Publication date
EP1879233A1 (en) 2008-01-16
TW200814386A (en) 2008-03-16
US7858971B2 (en) 2010-12-28
KR20080006316A (ko) 2008-01-16
CN101114667A (zh) 2008-01-30
US20080012024A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP2008022008A (ja) 有機薄膜トランジスタ基板とその製造方法
KR101328628B1 (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
JP4988322B2 (ja) 表示装置とその製造方法
KR101244898B1 (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
JP4675871B2 (ja) 表示装置とその製造方法
KR101198907B1 (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
US7727797B2 (en) Method for manufacturing organic thin film transistor substrate
US7384814B2 (en) Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern
JP2010251574A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
US8013326B2 (en) Organic thin film transistor substrate and method of manufacture
US8785264B2 (en) Organic TFT array substrate and manufacture method thereof
KR101427707B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법
KR101302636B1 (ko) 유기 박막 트랜지스터 기판 및 이의 제조 방법
KR101265217B1 (ko) 유기 박막트랜지스터 기판 및 그 제조방법
KR20080011826A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법
KR20080041448A (ko) 유기 박막 트랜지스터 기판의 제조 방법
KR100670350B1 (ko) 유기 박막 트랜지스터의 제조방법
KR20090124546A (ko) 유기 박막 트랜지스터 기판의 제조 방법
KR20080006315A (ko) 전기 영동 장치 및 그의 제조 방법
KR20080040158A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100712

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20111206