KR100923423B1 - 유기 박막 트랜지스터 및 그의 제조 방법 - Google Patents

유기 박막 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR100923423B1
KR100923423B1 KR1020080028737A KR20080028737A KR100923423B1 KR 100923423 B1 KR100923423 B1 KR 100923423B1 KR 1020080028737 A KR1020080028737 A KR 1020080028737A KR 20080028737 A KR20080028737 A KR 20080028737A KR 100923423 B1 KR100923423 B1 KR 100923423B1
Authority
KR
South Korea
Prior art keywords
forming
layer
organic
organic semiconductor
film
Prior art date
Application number
KR1020080028737A
Other languages
English (en)
Other versions
KR20090103249A (ko
Inventor
김영훈
김원근
한정인
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080028737A priority Critical patent/KR100923423B1/ko
Publication of KR20090103249A publication Critical patent/KR20090103249A/ko
Application granted granted Critical
Publication of KR100923423B1 publication Critical patent/KR100923423B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 박막 트랜지스터 및 그의 제조 방법에 관한 것으로, 보호막을 유기 반도체를 형성하기 전에 미리 형성시키고, 이후에 유기 반도체를 채워 넣는 방법을 사용함으로써, 종래의 유기 반도체 상부에 보호막을 증착 또는 경화 공정으로 인가된 열에 의해 유기 반도체 특성이 저하되는 것을 방지할 수 있어, 유기박막 트랜지스터의 신뢰성 특성을 높일 수 있는 장점이 있게 된다.
그리고, 본 발명은 보호막을 우수한 불순물 차단 특성을 가진 무기물로 대체함으로써 보다 용이하게 유기박막 트랜지스터의 신뢰성을 향상시킬 수 있게 된다.
유기, 트랜지스터, 희생층, 주입, 공간

Description

유기 박막 트랜지스터 및 그의 제조 방법{ Organic thin film transistor and method for manufacturing the same }
본 발명은 신뢰성을 향상시킬 수 있는 유기 박막 트랜지스터 및 그의 제조 방법에 관한 것이다.
최근, 유연하고 구부릴 수 있고 깨지지 않는 플렉서블 디스플레이에 대한 관심이 고조되면서, 플렉서블 디스플레이에 적합한 스위칭 소자의 개발이 더욱 중요해지고 있다.
액정 디스플레이에 주로 사용되는 비정질 실리콘(Amorphous Si) 박막 트랜지스터(Thin-Film Transistor, TFT)의 경우 구성 물질이 모두 무기물이기 때문에 구부리거나 휘어질 경우 인가된 기계적 스트레스로 인하여 크랙이 발생하여 기존의 특성을 잃어버리게 된다.
근래에, 실리콘 기반의 박막 트랜지스터 대신 유기 반도체를 활용한 유기박막 트랜지스터(Organic Thin-Film Transistor, OTFT)가 따라서 많은 관심을 받고 있다.
유기박막 트랜지스터는 대부분의 구성 물질이 유기물로 이루어져 있기 때문에 구부리거나 휘어도 크랙이 발생하거나 깨질 가능성이 매우 적다.
그러므로, 향후 플렉서블 디스플레이에 있어서 대부분의 스위칭 소자는 유기 박막 트랜지스터로 구성될 것으로 예측되고 있다.
하지만 유기박막 트랜지스터의 가장 큰 단점은 대기 중에 존재하는 수분이나 산소 등의 가스에 매우 민감하다는 것이다.
수분이나 산소 가스가 유기박막 트랜지스터의 유기 반도체나 유기 절연막에 침투할 경우 흡착, 산화 등의 과정을 통해 유기박막 트랜지스터 본래의 전기적 특성을 변화시키게 되어 결과적으로 소자의 파손으로 이어지게 된다.
이와 같이, 유기박막 트랜지스터의 전기적 특성에 심각한 영향을 미치는 가스의 침투 방지를 위하여 보호막 또는 패시베이션막을 제작이 완성된 유기박막 트랜지스터 소자 상부에 형성시켜는 방법이 많이 연구가 되고 있다.
이러한, 보호막으로는 유기물이 주로 사용되는데 그 이유는 유기 반도체층 상부에 만약 무기물을 형성할 경우 무기물이 진공 증착 과정에서 유기 반도체층으로 상당 부분 침투하거나 유기 반도체 내부의 결합을 파괴시켜 유기박막 트랜지스터의 특성을 저하시키기 때문이다.
최근에는 유기 반도체층 상부에 폴리비닐알콜(Polyvinylalchol, PVA)와 같은 물에 녹는 고분자 물질을 덮고, 이후 무기물을 폴리비닐알콜 상부에 덮어 불순물 차단 특성을 향상시키는 방법도 제시되고 있다.
하지만, 이 경우에도 유기 반도체층 상부에 덮는 물질은 유기물로 한정될 뿐만 아니라 그 물질도 물에 녹는 물질들로 극히 제한이 되어 있어 특성 향상에 어려움이 뒤따르게 된다.
도 1은 종래 기술에 따른 단층 유기물 보호막을 구비한 유기 박막 트랜지스터의 개략적인 단면도로서, 기판(10) 상부에 버퍼층(20)을 형성하고, 상기 버퍼층(20) 상부에 게이트 전극(30)을 형성하고, 상기 게이트 전극(30)을 감싸며 상기 버퍼층(20) 상부에 게이트 절연막(40)을 형성하고, 상기 게이트 절연막(40) 상부에 드레인 전극(51) 및 소스 전극(52)을 형성하고, 상기 드레인 전극(51) 및 소스 전극(52) 사이에 유기 반도체층(60)을 형성하고, 상기 드레인 전극(51), 소스 전극(52)과 유기 반도체층(60)을 감싸며 유기물 보호막(70)을 형성한다.
이러한, 유기 박막 트랜지스터는 단층의 유기물 보호막(70)을 스핀 코팅 등의 방법으로 형성한다.
여기서, 상기 유기물 보호막(70)은 폴리비닐알콜(Polyvinylalchol, PVA)와 같은 물에 녹는 고분자 물질로 형성한다.
이렇게, 상기 폴리비닐알콜을 유기물 보호막으로 사용하는 이유는 상기 폴리비닐알콜이 물에 잘 녹는 물질이기 때문이다.
이외에도 보호막으로 파릴렌(Parylene)을 사용할 수 있는데, 파릴렌은 상온에서 쉽게 진공 증착할 수 있어 유기 반도체에 큰 손상을 입히지 않고 보호막을 형성할 수 있다.
도 2는 종래 기술에 따른 다층 유기물 보호막을 구비한 유기 박막 트랜지스터의 개략적인 단면도로서, 이 유기 박막 트랜지스터는 유기물 보호막이 다층으로 형성된 것이다.
즉, 도 2에 도시된 바와 같이, 드레인 전극(51), 소스 전극(52)과 유기 반도체층(60)을 감싸는 제 1 유기물 보호막(81)이 형성되어 있고, 상기 제 1 유기물 보호막(81) 상부에 제 2 유기물 보호막(82)이 형성되어 있다.
이러한, 다층 유기물 보호막의 가장 큰 단점은 높은 가스 투과도이다.
즉, 수분이나 산소 등의 가스가 통과하는 정도가 무기물에 비해 상당히 높아 가스 등 불순물의 차단 특성이 낮다.
이뿐만 아니라 보호막으로 코팅된 유기물을 증착하거나 경화시킬 때 발생할 수 있는 열 등으로 인해 유기 반도체의 특성이 저하되는 문제점이 있다.
본 발명은 유기 반도체의 특성이 저하되는 과제를 해결하는 것이다.
본 발명의 바람직한 양태(樣態)는,
기판과;
상기 기판 상부에 형성된 버퍼층과;
상기 버퍼층 상부에 형성된 게이트 전극과;
상기 게이트 전극을 감싸며 상기 버퍼층 상부에 형성된 게이트 절연막과;
상기 게이트 절연막 상부에 공간을 사이에 두고 상호 이격된 드레인 전극 및 소스 전극과;
상기 제 1 공간 및 상기 드레인 전극과 소스 전극 각각의 일부에 형성된 유기 반도체층과;
적어도 하나 이상의 유기 반도체층 영역을 노출시키고, 상기 드레인 및 소스 전극과 상기 희생층을 감싸며 상기 게이트 절연막 상부에 형성된 제 1 보호막과; 상기 유기 반도체를 감싸며 상기 제 1 보호막 상부에 형성된 제 2 보호막으로 구성된 유기 박막 트랜지스터가 제공된다.
본 발명의 바람직한 다른 양태(樣態)는,
기판 상부에 게이트 전극을 형성하는 단계와;
상기 게이트 전극을 감싸며 상기 기판 상부에 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 상부에 제 1 공간을 사이에 두고 상호 이격된 드레인 전극 및 소스 전극을 형성하는 단계와;
상기 제 1 공간 및 상기 드레인 전극 및 소스 전극 각각의 일부에 희생층을 형성하는 단계와;
상기 희생층의 적어도 하나 이상의 영역을 노출시키고, 상기 드레인 및 소스 전극과 상기 희생층을 감싸며 상기 게이트 절연막 상부에 제 1 보호막을 형성하는 단계와;
상기 노출된 희생층 영역을 통해 상기 희생층을 식각하여 제 2 공간을 형성하는 단계와;
상기 제 2 공간에 유기 반도체를 채우는 단계와;
상기 유기 반도체를 감싸며 상기 제 1 보호막 상부에 제 2 보호막을 형성하는 단계로 구성된 유기 박막 트랜지스터의 제조 방법이 제공된다.
본 발명은 보호막을 유기 반도체를 형성하기 전에 미리 형성시키고, 이후에 유기 반도체를 채워 넣는 방법을 사용함으로써, 종래의 유기 반도체 상부에 보호막을 증착 또는 경화 공정으로 인가된 열에 의해 유기 반도체 특성이 저하되는 것을 방지할 수 있어, 유기박막 트랜지스터의 신뢰성 특성을 높일 수 있는 효과가 있다.
또한, 본 발명은 보호막을 우수한 불순물 차단 특성을 가진 무기물로 대체함으로써 보다 용이하게 유기박막 트랜지스터의 신뢰성을 향상시킬 수 있 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명에 따른 유기 박막 트랜지스터의 개략적인 단면도로서, 기판(100)과; 상기 기판(100) 상부에 형성된 게이트 전극(110)과; 상기 게이트 전극(110)을 감싸며 상기 기판(100) 상부에 형성된 게이트 절연막(120)과; 상기 게이트 절연막(120) 상부에 공간(133)을 사이에 두고 상호 이격된 드레인 전극(131) 및 소스 전극(132)과; 상기 공간(133) 및 상기 드레인 전극(131) 및 소스 전극(132) 각각의 일부에 형성된 유기 반도체층(161)과; 적어도 하나 이상의 유기 반도체층(161) 영역을 노출시키고, 상기 드레인 및 소스 전극(131,132)과 상기 희생층(140)을 감싸며 상기 게이트 절연막(120) 상부에 형성된 제 1 보호막(150)과; 상기 유기 반도체(160)를 감싸며 상기 제 1 보호막(150) 상부에 형성된 제 2 보호막(170)으로 구성된다.
여기서, 상기 기판(100) 상부에 버퍼층(210)이 형성되어 있고, 상기 버퍼층(210) 상부에 게이트 전극(110)이 형성되어 있고, 상기 게이트 전극(110)을 감싸며 상기 버퍼층(210) 상부에 게이트 절연막(120)이 형성되어 있는 구조로 구현할 수 있다.
상기 제 1 보호막(150)은 무기물로 형성하고, 상기 제 2 보호막(170)은 유기물 또는 무기물로 형성되어 있는 것이 바람직하다.
그리고, 상기 제 1 보호막(150)의 물질은 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막, 실리콘 옥시나이트라이드(SiON; Silicon oxynitride) 등의 산화막 및 질화막 계열 등이 사용될 수 있으며, 이에 한정하지 않는다.
또, 상기 제 2 보호막(170) 물질은 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막, 실리콘 옥시나이트라이드(SiON; Silicon oxynitride) 등의 산화막 및 질화막 계열, 폴리비닐알콜(Polyvinylalchol, PVA), PVP(Polyvinyl pyrrolidone), BCB(Benzo Cyclo Butene), 폴리이미드 등의 유기물이 사용될 수 있으나, 이에 한정하지 않는다.
도 4a 내지 4f는 본 발명에 따른 유기 박막 트랜지스터의 제조 방법을 설명하기 위한 개략적인 단면도로서, 먼저, 기판(100) 상부에 게이트 전극(110)을 형성하고, 상기 게이트 전극(110)을 감싸며 상기 기판(100) 상부에 게이트 절연막(120)을 형성하고, 상기 게이트 절연막(120) 상부에 제 1 공간(135)을 사이에 두고 상호 이격된 드레인 전극(131) 및 소스 전극(132)을 형성한다.(도 4a)
즉, 상기 게이트 절연막(120) 상부에 상기 드레인 전극(131) 및 소스 전극(132)을 상호 이격시켜 형성하면, 상기 드레인 전극(131) 및 소스 전극(132) 제 1 공간(135)이 형성된다.
그리고, 상기 드레인 전극(131) 및 소스 전극(132)은 상기 게이트 절연막(120) 상부에 전극을 형성하고 패터닝하여 형성하는 것이다.
또, 상기 드레인 전극(131) 및 소스 전극(132)과 게이트 절연막(120)은 스퍼터링, 전자빔 증착, 펄스 레이저 증착, 화학기상 증착, 잉크젯 프린팅, 스크린 프린팅, 스핀 코팅, 딥 코팅, 롤 코팅 등의 방법을 사용할 수 있다.
한편, 상기 게이트 전극(110) 물질로는 금, 은, 크롬, 탄탈륨, 티타늄, 구 리, 알루미늄, 몰리브데늄, 텅스텐, 니켈, 팔라듐, 백금 등의 금속 외에 ITO (Indium Tin Oxide), IZO(indium zinc oxide) 등의 금속 산화물, 전도성 고분자, CNT(Carbon nanotube) 등을 사용할 수 있으며, 이에 한정되지는 않는다.
그리고, 상기 게이트 절연막(120)의 물질은 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막 등의 산화막과 폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 폴리이미드(Polyimide) 등의 유기물, 또는 산화막과 유기물의 혼합 물질 등을 사용할 수 있으며, 이에 한정하지는 않는다.
또, 상기 드레인 전극(131) 및 소스 전극(132) 물질은 금, 은, 크롬, 칼슘, 바륨, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브데늄, 텅스텐, 니켈, 팔라듐, 백금 등의 금속 외에 ITO(indium tin oxide), IZO(indium zinc oxide) 등의 금속 산화물, 전도성 고분자, CNT(Carbon nanotube) 등이 사용되며, 이에 한정하지 않는다.
다음, 상기 제 1 공간(135) 및 상기 드레인 전극(131) 및 소스 전극(132) 각각의 일부에 희생층(140)을 형성한다.(도 4b)
이때, 상기 제 1 공간(135)에는 상기 게이트 절연막(120)이 노출되어 있으므로, 상기 노출된 게이트 절연막(120)에 희생층(140)을 형성하는 것이다.
그리고, 상기 희생층(140)의 물질은 금, 은, 크롬, 칼슘, 바륨, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브데늄, 텅스텐, 니켈, 팔라듐, 백금 등의 금속 외에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 금속 산화물, 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막 등의 산화막으로 사용하고, 이러한 물질로 한정하지 않는다.
다만, 상기 희생층(140)이 식각될 때, 소스 전극 및 드레인 전극이 손상되지 않도록 소스 전극 및 드레인 전극과는 상이한 물질을 사용해야 한다.
이어서, 상기 희생층(140)의 적어도 하나 이상의 영역을 노출시키고, 상기 드레인 및 소스 전극(131,132)과 상기 희생층(140)을 감싸며 상기 게이트 절연막(120) 상부에 제 1 보호막(150)을 형성한다.(도 4c)
여기서, 상기 노출된 희생층(140) 영역은 후 공정에서, 희생층의 식각 및 차후 유기 반도체의 주입구로 사용된다.
그리고, 상기 제 1 보호막(150)은 상기 희생층(140) 식각시 상기 제 1 보호막(150)이 손상되지 않도록 상기 희생층(140)과 서로 다른 물질을 사용해야 한다.
계속하여, 상기 노출된 희생층(140) 영역을 통해 상기 희생층(140)을 식각하여 제 2 공간(141)을 형성한다.(도 4d)
이때, 상기 희생층(140)은 습식 식각으로 제거한다.
여기서, 상기 노출된 희생층(140) 영역은 두 영역 이상인 것이 더 바람직하다.
즉, 노출된 희생층(140) 영역이 하나이면, 상기 희생층(140)을 식각하는데 시간이 오래 소모될 뿐만 아니라, 후술된 바와 같이, 유기 반도체를 주입할 때 내부에 있는 공기 때문에 유기 반도체가 제대로 주입되기가 어렵다.
그러므로, 상기 노출된 희생층(140) 영역은 두 영역 이상이어야 유기 반도체가 쉽게 제 2 공간(141)으로 주입될 수 있는 것이다.
그 후, 상기 제 2 공간(141)에 유기 반도체(160)를 채운다.(도 4e)
상기 유기 반도체로 사용할 수 있는 반도체 물질로는 펜타센(Pentacene) 계열, 폴리싸이오펜(Polythiophene) 계열, 테트라센(Tetracene) 계열 등의 유기물질을 이용할 수 있으나, 이에 한정되지 않는다.
연이어, 상기 유기 반도체(160)를 감싸며 상기 제 1 보호막(150) 상부에 제 2 보호막(170)을 형성한다.(도 4f)
여기서, 상기 제 2 보호막(170)은 적어도 둘 이상의 보호막이 적층된 적층 구조로도 형성할 수 있다.
도 5는 본 발명에 따른 유기 박막 트랜지스터의 개략적인 단면도로서, 기판(100) 상부에 버퍼층(210)을 형성하고, 이 버퍼층(210) 상부에 게이트 전극(110)을 형성하고, 상기 게이트 전극(110)을 감싸며 상기 버퍼층(210) 상부에 게이트 절연막(120)을 형성한다.
이때, 상기 버퍼층(210) 상부에 게이트 전극(110)과 게이트 절연막(120)을 형성하는 것이므로, 상기 기판(100)은 다양한 물질된 기판으로 사용할 수 있다.
즉, 상기 기판(100)의 물질은 유리, 석영, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트(Polyethyleneterephthal ate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 및 폴리에테르설폰(Polyethersulfone), 종이, 스테인리스 스틸(Stainless Steel) 중 하나인 것이 바람직하고, 이의 물질로만 한정하는 것은 아니다.
도 6은 본 발명에 따른 유기 박막 트랜지스터의 일부의 구성을 설명하기 위한 개략적인 평면도로서, 드레인 전극(131) 및 소스 전극(132) 사이에 유기 반도체층(160)이 형성되어 있고, 상기 유기 반도체층(160)은 상기 드레인 전극(131) 및 소스 전극(132) 각각의 일부에도 형성되어 있다.
그리고, 상기 드레인 및 소스 전극(131,132)과 상기 유기 반도체층(160)을 감싸며 제 1 보호막(150)이 형성되어 있는데, 적어도 하나 이상의 유기 반도체층(161) 영역이 상기 제 1 보호막(150)으로부터 노출된다.
즉, 도 6에는, 하나의 유기 반도체층(161) 영역(170)이 노출되어 있다.
그러므로, 상기 노출된 유기 반도체층(161) 영역(171)으로 전술된 바와 같이, 유기 반도체가 주입되어, 유기 반도체층(161)이 형성되는 것이다.
그리고, 유기 반도체가 주입을 원활하게 하기 위해, 노출된 유기 반도체층(161) 영역(170)에 인접된 영역(도 6의 체크 영역)에 제 1 보호막(150)을 형성하지 않을 수 있다.
상술된 바와 같이, 본 발명은 보호막을 유기 반도체를 형성하기 전에 미리 형성시키고, 이후에 유기 반도체를 채워 넣는 방법을 사용함으로써, 종래의 유기 반도체 상부에 보호막을 증착 또는 경화 공정으로 인가된 열에 의해 유기 반도체 특성이 저하되는 것을 방지할 수 있어, 유기박막 트랜지스터의 신뢰성 특성을 높일 수 있는 장점이 있게 된다.
그러므로, 본 발명은 신뢰성이 매우 우수한 전기적 특성을 확보할 수 있는 유기박막 트랜지스터를 이용하여 액정 디스플레이, 유기 전계 발광 디스플레이, 전자종이, RF-ID, 센서 등 높은 신뢰성을 요구하는 제품에 용이하게 사용될 수 있는 것이다.
또한, 본 발명은 보호막을 우수한 불순물 차단 특성을 가진 무기물로 대체함으로써 보다 용이하게 유기박막 트랜지스터의 신뢰성을 향상시킬 수 있는 장점이 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1은 종래 기술에 따른 단층 유기물 보호막을 구비한 유기 박막 트랜지스터의 개략적인 단면도
도 2는 종래 기술에 따른 다층 유기물 보호막을 구비한 유기 박막 트랜지스터의 개략적인 단면도
도 3은 본 발명에 따른 유기 박막 트랜지스터의 개략적인 단면도
도 4a 내지 4f는 본 발명에 따른 유기 박막 트랜지스터의 제조 방법을 설명하기 위한 개략적인 단면도
도 5는 본 발명에 따른 유기 박막 트랜지스터의 개략적인 단면도
도 6은 본 발명에 따른 유기 박막 트랜지스터의 일부의 구성을 설명하기 위한 개략적인 평면도

Claims (5)

  1. 삭제
  2. 기판 상부에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극을 감싸며 상기 기판 상부에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에 제 1 공간을 사이에 두고 상호 이격된 드레인 전극 및 소스 전극을 형성하는 단계와;
    상기 제 1 공간 및 상기 드레인 전극 및 소스 전극 각각에, 상기 드레인 전극 및 소스 전극과 다른 물질인 희생층을 형성하는 단계와;
    상기 희생층과 다른 물질이고, 상기 희생층의 하나 이상의 영역을 노출시키고, 상기 드레인 및 소스 전극과 상기 희생층을 감싸며 상기 게이트 절연막 상부에 제 1 보호막을 형성하는 단계와;
    상기 노출된 희생층 영역을 통해 상기 희생층을 식각하여 제 2 공간을 형성하는 단계와;
    상기 제 2 공간에 유기 반도체를 채우는 단계와;
    상기 유기 반도체를 감싸며 상기 제 1 보호막 상부에 제 2 보호막을 형성하는 단계로 구성되며,
    상기 제 2 공간의 형상과 유기 반도체의 형상은 동일한 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  3. 청구항 2에 있어서,
    상기 희생층의 물질은,
    금, 은, 크롬, 칼슘, 바륨, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브데늄, 텅스텐, 니켈, 팔라듐, 백금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막 중 하나인 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  4. 청구항 2에 있어서,
    상기 기판 상부에 게이트 전극을 형성하는 단계는,
    상기 기판 상부에 버퍼층을 형성하고, 상기 버퍼층 상부에 게이트 전극을 형성하는 것이고,
    상기 게이트 전극을 감싸며 상기 기판 상부에 게이트 절연막을 형성하는 단계는,
    상기 게이트 전극을 감싸며 상기 버퍼층 상부에 게이트 절연막을 형성하는 것인 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  5. 청구항 2에 있어서,
    상기 제 1 보호막의 물질은,
    실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막, 실리콘 옥시나이트라이드(SiON; Silicon oxynitride) 중 하나이고,
    상기 제 2 보호막 물질은,
    실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막, 실리콘 옥시나이트라이드(SiON; Silicon oxynitride), 폴리비닐알콜(Polyvinylalchol, PVA), PVP(Polyvinyl pyrrolidone), BCB(Benzo Cyclo Butene), 폴리이미드 중 하나인 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
KR1020080028737A 2008-03-28 2008-03-28 유기 박막 트랜지스터 및 그의 제조 방법 KR100923423B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080028737A KR100923423B1 (ko) 2008-03-28 2008-03-28 유기 박막 트랜지스터 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080028737A KR100923423B1 (ko) 2008-03-28 2008-03-28 유기 박막 트랜지스터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090103249A KR20090103249A (ko) 2009-10-01
KR100923423B1 true KR100923423B1 (ko) 2009-10-27

Family

ID=41532805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080028737A KR100923423B1 (ko) 2008-03-28 2008-03-28 유기 박막 트랜지스터 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100923423B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080006316A (ko) * 2006-07-12 2008-01-16 삼성전자주식회사 유기 박막 트랜지스터와 그의 제조 방법
KR20080010762A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080006316A (ko) * 2006-07-12 2008-01-16 삼성전자주식회사 유기 박막 트랜지스터와 그의 제조 방법
KR20080010762A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090103249A (ko) 2009-10-01

Similar Documents

Publication Publication Date Title
US8159127B2 (en) Display apparatus
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
US7838872B2 (en) Organic thin film transistor array panel
KR101219046B1 (ko) 표시장치와 이의 제조방법
US11903241B2 (en) Barrier film, organic EL device, flexible substrate, and method for manufacturing barrier film
TW201251000A (en) Organic light emitting diode display and manufacturing method of the same
KR20070013132A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR100695013B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
CN101419944B (zh) 平板显示器的制备方法
US20070158648A1 (en) Organic thin film transistor and method of manufacturing the same
KR100923423B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법
JP2003229616A (ja) 有機半導体デバイス及びその製造方法
KR20150011702A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
KR100781953B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
JP2007053147A (ja) 有機半導体装置及びその製造方法
KR20100039612A (ko) 표시 기판 및 이의 제조 방법
JP2022000928A (ja) 薄膜トランジスタ
JP2006253682A (ja) 有機薄膜トランジスタ表示パネル及びその製造方法
CN100459143C (zh) 平板显示器及其制造方法
TWI756922B (zh) 有機半導體裝置
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee