JP2008016518A - 半導体装置および製造方法 - Google Patents
半導体装置および製造方法 Download PDFInfo
- Publication number
- JP2008016518A JP2008016518A JP2006183935A JP2006183935A JP2008016518A JP 2008016518 A JP2008016518 A JP 2008016518A JP 2006183935 A JP2006183935 A JP 2006183935A JP 2006183935 A JP2006183935 A JP 2006183935A JP 2008016518 A JP2008016518 A JP 2008016518A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- outer peripheral
- column
- element formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 145
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 45
- 230000000694 effects Effects 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】n型ドリフト領域104とp型コラム領域106とが交互に配置された並列pn層を含む半導体装置200において、素子形成領域の外周に形成された外周領域ではトレンチゲート(ゲート電極109および接続電極109a)下部にガード領域130が設けられるが、素子形成領域ではトレンチゲート(ゲート電極108)下部にガード領域が形成されない。また、トレンチゲートと接続されるフィールド電極120が外周領域に形成されたコラム領域(106a〜106d)直上には形成されない。
【選択図】図1
Description
(1)イオン注入によりp型コラム領域を形成した後、当該コラム領域上にフィールド電極を形成する。
(2)フィールド電極を形成した後、当該電極上からイオン注入を行い、p型コラム領域を形成する。
素子形成領域と、前記素子形成領域の外周に形成されるとともに素子分離領域が形成された外周領域と、を有する第1導電型の基板と、
前記素子形成領域および前記外周領域の一部にかけて、前記基板の主面側に形成された複数の第2導電型のコラム領域を含み、前記基板により構成された前記第1導電型のドリフト領域と前記コラム領域とが交互に配置された並列pn層と、
前記素子形成領域および前記外周領域の一部において前記基板の主面に形成され、少なくとも前記素子形成領域において、平面視において各前記コラム領域の周囲をそれぞれ囲むように形成されたトレンチゲートと、
前記素子形成領域において前記基板の主面に形成され、平面視において前記トレンチゲートの周囲に形成された第1導電型のソース領域と、
前記外周領域上に形成されたフィールド電極と、
前記第2導電型の材料により構成され、前記トレンチゲート下部において当該トレンチゲートと前記基板との間に形成されたガード領域と、
を含み、
前記フィールド電極が、前記トレンチゲートと接続されるとともに、前記外周領域において少なくとも前記素子形成領域に最も近い位置に配置された前記コラム領域直上には形成されず、
前記ガード領域が、前記外周領域において少なくとも前記素子形成領域に最も近い位置に配置された前記トレンチゲート下部に形成されるとともに、前記素子形成領域に形成された前記トレンチゲート下部には形成されない半導体装置が提供される。
素子形成領域と、前記素子形成領域の外周に形成されるとともに素子分離領域が形成された外周領域と、を有する第1導電型の基板の前記素子形成領域全面を覆うとともに、前記外周領域において少なくとも前記素子形成領域に最も近い位置の第1のトレンチ形成部が開口された第1のマスクを用いて、前記基板表面に第1のトレンチを形成する工程と、
前記第1のトレンチ底部に、第2導電型の不純物をイオン注入する工程と、
前記第1のトレンチを覆うとともに、少なくとも前記素子形成領域の第2のトレンチ形成部が開口された第2のマスクを用いて、前記基板表面に第2のトレンチを形成する工程と、
前記第1および第2のトレンチが露出した状態でゲート絶縁膜を形成する工程と、
前記第1および第2のトレンチ内に導電性材料を埋め込み、トレンチゲートを形成する工程と、
前記外周領域に、前記トレンチゲートの一部と接続されるフィールド電極を形成する工程と、
前記素子形成領域および前記外周領域の所定の領域に、前記基板の主面から第2導電型の不純物をイオン注入することにより、第1導電型のドリフト領域および第2導電型のコラム領域が交互に配置された並列pn層を形成する工程と、
を含む半導体装置の製造方法が提供される。
図1および図2は、本実施の形態における半導体装置200の構成を示す図である。
図2は、本実施の形態における半導体装置200の構成を示す上面図である。図1は、図2のA−A’断面図である。
図3(a)は、本実施の形態における半導体装置200のp型コラム領域106(106a〜106d)の配置状態を示す。ここで、各p型コラム領域を区別するためにそれぞれに“a”、“b”、“c”、“d”、“e”、“f”、“g”、“h”、“i”の符号を付す。このように、p型コラム領域106(106a〜106d)が斜方格子状の平面配置を有するようにすると、島状のp型コラム領域106(106a〜106d)を互いに等間隔で配置することができる。一方、図3(b)に示すように、p型コラム領域を正方格子状に配置すると、たとえば“e”のp型コラム領域と“b”、“d”、“f”、“h”のp型コラム領域との間の距離と、“e”のp型コラム領域と“a”、“c”、“g”、“i”のp型コラム領域との間の距離が異なってしまう。島状のp型コラム領域を互いに等間隔で配置することにより、全領域でp型コラム領域106(106a〜106d)とn型ドリフト領域104(図1参照)との間隔を均等にすることができ、p型とn型のチャージバランスを保持して、スーパージャンクション効果を良好に発揮させることが可能となる。本実施の形態において、図2に示したように、p型コラム領域106、106a〜106dが斜方格子状に平面配置されているため、スーパージャンクション効果を良好に高めることができる。
図8および図9は、本実施の形態における半導体装置300の構成を示す図である。
図9は、本実施の形態における半導体装置300の構成を示す上面図である。図8は、図9のB−B’断面図である。
本実施の形態における半導体装置300は、外周領域において、フィールド電極120がp型コラム領域306a、306b、306c直上に開口した開口部322を有する。なお、本実施の形態におけるp型コラム領域306a、306b、306cは、それぞれ第1の実施の形態の半導体装置200のp型コラム領域106a、106b(または106c)、106dに対応する。図9に示したように、開口部322は、島状に形成される。また、本実施の形態における半導体装置300において、外周領域には、フィールド電極120との接点となる接続電極109aのみが配置されている。すなわち、本実施の形態において、トレンチゲートは、p型コラム領域306cの周囲にのみ形成され、p型コラム領域306aおよび306bの周囲には形成されていない。
図10は、本実施の形態における半導体装置400の構成を示す図である。
本実施の形態においても、半導体装置400の上面図は、図9に示したのと同様の構成となる。図10は、図9のB−B’断面図に該当する。
(1)外周領域のトレンチ(ゲート電極109および接続電極109a)下にのみ、n型ドリフト領域104とは異なる第2導電型または絶縁物によるガード領域130(ガード領域430)を設けることにより、素子形成領域の抵抗増加などの特性劣化を抑制しつつ、トレンチ下への電界集中を緩和することが可能となる。
(2)フィールド電極を形成した後にコラム領域を形成することにより、コラム領域形成後に半導体装置へ加わる熱履歴を軽減することが可能となる。これにより、微細なピッチを有するスーパージャンクション構造を実現できる。
(3)外周領域において、フィールド電極をコラム領域上に形成されないように配置することにより、外周領域のコラム領域の深さを素子形成領域と同等深さ、あるいは同等深さ以上に形成することが可能となる。これにより、外周領域における耐圧の劣化を回避できる。
以上の(1)〜(3)の技術を組み合わせることにより、スーパージャンクション効果による低オン抵抗を維持しつつ、素子形成領域よりも外周領域の耐圧を高く保ち、全体としての素子耐圧を高めることができる。
2 半導体基板
3 n型ドリフト領域
4 ベース領域
5 ソース領域
6 ゲート絶縁膜
7 ゲート電極
8 絶縁膜
9 ソース電極
10 p型コラム領域
11 ドレイン電極
12 半導体装置
13 半導体基板
14 n型ドリフト領域
15 ベース領域
16 ソース領域
17 ゲート電極
17a 接続電極
18 絶縁膜
19 ソース電極
20 p型コラム領域
20a 最外周に位置するp型コラム領域
21 ドレイン電極
22 素子分離領域
23 フィールド電極
101 半導体基板
102 ドレイン電極
104 n型ドリフト領域
105 p型ベース領域
106 p型コラム領域
106a〜106d p型コラム領域
108 ゲート電極
109 ゲート電極
109a 接続電極
110 ゲート絶縁膜
112 n型ソース領域
114 絶縁膜
116 ソース電極
118 素子分離領域
120 フィールド電極
124 電極
126 マスク
130 ガード領域
140 レジスト
200 半導体装置
300 半導体装置
306a〜306c p型コラム領域
400 半導体装置
430 ゲート絶縁膜
Claims (19)
- 素子形成領域と、前記素子形成領域の外周に形成されるとともに素子分離領域が形成された外周領域と、を有する第1導電型の基板と、
前記素子形成領域および前記外周領域の一部にかけて、前記基板の主面側に形成された複数の第2導電型のコラム領域を含み、前記基板により構成された前記第1導電型のドリフト領域と前記コラム領域とが交互に配置された並列pn層と、
前記素子形成領域および前記外周領域の一部において前記基板の主面に形成され、少なくとも前記素子形成領域において、平面視において各前記コラム領域の周囲をそれぞれ囲むように形成されたトレンチゲートと、
前記素子形成領域において前記基板の主面に形成され、平面視において前記トレンチゲートの周囲に形成された第1導電型のソース領域と、
前記外周領域上に形成されたフィールド電極と、
前記第2導電型の材料により構成され、前記トレンチゲート下部において当該トレンチゲートと前記基板との間に形成されたガード領域と、
を含み、
前記フィールド電極が、前記トレンチゲートと接続されるとともに、前記外周領域において少なくとも前記素子形成領域に最も近い位置に配置された前記コラム領域直上には形成されず、
前記ガード領域が、前記外周領域において少なくとも前記素子形成領域に最も近い位置に配置された前記トレンチゲート下部に形成されるとともに、前記素子形成領域に形成された前記トレンチゲート下部には形成されない半導体装置。 - 請求項1に記載の半導体装置において、
前記ガード領域が、前記外周領域に形成された前記トレンチゲート下部全体に形成された半導体装置。 - 請求項1または2に記載の半導体装置において、
前記外周領域において、少なくとも前記素子形成領域に最も近い位置に配置された前記コラム領域が、前記素子形成領域に形成された前記コラム領域の深さD以上の深さに形成され、
前記フィールド電極が、前記外周領域において前記深さD以上の深さに形成された前記コラム領域直上には形成されない半導体装置。 - 請求項3に記載の半導体装置において、
前記外周領域において、すべての前記コラム領域が、前記素子形成領域に形成された前記コラム領域の深さD以上の深さに形成された半導体装置。 - 請求項3または4に記載の半導体装置において、
前記外周領域において前記深さD以上の深さに形成された前記コラム領域が、前記フィールド電極の前記素子形成領域側の端部よりも前記外周領域側に形成された半導体装置。 - 請求項5に記載の半導体装置において、
前記外周領域において前記深さD以上の深さに形成された前記コラム領域が、前記トレンチゲートと前記フィールド電極との接続箇所よりも前記外周領域側に位置する半導体装置。 - 請求項1から6いずれかに記載の半導体装置において、
前記フィールド電極は、前記外周領域において少なくとも前記素子形成領域に最も近い位置に配置された前記コラム領域上で開口した開口部を有する半導体装置。 - 請求項1から7いずれかに記載の半導体装置において、
前記フィールド電極は、複数の前記コラム領域上でそれぞれ開口するとともに島状に形成された複数の開口部を有する半導体装置。 - 請求項1から8いずれかに記載の半導体装置において、
前記トレンチゲートが、前記外周領域においても、平面視において各前記コラム領域の周囲をそれぞれ囲むように形成された半導体装置。 - 請求項1から4いずれかに記載の半導体装置において、
前記トレンチゲートが、前記外周領域においても、平面視において各前記コラム領域の周囲をそれぞれ囲むように形成され
前記フィールド電極は、前記外周領域において前記コラム領域が形成された領域よりも外周側に選択的に形成された半導体装置。 - 請求項1から10いずれかに記載の半導体装置において、
前記フィールド電極は、少なくとも、前記素子分離領域に接して形成された前記コラム領域および前記素子分離領域に隣接して形成された前記コラム領域以外のすべての前記コラム領域上に形成されていない半導体装置。 - 請求項1から11いずれかに記載の半導体装置において、
少なくとも、前記素子分離領域に接して形成された前記コラム領域および前記素子分離領域に隣接して形成された前記コラム領域以外のすべての前記コラム領域が、実質的に等しい不純物のプロファイルを有する半導体装置。 - 請求項1から10いずれかに記載の半導体装置において、
前記素子形成領域において前記基板の主面に形成され、平面視において前記トレンチゲートの周囲に形成された第2導電型のベース領域をさらに含み、
前記ソース領域は、前記ベース領域中に形成され、前記外周領域には前記ベース領域が形成されていない半導体装置。 - 請求項1から13いずれかに記載の半導体装置において、
前記コラム領域は、前記ドリフト領域内に島状に形成され、斜方格子状の平面配置を有することを特徴とする半導体装置。 - 請求項1から14いずれかに記載の半導体装置において、
前記基板の裏面に形成されたドレイン領域をさらに含み、
少なくとも前記素子形成領域において、前記コラム領域は、前記ドレイン領域に達しない深さに形成されたことを特徴とする半導体装置。 - 請求項1から15いずれかに記載の半導体装置において、
前記トレンチゲートと前記基板との間に形成されたゲート絶縁膜をさらに含み、
前記外周領域の前記ガード領域が形成された前記トレンチゲート下部に形成された前記ゲート絶縁膜の膜厚が、前記素子形成領域の前記トレンチゲート下部に形成された前記ゲート絶縁膜の膜厚よりも厚い半導体装置。 - 素子形成領域と、前記素子形成領域の外周に形成されるとともに素子分離領域が形成された外周領域と、を有する第1導電型の基板の前記素子形成領域全面を覆うとともに、前記外周領域において少なくとも前記素子形成領域に最も近い位置の第1のトレンチ形成部が開口された第1のマスクを用いて、前記基板表面に第1のトレンチを形成する工程と、
前記第1のトレンチ底部に、第2導電型の不純物をイオン注入する工程と、
前記第1のトレンチを覆うとともに、少なくとも前記素子形成領域の第2のトレンチ形成部が開口された第2のマスクを用いて、前記基板表面に第2のトレンチを形成する工程と、
前記第1および第2のトレンチが露出した状態でゲート絶縁膜を形成する工程と、
前記第1および第2のトレンチ内に導電性材料を埋め込み、トレンチゲートを形成する工程と、
前記外周領域に、前記トレンチゲートの一部と接続されるフィールド電極を形成する工程と、
前記素子形成領域および前記外周領域の所定の領域に、前記基板の主面から第2導電型の不純物をイオン注入することにより、第1導電型のドリフト領域および第2導電型のコラム領域が交互に配置された並列pn層を形成する工程と、
を含む半導体装置の製造方法。 - 請求項17に記載の半導体装置の製造方法において、
前記第2導電型の不純物をイオン注入する工程と、前記基板表面に第2のトレンチを形成する工程との間に、前記第1のトレンチ内に絶縁膜を形成する工程をさらに含み、
前記第1および第2のトレンチ内にゲート絶縁膜を形成する工程が、前記第1のトレンチ内に、前記絶縁膜が露出した状態で、前記ゲート絶縁膜を形成する工程を含む半導体装置の製造方法。 - 請求項17または18に記載の半導体装置の製造方法において、
前記フィールド電極を形成する工程において、前記並列pn層を形成する工程において前記第2導電型の不純物がイオン注入される領域上に前記フィールド電極を形成し、
前記並列pn層を形成する工程は、前記フィールド電極を形成する工程の後に行われる半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006183935A JP4980663B2 (ja) | 2006-07-03 | 2006-07-03 | 半導体装置および製造方法 |
US11/819,677 US7649223B2 (en) | 2006-07-03 | 2007-06-28 | Semiconductor device having superjunction structure and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006183935A JP4980663B2 (ja) | 2006-07-03 | 2006-07-03 | 半導体装置および製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008016518A true JP2008016518A (ja) | 2008-01-24 |
JP4980663B2 JP4980663B2 (ja) | 2012-07-18 |
Family
ID=38875711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006183935A Expired - Fee Related JP4980663B2 (ja) | 2006-07-03 | 2006-07-03 | 半導体装置および製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7649223B2 (ja) |
JP (1) | JP4980663B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8097914B2 (en) | 2008-08-29 | 2012-01-17 | Sony Corporation | Semiconductor device and manufacturing method of the same |
US8716789B2 (en) | 2012-03-23 | 2014-05-06 | Kabushiki Kaisha Toshiba | Power semiconductor device |
KR101590943B1 (ko) * | 2015-10-12 | 2016-02-02 | (주)쎄미하우 | 러기드니스가 강화된 수퍼정션 모스펫 |
JP2016129226A (ja) * | 2014-12-22 | 2016-07-14 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置 |
JP2020129573A (ja) * | 2019-02-07 | 2020-08-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10763354B2 (en) | 2018-07-26 | 2020-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
JP2021044289A (ja) * | 2019-09-06 | 2021-03-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4913336B2 (ja) * | 2004-09-28 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9252251B2 (en) | 2006-08-03 | 2016-02-02 | Infineon Technologies Austria Ag | Semiconductor component with a space saving edge structure |
JP2009188294A (ja) * | 2008-02-08 | 2009-08-20 | Nec Electronics Corp | パワーmosfet |
EP2248158A4 (en) * | 2008-02-14 | 2011-06-22 | Maxpower Semiconductor Inc | EDGE DETERMINATION WITH IMPROVED PUNCHING VOLTAGE |
US8791525B2 (en) * | 2008-02-25 | 2014-07-29 | International Rectifier Corporation | Power semiconductor device including a double metal contact |
JP5901003B2 (ja) * | 2010-05-12 | 2016-04-06 | ルネサスエレクトロニクス株式会社 | パワー系半導体装置 |
JP5719167B2 (ja) * | 2010-12-28 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2012099079A1 (ja) * | 2011-01-17 | 2012-07-26 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US8803251B2 (en) * | 2011-07-19 | 2014-08-12 | Alpha And Omega Semiconductor Incorporated | Termination of high voltage (HV) devices with new configurations and methods |
US8785279B2 (en) | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
US9224852B2 (en) | 2011-08-25 | 2015-12-29 | Alpha And Omega Semiconductor Incorporated | Corner layout for high voltage semiconductor devices |
US8680613B2 (en) | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
CN105789271B (zh) | 2011-09-27 | 2019-01-01 | 株式会社电装 | 半导体器件 |
EP2602829A1 (en) * | 2011-12-07 | 2013-06-12 | Nxp B.V. | Trench-gate resurf semiconductor device and manufacturing method |
JP5863574B2 (ja) * | 2012-06-20 | 2016-02-16 | 株式会社東芝 | 半導体装置 |
US20130341673A1 (en) * | 2012-06-21 | 2013-12-26 | Infineon Technologies Ag | Reverse Conducting IGBT |
JP2014053409A (ja) * | 2012-09-06 | 2014-03-20 | Fuji Electric Co Ltd | Mos型半導体装置 |
JP2014060361A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
US9184277B2 (en) * | 2012-10-31 | 2015-11-10 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
WO2014087600A1 (ja) | 2012-12-04 | 2014-06-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
DE102013108518B4 (de) | 2013-08-07 | 2016-11-24 | Infineon Technologies Ag | Halbleitervorrichtung und verfahren zum herstellen derselben |
KR101919626B1 (ko) * | 2013-10-28 | 2018-11-19 | 매그나칩 반도체 유한회사 | 반도체 소자 |
DE102014005879B4 (de) * | 2014-04-16 | 2021-12-16 | Infineon Technologies Ag | Vertikale Halbleitervorrichtung |
JP6809218B2 (ja) * | 2016-12-28 | 2021-01-06 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN110838486B (zh) * | 2018-08-17 | 2023-04-07 | 力智电子股份有限公司 | 功率晶体管元件 |
CN109192667A (zh) * | 2018-09-18 | 2019-01-11 | 深圳市心版图科技有限公司 | 一种功率器件终端结构及其制作方法 |
JP2020191441A (ja) * | 2019-05-15 | 2020-11-26 | 富士電機株式会社 | 超接合半導体装置および超接合半導体装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070271A (ja) * | 1996-06-13 | 1998-03-10 | Plessey Semiconductors Ltd | 半導体デバイスの改良 |
JP2005136099A (ja) * | 2003-10-29 | 2005-05-26 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2005286023A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | 超接合半導体素子およびその製造方法 |
JP2006128507A (ja) * | 2004-10-29 | 2006-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006165441A (ja) * | 2004-12-10 | 2006-06-22 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2006196518A (ja) * | 2005-01-11 | 2006-07-27 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007042954A (ja) * | 2005-08-04 | 2007-02-15 | Nec Electronics Corp | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4774580B2 (ja) | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
JP3908572B2 (ja) | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
EP1671374B1 (en) * | 2003-10-08 | 2018-05-09 | Toyota Jidosha Kabushiki Kaisha | Insulated gate type semiconductor device and manufacturing method thereof |
JP4404709B2 (ja) | 2004-07-12 | 2010-01-27 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
-
2006
- 2006-07-03 JP JP2006183935A patent/JP4980663B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-28 US US11/819,677 patent/US7649223B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070271A (ja) * | 1996-06-13 | 1998-03-10 | Plessey Semiconductors Ltd | 半導体デバイスの改良 |
JP2005136099A (ja) * | 2003-10-29 | 2005-05-26 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2005286023A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | 超接合半導体素子およびその製造方法 |
JP2006128507A (ja) * | 2004-10-29 | 2006-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006165441A (ja) * | 2004-12-10 | 2006-06-22 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2006196518A (ja) * | 2005-01-11 | 2006-07-27 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007042954A (ja) * | 2005-08-04 | 2007-02-15 | Nec Electronics Corp | 半導体装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8097914B2 (en) | 2008-08-29 | 2012-01-17 | Sony Corporation | Semiconductor device and manufacturing method of the same |
US8227314B2 (en) | 2008-08-29 | 2012-07-24 | Sony Corporation | Semiconductor device and manufacturing method of the same |
US8716789B2 (en) | 2012-03-23 | 2014-05-06 | Kabushiki Kaisha Toshiba | Power semiconductor device |
US9041101B2 (en) | 2012-03-23 | 2015-05-26 | Kabushiki Kaisha Toshiba | Power semiconductor device |
US9960243B2 (en) | 2014-12-22 | 2018-05-01 | Infineon Technologies Ag | Semiconductor device with stripe-shaped trench gate structures and gate connector structure |
JP2016129226A (ja) * | 2014-12-22 | 2016-07-14 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置 |
JP2018078283A (ja) * | 2014-12-22 | 2018-05-17 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置 |
KR101590943B1 (ko) * | 2015-10-12 | 2016-02-02 | (주)쎄미하우 | 러기드니스가 강화된 수퍼정션 모스펫 |
US10763354B2 (en) | 2018-07-26 | 2020-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
JP2020129573A (ja) * | 2019-02-07 | 2020-08-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP7175787B2 (ja) | 2019-02-07 | 2022-11-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2021044289A (ja) * | 2019-09-06 | 2021-03-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP7288827B2 (ja) | 2019-09-06 | 2023-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4980663B2 (ja) | 2012-07-18 |
US7649223B2 (en) | 2010-01-19 |
US20080001217A1 (en) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4980663B2 (ja) | 半導体装置および製造方法 | |
JP5569162B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4860929B2 (ja) | 半導体装置およびその製造方法 | |
US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
JP5015488B2 (ja) | 半導体装置 | |
US9184280B2 (en) | Semiconductor device having dual parallel channel structure and method of fabricating the same | |
JP5472451B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US8269272B2 (en) | Semiconductor device and method for manufacturing the same | |
US9825164B2 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
JP2006073740A (ja) | 半導体装置及びその製造方法 | |
JP2009004668A (ja) | 半導体装置 | |
JP4955958B2 (ja) | 半導体装置 | |
JP2006210392A (ja) | 半導体装置およびその製造方法 | |
US11139376B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US20210074847A1 (en) | Semiconductor device | |
JP2022180638A (ja) | 半導体装置 | |
US10032866B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2018041853A (ja) | 半導体装置および半導体装置の製造方法 | |
US20110068390A1 (en) | Semiconductor device and method for manufacturing same | |
US10707301B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
TWI760453B (zh) | 半導體裝置之製造方法 | |
KR20200105350A (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 | |
US20230246102A1 (en) | Superjunction semiconductor device | |
US20230299194A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4980663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |