JP2008010858A - キャビティー部を有する多層配線基板 - Google Patents
キャビティー部を有する多層配線基板 Download PDFInfo
- Publication number
- JP2008010858A JP2008010858A JP2007144029A JP2007144029A JP2008010858A JP 2008010858 A JP2008010858 A JP 2008010858A JP 2007144029 A JP2007144029 A JP 2007144029A JP 2007144029 A JP2007144029 A JP 2007144029A JP 2008010858 A JP2008010858 A JP 2008010858A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- insulating base
- base material
- cavity
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】複数の配線基板を積層してなる多層配線基板であって、配線基板が、熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材上に設けられた導体パターン、および、該絶縁基材を貫通して設けられ導電性ペースト組成物が充填されているビアホールを備えて構成されており、多層配線基板とした際に下層側となる複数の配線基板以外の、上層側となる複数の配線基板にキャビティー用穴が形成されており、前記複数の配線基板の積層が、熱融着により行われる、キャビティー部を有する多層配線基板。
【選択図】図1
Description
また、コア基板の各層間の電気的接続が貫通スルーホールにより行われているので、プリント配線板の高密度化、小型化を図ることは困難であった。
熱可塑性樹脂組成物からなる絶縁基材(10)、該絶縁基材(10)の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層(40)、および、該絶縁基材(10)および該接着層(40)を貫通して設けられた、導電性ペースト組成物が充填されているビアホール(30)を備えて構成された絶縁基材(50D)を重ね、該絶縁基材(50D)上に銅箔(22)を重ねて、熱圧着により一体化し、エッチングにより前記銅箔(22)を導体パターン(20)とする工程を1回または複数回繰り返して、前記配線基板(100D)上に1または複数層の前記絶縁基材(50D)および前記導体パターン(20)を逐次的に形成する工程、
さらに、前記絶縁基材(50D)にキャビティー用穴(15)が形成された絶縁基材(50C)を重ね、該絶縁基材(50C)上に銅箔(22)を重ねて、熱圧着により一体化し、エッチングにより前記銅箔(22)を導体パターン(20)とする工程を1回あるいは複数回繰り返して、キャビティー用穴(15)が形成された絶縁基材(50C)および導体パターン(20)を1または複数層逐次的に形成する工程、を備えて構成される多層配線基板(200C、200D)の製造方法である。
図1(a)および(b)に多層配線基板200、200Aの模式図を示した。また、図1(c)および(d)に、多層配線基板200、200Aに半導体装置240を搭載した状態を示した。
以下、配線基板100Bの各構成部材について説明する。
(熱可塑性樹脂組成物からなる絶縁基材10)
絶縁基材10を構成する熱可塑性樹脂組成物としては、結晶融解ピーク温度(Tm)が260℃以上の結晶性熱可塑性樹脂、ガラス転移温度が260℃以上の非晶性熱可塑性樹脂、または、液晶転移温度が260℃以上の液晶ポリマーからなる組成物を挙げることができる。
導体パターン20は、熱可塑性樹脂組成物からなる絶縁基材10上に、金属箔22を熱圧着等により貼り付けた後、エッチング処理して導体パターン20とする方法、熱可塑性樹脂組成物からなる絶縁基材10を押出製膜する際に金属箔22に直接ラミネートする方法、あるいは、熱可塑性樹脂組成物からなる絶縁基材10上に、レジストを形成して、メッキにより導体パターン20を形成する方法、等の通常の回路パターンを作製する方法により形成することができる。なお、以下において説明するように、本発明における好ましい形態である熱可塑性樹脂組成物からなる絶縁基材10は、急冷製膜により非晶性フィルム化されているので、比較的低温において熱圧着することが可能である。導体パターン20を形成する金属としては、Au、Ag、Cu等の電気抵抗が小さい金属を使用することができる。この中でも、配線基板の導体パターンとして使用されてきた実績が豊富であること、コストが低いことから、Cuを使用することが好ましい。
配線基板100Bは、上記した絶縁基材10を貫通して設けられ、導電性ペースト組成物が充填されたビアホール30を有している。ビアホール30に充填される導電性ペースト組成物は、導電粉末、および、バインダー成分を含むものである。
ここで、熱可塑性樹脂組成物からなる絶縁基材10の温度に対する弾性率の挙動について説明する。熱可塑性樹脂組成物として、結晶融解ピーク温度が260℃以上の結晶性熱可塑性樹脂からなる組成物を用いた場合であって、この結晶性熱可塑性樹脂として、ポリエーテルエーテルケトンおよび非晶性ポリエーテルイミド樹脂の混合組成物を用いた場合における、絶縁基材10の弾性率の温度に対する挙動を図5に示した。
配線基板100Bの製造方法の概要を図2(a)に示した。まず、絶縁基材10を、上記した方法により、例えば、Tダイを用いた押出キャスト法により形成する。そして、金属箔22を熱圧着により絶縁基材10に貼り付け、レーザーまたは機械ドリル等を用いてビアホールを形成する。そして、金属箔22の表面にレジストを形成してエッチングする通常の方法によって、導体パターン20を形成する。その後、スクリーン印刷等の通常の印刷方法によって、導電性ペースト組成物をビアホール30に充填する。このような方法により配線基板100Bが製造される。なお、金属箔22の貼り付けを、押出製膜と同時に行ってもよいし、絶縁基材10上にレジストパターンを形成して、メッキ法により導体パターン20を形成することとしてもよい。また、以上の製法における各手順の順序は特に限定されない。
図2(d)に斜視図を示したように、配線基板100Aは、上記で説明した配線基板100Bにキャビティー用穴15が形成されて構成される。
キャビティー用穴15は、半導体装置240を搭載する位置に対応して、絶縁基材10を上下に貫くように形成される。キャビティー用穴15の大きさ、形状は特に限定されず、搭載する半導体装置240に合わせて形成される。また、図1(a)に示した多層配線基板200においては、上層側に積層された複数の配線基板100Aは、同一の形状および大きさのキャビティー用穴15を有している。これにより、配線基板200に直方体形状のキャビティー部220が形成される。
図2(c)に配線基板100Aの製造方法の概要を示した。基本的には、配線基板100Bの製造方法と同様であるが、絶縁基板10を作製した後に、絶縁基板10にキャビティー用穴15が形成される。キャビティー用穴15は、一般的には、ビク型を用いて所定の形状に打ち抜いたり、レーザーを用いて切断したりする等の方法により形成される。
本発明の多層配線基板200の製造方法の概要を図3に示した。多層配線基板200、200Aは、複数の配線基板100Bを下層側に、キャビティー部15を形成した複数の配線基板100Aを上層側にして積層し、これらの熱圧着させることによって製造することができる。図3に示した製造方法においては、最下層の配線基板100Bの向きを上下反転させて、配線パターン20が外側になるように配置積層されている。
図6(a)および(b)に多層配線基板200C、200Dの模式図を示した。多層配線基板200C、200Dは、それを構成する配線基板として、熱可塑性樹脂組成物からなる絶縁基材10、該絶縁基材10の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層40、該接着層40上および/または該絶縁基材10上に設けられた導体パターン20、および、該絶縁基材10および接着層40を貫通して設けられた、導電性ペースト組成物が充填されているビアホール30を備えて構成された配線基板100C、100Dを備えている。
配線基板100Dは、熱可塑性樹脂組成物からなる絶縁基材10、該絶縁基材10の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層40、該接着層40上および/または該絶縁基材10上に設けられた導体パターン20、および、該絶縁基材10および接着層40を貫通して設けられた、導電性ペースト組成物が充填されているビアホール30を備えて構成されている。熱可塑性樹脂組成物からなる絶縁基材10、導体パターン20、ビアホール30については、先に説明した配線基板100Bにおけるものと同様である。
配線基板100Dにおいては、各層間の接着性を発揮するための接着層40が形成されている。接着層40は、絶縁基材10の少なくとも片面に形成されている。絶縁基材10の少なくとも片面に接着層40が形成されていれば、各層を熱圧着積層することができるが、図示したように、絶縁基材10の両面に接着層40を形成してもよい。
配線基板100Dの製造方法の概要を図7に示した。まず、上記した配線基板100Bの製法と同様にして絶縁基材10を、例えば、Tダイを用いた押出キャスト法により形成する。そして、予め、離型処理されたPETフィルム上に熱硬化性樹脂組成物を含有する溶液を塗布して乾燥固化して、剥離性のあるフィルム上に接着層40を形成する。そして、熱ラミネートによりこの接着層40を絶縁基材10上に熱転写することによって、絶縁基材10の両面に接着層40を形成する。そして、レーザーまたは機械ドリル等を用いてビアホールを形成する。その後、スクリーン印刷等の通常の印刷方法によって、導電性ペースト組成物をビアホールに充填し絶縁基材50Dを作製した。なお、熱硬化性樹脂組成物を含有する溶液を絶縁基材10上に直接塗布し、乾燥固化して接着層40を形成してもよい。
絶縁基材50Cは、上記した絶縁基材50Dにキャビティー用穴15を形成して製造される。キャビティー用穴15は、絶縁基材10上に接着層40を形成した後に、上記した配線基板100Aにおける場合と同様の方法で形成される。絶縁基材50Cにおける、ビアホール30の形成は、キャビティー用穴15を形成した後であっても前であってもよい。
本発明の多層配線基板200C、200Dの製造方法の概要(逐次積層)を図8、図9に示した。積層方法は、熱圧着により行うことができ、一括積層および逐次積層のいずれによっても積層することができる。一括積層の場合は、片面に導体パターン20を備えた片面基板を複数層重ね合わせて、多層配線基板200、200Aの場合と同様にして熱圧着させることにより製造できる。以下、図8および図9に沿って、逐次積層により多層配線基板200C、200Dを製造する方法について説明する。
(配線基板100Bの作製)
ポリエーテルエーテルケトン樹脂(PEEK450G、Tm=335℃)40質量%と、非晶性ポリエーテルイミド樹脂(Ultem 1000)60質量%とからなる樹脂混合物100質量部に対して、平均粒径5μm、平均アスペクト比50の合成マイカを39質量部混合して得られた熱可塑性樹脂組成物を溶融混練し、厚み100μmのフィルムを押し出すと同時に、片側から銅箔22をラミネーションして、片面銅張絶縁基材を得た。そして、所望の位置に、レーザーを使用して直径100μmのビアホールを形成した。そして、導電性ペースト組成物を、このビアホールにスクリーン印刷により充填した。充填後125℃、45分間加熱し、溶剤を揮発させて導電性ペーストを乾燥固化した。その後、フォトリソグラフ法により、銅箔に導体パターン20を形成した。以上の方法によって、ビア間150μm、配線間距離50μmの配線基板100Bを作製した。
配線基板100Bにおいて作製した片面銅張絶縁基材に、キャビティー用穴15をビク型を用いて所定の形状に打ち抜くことにより形成した。このキャビティー用穴15を形成した片面銅張絶縁基材に対して、配線基板100Bを製造した場合と同様の方法で、ビアホールを形成し、導電性ペースト組成物を充填し、これを乾燥固化した。その後フォトリソグラフ法により、銅箔22に導体パターン20を形成し、配線基板100Aとした。なお、導電性ペースト組成物としては、配線基板200Bの作製において使用したものと同様のものを使用した。
上記で得られた配線基板100Aを2枚、および、配線基板100Bを3枚用意して、3枚の配線基板100Bを下層側に積層し、2枚の配線基板100Aをその上の上層側に積層した。各配線基板を積層する際には、ビアホール30およびキャビティー用穴の位置が合うようにして積層した。そして、キャビティー部220と同様の形状、厚さのポリイミド樹脂製のスペーサー260を、キャビティー部220となる位置に配置し、真空プレスすることにより各層を積層した。プレス条件は、温度230℃、5MPa、30分間とした。このようにして、5層構成のキャビティー部220を有する多層配線基板200を作製した。
(多層配線基板200Aの作製)
実施例1と同様にして、配線基板100Bを作製した。配線基板100Aとしては、一つは、実施例1と同様のキャビティー用穴15を有するものを形成し、もう一つは、一回り大きなキャビティー用穴15を有するものを形成した。そして、3枚の配線基板100Bを下層側に積層し、その上に実施例1と同様のキャビティー用穴15を有する配線基板100Aを積層し、さらにその上に一回り大きなキャビティー用穴15を有する配線基板100Aを積層した。そして、階段状のキャビティー部220と同様の形状、厚さのポリイミド樹脂製のスペーサー260をキャビティー部220となる位置に配置し、実施例1と同様にして熱圧着することによって、5層構成で、階段状のキャビティー部220を有する多層配線基板200を作製した。
(配線基板100Dの作製)
ポリエーテルエーテルケトン樹脂(PEEK450G、Tm=335℃)40質量%と、非晶性ポリエーテルイミド樹脂(Ultem 1000)60質量%とからなる樹脂混合物100質量部に対して、平均粒径5μm、平均アスペクト比50の合成マイカを39質量部混合して得られた熱可塑性樹脂組成物を溶融混練し、厚み100μmのフィルム(絶縁基材)を押し出した。離型処理されたPETフィルム上にジメタリルビスフェノールA50質量%およびビス(4−マレイミドフェニル)メタン50質量%の割合で混合した重合性単量体を含有する溶液を塗布して乾燥固化し、5μmの接着層を形成し、これを絶縁基材の両面に熱転写した。
上記した配線基板100Dの製造における場合と同様に絶縁基材の両面に接着層を形成し、キャビティー用穴15をビク型を用いて所定の形状に打ち抜くことにより形成した。このキャビティー用穴15を形成した絶縁基材に対して、配線基板100Dを製造した場合と同様の方法で、ビアホールを形成し、導電性ペースト組成物を充填し、これを乾燥固化して、絶縁基材50Cを作製した。
上記で得られた配線基板100D上に、絶縁基材50Dおよび銅箔22を順に重ね、熱圧着積層して、その後、銅箔22をフォトリソグラフ法により導体パターンとする操作を二度繰り返した。さらに、絶縁基材50Cおよび銅箔22を順に重ね、熱圧着積層して、その後、銅箔22をフォトリソグラフ法により導体パターンとする操作を二度繰り返した。各絶縁基材50D、50Cを積層する際には、ビアホール30およびキャビティー用穴の位置が合うようにした。また、絶縁基材50Cを積層する際には、ポリイミド樹脂製のスペーサーを使用し、一枚目の配線基材50Cと二枚目の絶縁基板50Cとで、スペーサーの厚さを変えてそれぞれを積層した。逐次積層のプレス条件は、温度230℃、5MPa、30分間とした。このようにして、キャビティー部を有する5層構成の多層配線基板200Cを作製した。
(多層配線基板200Dの作製)
実施例3と同様にして、配線基板100Dおよび絶縁基材50Dを作製した。絶縁基材50Cとしては、一つは、実施例3と同様のキャビティー用穴15を有するものを形成し、もう一つは、一回り大きなキャビティー用穴15を有するものを形成した。配線基板100D上に、絶縁基材50Dおよび銅箔22を順に重ね、熱圧着積層して、その後、銅箔22をフォトリソグラフ法により導体パターンとする操作を二度繰り返した。さらに、その上に実施例3と同様のキャビティー用穴15を有する絶縁基材50Cおよび銅箔22を順に重ね、熱圧着積層して、その後、銅箔22をフォトリソグラフ法により導体パターンとした。そして、その上に、一回り大きなキャビティー用穴15を有する絶縁基材50Cおよび銅箔22を順に重ね、熱圧着積層して、その後、銅箔22をフォトリソグラフ法により導体パターンとした。逐次積層の条件は、実施例3と同様である。
上記で作製した多層配線基板に対して、以下の評価を行った。それぞれの評価結果を表1に示す。
(ビア断面の外観)
得られた多層配線基板のビア部について、断面SEM観察を行い、以下の基準により評価した。
○:金属粒子が見あたらない。充填欠陥がない。
×:金属粒子が確認できる。または、金属粒子は見あたらないが充填欠陥が存在する。
得られた多層配線基板を、125℃で4時間乾燥する。そして、30℃、湿度85%の恒温恒湿槽に96時間おいて、その後、ピーク温度250℃のリフロー炉で加熱する処理を二度繰り返した。得られた多層配線基板を以下の基準により評価した。
○:基板間の積層界面に剥がれがなく、ビアホール中に膨れが生じていない。
×:基板間の積層界面に剥がれ生じ、および/または、ビアホール中に膨れが生じた。
得られた多層配線基板の最上層から最下層まで配線が施されたテストパターン部において、以下の基準により評価した。
○:抵抗値が1×10−4Ωcm未満
×:抵抗値が1×10−4Ωcm以上
上記の吸湿耐熱性における処理を施した多層配線基板に対して、以下の二つの接続信頼性試験を行った。
85℃、湿度85%の恒温恒湿槽中において、DC50Vを240時間印可した。得られた多層配線基板を以下の基準により評価した。なお、「マイグレーション」とは、例えば、銅からなる導体パターン間において、CuOが形成され、ショートしてしまう現象をいう。
○:絶縁抵抗値が低下しなかった。
×:絶縁抵抗値が低下した。
−25℃において9分、125℃において9分というサイクルを1000回繰り返した。得られた多層配線基板を以下の基準により評価した。なお、抵抗変化率は、「|試験前抵抗値−試験後抵抗値|/試験前抵抗値」×100(%)で表される値である。
○:抵抗変化率が、常温時および恒温時(25℃)ともに、20%未満である。
×:抵抗変化率が、常温時あるいは恒温時(25℃)のいずれかにおいて、20%以上である。
多層配線基板上に表出した導体パターン部に針金を半田付けし、この針金を上に引き上げ、導体パターン部を剥がした時の強度を測定した。
○:強度が1N/mm以上であった。
×:強度が1N/mm未満であった。
15 キャビティー用穴
20 導体パターン
30 ビアホール
40 接着層
100A、100B、100C、100D 配線基板
200、200A、200C、200D 多層配線基板
220 キャビティー部
240 半導体装置
260 スペーサー
320 離型フィルム
340 ステンレス鋼シート
Claims (8)
- 複数の配線基板を積層してなる多層配線基板であって、
前記配線基板が、熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材上に設けられた導体パターン、および、該絶縁基材を貫通して設けられた、導電性ペースト組成物が充填されているビアホールを備えて構成され、
多層配線基板とした際に下層側となる複数の配線基板以外の、上層側となる複数の配線基板にキャビティー用穴が形成され、
前記複数の配線基板の積層が熱圧着により行われる、キャビティー部を有する多層配線基板。 - 複数の配線基板を積層してなる多層配線基板であって、
前記配線基板が、熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層、該接着層上および/または該絶縁基材上に設けられた導体パターン、および、該絶縁基材および該接着層を貫通して設けられた、導電性ペースト組成物が充填されているビアホールを備えて構成され、
多層配線基板とした際に下層側となる複数の配線基板以外の、上層側となる複数の配線基板にキャビティー用穴が形成され、
前記複数の配線基板の積層が熱圧着により行われる、キャビティー部を有する多層配線基板。 - 前記上層側となる複数の配線基板が、異なる大きさのキャビティー用穴を有しており、該キャビティー用穴の大きさが上層側となるに従い拡径されている、請求項1または2に記載のキャビティー部を有する多層配線基板。
- 前記熱可塑性樹脂組成物が、260℃以上の結晶融解ピーク温度を有する、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物である、請求項1〜3のいずれかに記載のキャビティー部を有する多層配線基板。
- 前記導電性ペースト組成物が、導電粉末と、バインダー成分とを含み、該導電粉末および該バインダー成分の質量比が、90/10以上98/2未満であり、
前記導電粉末が、第1の合金粒子と第2の金属粒子とからなり、該第1の合金粒子が130℃以上260℃未満の融点を有する非鉛半田粒子であり、該第2の金属粒子が、Au,Ag,Cuからなる群から選ばれる少なくとも一種以上であり、該第1の合金粒子と該第2の金属粒子との質量比が、76/24以上90/10未満であり、
前記バインダー成分が、加熱により硬化する重合性単量体の混合物であり、前記非鉛半田粒子の融点が、前記バインダー成分の硬化温度範囲に含まれ、
前記非鉛半田粒子の融点における、前記絶縁基材を構成する熱可塑性樹脂組成物の貯蔵弾性率が10MPa以上5GPa未満である、請求項1〜4のいずれかに記載のキャビティー部を有する多層配線基板。 - 前記配線基板の熱圧着が、180℃以上320℃未満、3MPa以上10MPa未満、10分以上120分以下の条件で行われるものである、請求項1〜5のいずれかに記載のキャビティー部を有する多層配線基板。
- 熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材上に設けられた導体パターン、および、該絶縁基材を貫通して設けられ導電性ペースト組成物が充填されているビアホールを備えて構成された配線基板を複数層積層する工程、
前記複数層積層された基板の上に、前記配線基板にさらにキャビティー用穴を形成した配線基板を複数層積層する工程、
前記積層した配線基板すべてを、熱圧着により一体化させる工程、
を有する多層配線基板の製造方法。 - 熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層、該接着層上および/または該絶縁基材上に設けられた導体パターン、および、該絶縁基材および該接着層を貫通して設けられた、導電性ペースト組成物が充填されているビアホールを備えて構成された配線基板上に、
熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層、および、該絶縁基材および該接着層を貫通して設けられた、導電性ペースト組成物が充填されているビアホールを備えて構成された絶縁基材を重ね、
該絶縁基材上に銅箔を重ねて、熱圧着により一体化し、エッチングにより該銅箔を導体パターンとする工程を1回または複数回繰り返して、前記配線基板上に1または複数層の前記絶縁基材および前記導体パターンを逐次的に形成する工程、
さらに、前記絶縁基材にキャビティー用穴が形成された絶縁基材を重ね、該絶縁基材上に銅箔を重ねて、熱圧着により一体化し、エッチングにより該銅箔を導体パターンとする工程を1回あるいは複数回繰り返して、キャビティー用穴が形成された絶縁基材および導体パターンを1または複数層逐次的に形成する工程、
を備えて構成される多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007144029A JP5032205B2 (ja) | 2006-05-30 | 2007-05-30 | キャビティー部を有する多層配線基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006149945 | 2006-05-30 | ||
JP2006149945 | 2006-05-30 | ||
JP2007144029A JP5032205B2 (ja) | 2006-05-30 | 2007-05-30 | キャビティー部を有する多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008010858A true JP2008010858A (ja) | 2008-01-17 |
JP5032205B2 JP5032205B2 (ja) | 2012-09-26 |
Family
ID=39068734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007144029A Expired - Fee Related JP5032205B2 (ja) | 2006-05-30 | 2007-05-30 | キャビティー部を有する多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5032205B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011514015A (ja) * | 2008-06-03 | 2011-04-28 | インテル コーポレイション | バンプレス・ビルド・アップ・レイヤ(bbul)を使用したパッケージオンパッケージ |
JP2020017634A (ja) * | 2018-07-25 | 2020-01-30 | 日本メクトロン株式会社 | 多層プリント配線板の製造方法、および多層プリント配線板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200051215A (ko) | 2018-11-05 | 2020-05-13 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 구조물 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005071825A (ja) * | 2003-08-25 | 2005-03-17 | Kyocera Corp | 導電性ペースト及び配線基板並びにその製造方法 |
JP2005353781A (ja) * | 2004-06-10 | 2005-12-22 | Mitsubishi Plastics Ind Ltd | 多層配線基板用導電性ペースト組成物 |
-
2007
- 2007-05-30 JP JP2007144029A patent/JP5032205B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005071825A (ja) * | 2003-08-25 | 2005-03-17 | Kyocera Corp | 導電性ペースト及び配線基板並びにその製造方法 |
JP2005353781A (ja) * | 2004-06-10 | 2005-12-22 | Mitsubishi Plastics Ind Ltd | 多層配線基板用導電性ペースト組成物 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011514015A (ja) * | 2008-06-03 | 2011-04-28 | インテル コーポレイション | バンプレス・ビルド・アップ・レイヤ(bbul)を使用したパッケージオンパッケージ |
JP2020017634A (ja) * | 2018-07-25 | 2020-01-30 | 日本メクトロン株式会社 | 多層プリント配線板の製造方法、および多層プリント配線板 |
CN110785026A (zh) * | 2018-07-25 | 2020-02-11 | 日本梅克特隆株式会社 | 多层印刷线路板的制造方法和多层印刷线路板 |
JP7062548B2 (ja) | 2018-07-25 | 2022-05-17 | 日本メクトロン株式会社 | 多層プリント配線板の製造方法、および多層プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP5032205B2 (ja) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101153766B1 (ko) | 캐비티부를 갖는 다층 배선 기판 | |
JP4934334B2 (ja) | 両面銅張板 | |
US8044304B2 (en) | Multilayer printed circuit board | |
JP2009065008A (ja) | 導電性ペースト組成物 | |
JP4787195B2 (ja) | ビアホール充填用導電性ペースト組成物とそれを用いた多層配線基板 | |
JP4996838B2 (ja) | 多層配線基板 | |
JP2008244091A (ja) | 多層配線基板用層間接続ボンディングシート | |
JP5032205B2 (ja) | キャビティー部を有する多層配線基板 | |
JP4838606B2 (ja) | 樹脂付き銅箔 | |
JP4468080B2 (ja) | 多層配線基板用導電性ペースト組成物 | |
JP4468081B2 (ja) | 多層配線基板用導電性ペースト組成物 | |
JP4774215B2 (ja) | 多層プリント配線基板 | |
JP4965102B2 (ja) | ビアホール充填用導電性ペースト組成物 | |
JP4881193B2 (ja) | 導電性ペースト組成物 | |
JP4959966B2 (ja) | 多層配線基板用層間接続ボンディングシート | |
JP2009065009A (ja) | 多層配線基板 | |
JP4965286B2 (ja) | 多層配線基板 | |
JP4422555B2 (ja) | 多層配線基板用導電性ペースト組成物 | |
JP2008103427A (ja) | 離型フィルム | |
JP2008235833A (ja) | 多層配線基板用層間接続ボンディングシート | |
JP4481733B2 (ja) | 多層配線基板用導電性ペースト組成物 | |
JP4481734B2 (ja) | 多層配線基板用導電性ペースト組成物 | |
JP2008244061A (ja) | 多層配線基板用層間接続ボンディングシート | |
JP3783682B2 (ja) | プリプレグ及びこのプリプレグを用いたプリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20101101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |