JP2007535242A5

JP2007535242A5 -

Info

Publication number: JP2007535242A5
Application number: JP2007509647A
Authority: JP
Filing date: 2005-04-20
Publication date: 2008-05-08
Anticipated expiration: 2025-04-20

Claims

光電トランシーバをモニタリングするための回路であって、前記回路は、
光電トランシーバをホスト装置に接続するように構成された、ホストアダプタを備え、
前記ホストアダプタは、光電トランシーバから分離され、かつ光電トランシーバと明確に異なるデバイスであって、
前記ホストアダプタは、
前記光電トランシーバの動作条件に対応するデジタル値を、前記光電トランシーバから受信するための、トランシーバインタフェースと、
前記光電トランシーバから受信した前記デジタル値を含む、前記光電トランシーバに関連する情報を記憶するための、１つまたは複数のメモリアレイを含むメモリと、
前記デジタル値を制限値と比較してフラグ値を生成するように構成された、比較ロジックと（前記フラグ値は、前記光電トランシーバの動作中に前記メモリ内の事前定義されたフラグ記憶位置に記憶される）、
ホストから受信したコマンドに従って、前記事前定義されたフラグ記憶位置を含む、前記メモリ内の、ホストにより指定された位置から、前記ホストが読み出すことを可能にするように構成された、ホストインタフェースとを含む回路。
前記ホストアダプタは、前記ホストアダプタの制御動作のための制御ロジックを含む、請求項１に記載の回路。
前記制御ロジックは、前記光電トランシーバからの前記デジタル値の受信に応答した、前記比較ロジックの制御動作のためのロジックを含む、請求項２に記載の回路。
前記制御ロジックは、前記デジタル値を要求する、前記ホスト装置から受信した命令に応答して、前記ホスト装置に前記デジタル値を送信するためのロジックを含む、請求項２に記載の回路。
前記制御ロジックは、状態マシンを備える、請求項２に記載の回路。
前記制御ロジックは、プログラマブルプロセッサを備える、請求項２に記載の回路。
前記制御ロジックは、前記光電トランシーバまたは前記ホスト装置から受信した命令を一時的に記憶するためのバッファを含む、請求項２に記載の回路。
前記ホストアダプタは、前記メモリへのアクセスを制御するためのメモリアクセスロジックをさらに含む、請求項１に記載の回路。
前記メモリアクセスロジックは、前記ホスト装置から受信した信号に応答して、前記ホストアダプタによる動作の順序を制御するための、シーケンスロジックを含む、請求項８に記載の回路。
前記メモリアクセスロジックは、前記光電トランシーバから受信した信号に応答して、
前記ホストアダプタによる動作の順序を制御するための、シーケンスロジックを含む、請求項８に記載の回路。
前記ホストアダプタは、前記光電トランシーバから読み出しデータストリームを受信するため、および前記光電トランシーバに書き込みデータストリームを送信するための、読み出しデータ経路および書き込みデータ経路をさらに含む、請求項１に記載の回路。
前記トランシーバインタフェースは、前記光電トランシーバから受信した命令を一時的に記憶するためのバッファを含む、請求項１に記載の回路。
前記ホストインタフェースは、前記ホスト装置から受信した命令を一時的に記憶するためのバッファを含む、請求項１に記載の回路。
前記ホストアダプタは、前記光電トランシーバまたは前記ホスト装置から信号を受信するため、および前記光電トランシーバまたは前記ホスト装置に信号を送信するための、信号線をさらに含む、請求項１に記載の回路。
前記信号は、レーザドライバへの信号入力ＴＸ＋およびＴＸ−と、後置増幅器からの信号出力ＲＸ＋およびＲＸーと、信号損失（ＬｏｓｓｏｆＳｉｇｎａｌ（ＬＯＳ））インジケータと、トランスミッタ障害指示（ＴｒａｎｓｍｉｔｔｅｒＦａｕｌｔＩｎｄｉｃａｔｉｏｎ（ＴＸＦＡＵＬＴ））と、トランスミッタ無効化入力（ＴｒａｎｓｍｉｔｔｅｒＤｉｓａｂｌｅＩｎｐｕｔ（ＴＸＤＩＳ））信号とからなる群から選択される、請求項１４に記載の回路。
前記ホストアダプタと、前記ホスト装置とは、単一のハウジング内に収容される、請求項１に記載の回路。
前記光電トランシーバは、デジタルコントローラを含む、請求項１に記載の回路。
前記光電装置は、
複数のアナログ信号を前記光電装置から受信し（前記アナログ信号は、前記光電装置の動作条件に対応する）、前記受信したアナログ信号をデジタル値に変換するように構成された、アナログ−デジタル変換回路と、
前記ホストアダプタへの、前記デジタル値の少なくとも一部の通信を容易にするように構成された、インタフェースとを含む、請求項１に記載の回路。
前記アナログ−デジタル変換回路は、パワーレベル信号をデジタルパワーレベル値に変換するように構成され、前記ホストアダプタは、前記デジタルパワーレベル値を、前記ホストアダプタ内の前記メモリ内の事前定義されたパワーレベル位置に記憶するように構成される、請求項１８に記載の回路。
前記比較ロジックは、前記デジタルパワーレベル値をパワー制限値と比較し、前記デジタルパワー信号と前記パワー制限値との前記比較に基づいてパワーフラグ値を生成するためのロジックを含み、前記ホストアダプタは、前記パワーフラグ値を、前記ホストアダプタ内の前記メモリ内の事前定義されたパワーフラグ位置に記憶するように構成される、請求項１９に記載の回路。
前記アナログ−デジタル変換回路は、温度信号をデジタル温度値に変換するように構成され、前記ホストアダプタは、前記デジタル温度値を、前記ホストアダプタ内の前記メモリ内の事前定義された温度位置に記憶するように構成される、請求項１８に記載の回路。
前記比較ロジックは、前記デジタル温度値を温度制限値と比較し、前記デジタル温度信号と前記温度制限値との前記比較に基づいて温度フラグ値を生成するためのロジックを含み、前記ホストアダプタは、前記温度フラグ値を、前記ホストアダプタ内の前記メモリ内の事前定義された温度フラグ位置に記憶するように構成される、請求項２１に記載の回路。
前記複数のアナログ信号は、レーザバイアス電流と、レーザ出力パワーと、受信パワーとからなる組から選択される、２つのアナログ信号を含む、請求項１８に記載の回路。
前記アナログ−デジタル変換回路は、前記モニタリング回路の外部のソースから電圧信号を受信し、前記電圧信号をデジタル電圧値に変換するように構成され、前記ホストアダプタは、前記デジタル電圧値を、前記ホストアダプタ内の前記メモリ内のそれぞれの事前定義された位置に記憶するように構成される、請求項１８に記載の回路。
ホスト装置と、
光電トランシーバと、
前記光電トランシーバを前記ホスト装置に接続するように構成されたホストアダプタとを備えるシステムであって、
前記ホストアダプタは、光電トランシーバから分離され、かつ光電トランシーバと明確に異なるデバイスであって、
前記ホストアダプタは、
前記光電トランシーバの動作条件に対応するデジタル値を、前記光電トランシーバから受信するための、トランシーバインタフェースと、
前記光電トランシーバから受信した前記デジタル値を含む、前記光電トランシーバに関連する情報を記憶するための、１つまたは複数のメモリアレイを含むメモリと、
前記デジタル値を制限値と比較してフラグ値を生成するように構成された、比較ロジックと（前記フラグ値は、前記光電トランシーバの動作中に前記メモリ内の事前定義されたフラグ記憶位置に記憶される）、
ホストから受信したコマンドに従って、前記事前定義されたフラグ記憶位置を含む、前記メモリ内の、ホストにより指定された位置から、前記ホストが読み出すことを可能にするように構成された、ホストインタフェースとを含むシステム。
前記ホストアダプタは、前記ホストアダプタの制御動作のための制御ロジックを含む、請求項２５に記載のシステム。
前記制御ロジックは、前記光電トランシーバからの前記デジタル値の受信に応答した、前記比較ロジックの制御動作のためのロジックを含む、請求項２６に記載のシステム。
前記制御ロジックは、前記デジタル値を要求する、前記ホスト装置から受信した命令に応答して、前記ホスト装置に前記デジタル値を送信するためのロジックを含む、請求項２６に記載のシステム。
前記制御ロジックは、状態マシンを備える、請求項２６に記載のシステム。
前記制御ロジックは、プログラマブルプロセッサを備える、請求項２６に記載のシステム。
前記制御ロジックは、前記光電トランシーバまたは前記ホスト装置から受信した命令を一時的に記憶するためのバッファを含む、請求項２６に記載のシステム。
前記ホストアダプタは、前記メモリへのアクセスを制御するためのメモリアクセスロジックをさらに備える、請求項２５に記載のシステム。
前記メモリアクセスロジックは、前記ホスト装置から受信した信号に応答して、前記ホストアダプタによる動作の順序を制御するための、シーケンスロジックを含む、請求項３２に記載のシステム。
前記メモリアクセスロジックは、前記光電トランシーバから受信した信号に応答して、前記ホストアダプタによる動作の順序を制御するための、シーケンスロジックを含む、請求項３２に記載のシステム。
前記ホストアダプタは、前記光電トランシーバから読み出しデータストリームを受信するため、および前記光電トランシーバに書き込みデータストリームを送信するための、読み出しデータ経路および書き込みデータ経路をさらに含む、請求項２５に記載のシステム。
前記トランシーバインタフェースは、前記光電トランシーバから受信した命令を一時的に記憶するためのバッファを含む、請求項２５に記載のシステム。
前記ホストインタフェースは、前記ホスト装置から受信した命令を一時的に記憶するためのバッファを含む、請求項２５に記載のシステム。
前記ホストアダプタは、前記光電トランシーバまたは前記ホスト装置から信号を受信するため、および前記光電トランシーバまたは前記ホスト装置に信号を送信するための、信号線をさらに含む、請求項２５に記載のシステム。
前記信号は、レーザドライバへの信号入力ＴＸ＋およびＴＸ−と、後置増幅器からの信号出力ＲＸ＋およびＲＸーと、信号損失（ＬｏｓｓｏｆＳｉｇｎａｌ（ＬＯＳ））インジケータと、トランスミッタ障害指示（ＴｒａｎｓｍｉｔｔｅｒＦａｕｌｔＩｎｄｉｃａｔｉｏｎ（ＴＸＦＡＵＬＴ））と、トランスミッタ無効化入力（ＴｒａｎｓｍｉｔｔｅｒＤｉｓａｂｌｅＩｎｐｕｔ（ＴＸＤＩＳ））信号とからなる群から選択される、請求項３８に記載のシステム。
前記ホストアダプタと、前記ホスト装置とは、単一のハウジング内に収容される、請求項２５に記載のシステム。
前記光電トランシーバは、デジタルコントローラを含む、請求項２５に記載のシステム。
前記光電装置は、
複数のアナログ信号を前記光電装置から受信し（前記アナログ信号は、前記光電装置の動作条件に対応する）、前記受信したアナログ信号をデジタル値に変換するように構成された、アナログ−デジタル変換回路と、
前記ホストアダプタへの、前記デジタル値の少なくとも一部の通信を容易にするように構成された、インタフェースとを含む、請求項２５に記載のシステム。
前記アナログ−デジタル変換回路は、パワーレベル信号をデジタルパワーレベル値に変換するように構成され、前記ホストアダプタは、前記デジタルパワーレベル値を、前記ホストアダプタ内の前記メモリ内の事前定義されたパワーレベル位置に記憶するように構成される、請求項４２に記載のシステム。
前記比較ロジックは、前記デジタルパワーレベル値をパワー制限値と比較し、前記デジタルパワー信号と前記パワー制限値との前記比較に基づいてパワーフラグ値を生成するためのロジックを含み、前記ホストアダプタは、前記パワーフラグ値を、前記ホストアダプタ内の前記メモリ内の事前定義されたパワーフラグ位置に記憶するように構成される、請求項４３に記載のシステム。
前記アナログ−デジタル変換回路は、温度信号をデジタル温度値に変換するように構成され、前記ホストアダプタは、前記デジタル温度値を、前記ホストアダプタ内の前記メモリ内の事前定義された温度位置に記憶するように構成される、請求項４２に記載のシステム。
前記比較ロジックは、前記デジタル温度値を温度制限値と比較し、前記デジタル温度信号と前記温度制限値との前記比較に基づいて温度フラグ値を生成するためのロジックを含み、前記ホストアダプタは、前記温度フラグ値を、前記ホストアダプタ内の前記メモリ内の事前定義された温度フラグ位置に記憶するように構成される、請求項４５に記載のシステム。
前記複数のアナログ信号は、レーザバイアス電流と、レーザ出力パワーと、受信パワーとからなる組から選択される、２つのアナログ信号を含む、請求項４２に記載のシステム。
前記アナログ−デジタル変換回路は、前記モニタリング回路の外部のソースから電圧信号を受信し、前記電圧信号をデジタル電圧値に変換するように構成され、前記ホストアダプタは、前記デジタル電圧値を、前記ホストアダプタ内の前記メモリ内のそれぞれの事前定義された位置に記憶するように構成される、請求項４２に記載のシステム。
光電装置をモニタリングするための方法であって、
前記光電装置に接続されたホストアダプタにおいて、前記ホストアダプタは、光電トランシーバから分離され、かつ光電トランシーバと明確に異なるデバイスであって、
複数のアナログ信号を前記光電装置から受信するステップと（前記アナログ信号は、前記光電装置の動作条件に対応する）、
前記受信したアナログ信号をデジタル値に変換するステップと、前記デジタル値を前記ホストアダプタ内の事前定義された位置に記憶するステップと、
前記デジタル値を制限値と比較してフラグ値を生成するステップと、前記フラグ値を前記ホストアダプタ内の事前定義されたフラグ位置に記憶するステップと、
ホスト装置から受信した命令に従って、前記事前定義されたフラグ位置を含む、前記ホストアダプタ内の、ホストにより指定された位置から、前記ホスト装置が読み出すことを可能にするステップとを含む方法。