JP2002057727A - 半導体集積回路および光通信モジュール - Google Patents
半導体集積回路および光通信モジュールInfo
- Publication number
- JP2002057727A JP2002057727A JP2000242618A JP2000242618A JP2002057727A JP 2002057727 A JP2002057727 A JP 2002057727A JP 2000242618 A JP2000242618 A JP 2000242618A JP 2000242618 A JP2000242618 A JP 2000242618A JP 2002057727 A JP2002057727 A JP 2002057727A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- outside
- optical
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/29—Repeaters
- H04B10/291—Repeaters in which processing or amplification is carried out without conversion of the main signal from optical form
- H04B10/299—Signal waveform processing, e.g. reshaping or retiming
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31716—Testing of input or output with loop-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optical Communication System (AREA)
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】
【課題】 光通信モジュールに搭載されるトランシーバ
ＩＣをループバックＩＣのようなディスクリート部品を
用いずにＩＣ単体で行うことができるとともに、光通信
モジュールの動作試験および調整を容易に可能とし、か
つ、モジュールの設計が容易な光通信モジュールを提供
する。 【解決手段】 外部から入力される多重化された複数チ
ャネルのシリアル信号を各チャネルごとの信号に分離し
て外部に出力するとともに受信信号の変化を検出してク
ロック信号を生成する受信回路部（１１０）と、外部か
ら入力される複数チャネルのシリアル信号を時分割多重
化して外部に出力する送信回路部（１２０）とを備えた
通信用半導体集積回路（１００）において、前記受信回
路部で分離された信号を前記送信回路部の入力側の伝送
路へと帰還させるループバック経路（１７０）と、該ル
ープバック経路に信号伝送路を切替可能なセレクタ（１
６１，１６２）とを設けるようにした。
ＩＣをループバックＩＣのようなディスクリート部品を
用いずにＩＣ単体で行うことができるとともに、光通信
モジュールの動作試験および調整を容易に可能とし、か
つ、モジュールの設計が容易な光通信モジュールを提供
する。 【解決手段】 外部から入力される多重化された複数チ
ャネルのシリアル信号を各チャネルごとの信号に分離し
て外部に出力するとともに受信信号の変化を検出してク
ロック信号を生成する受信回路部（１１０）と、外部か
ら入力される複数チャネルのシリアル信号を時分割多重
化して外部に出力する送信回路部（１２０）とを備えた
通信用半導体集積回路（１００）において、前記受信回
路部で分離された信号を前記送信回路部の入力側の伝送
路へと帰還させるループバック経路（１７０）と、該ル
ープバック経路に信号伝送路を切替可能なセレクタ（１
６１，１６２）とを設けるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、光伝送路により通
信を行う光通信モジュールに搭載される半導体装置に適
用して有用な技術に関し、特にループバック経路により
電気信号を受信側から送信側へ帰還させて光通信モジュ
ールをテストする場合に利用して有用な技術に関する。
信を行う光通信モジュールに搭載される半導体装置に適
用して有用な技術に関し、特にループバック経路により
電気信号を受信側から送信側へ帰還させて光通信モジュ
ールをテストする場合に利用して有用な技術に関する。
【０００２】
【従来の技術】光通信においては、複数チャネルの低速
な電気信号を１本の高速な電気信号に多重化し、これを
光信号に変換して伝送するのが一般的であり、多重化並
びに光−電変換のために光通信モジュールが使用されて
いる。
な電気信号を１本の高速な電気信号に多重化し、これを
光信号に変換して伝送するのが一般的であり、多重化並
びに光−電変換のために光通信モジュールが使用されて
いる。
【０００３】近年、光通信ネットワークが急速に拡大さ
れ、それに伴い品質の良い光通信を低コストで実現すべ
く、光通信モジュールの高集積化が進められている。
れ、それに伴い品質の良い光通信を低コストで実現すべ
く、光通信モジュールの高集積化が進められている。
【０００４】従来の光通信モジュールの概略構成図を図
５に示す。図５の光通信モジュール１０は、他局の光通
信装置から送信された光信号を電気信号に変換するフォ
トダイオードや変換された電気信号を増幅するプリアン
プからなる光／電気変換部２０と、多重化された電気信
号を各チャネルごとに分離するデマルチプレクサ等から
なる受信ＩＣ１１０と、外部から入力された複数チャネ
ルの信号を時分割多重化するマルチプレクサ等からなる
送信ＩＣ１２０と、電気信号を光信号に変換するレーザ
ダイオードやレーザダイオードを駆動するＬＤドライバ
からなる電気／光変換部４０とを備えている。従来、一
般には受信ＩＣ１２０と送信ＩＣ１１０とは別々のＩＣ
で構成されていた。
５に示す。図５の光通信モジュール１０は、他局の光通
信装置から送信された光信号を電気信号に変換するフォ
トダイオードや変換された電気信号を増幅するプリアン
プからなる光／電気変換部２０と、多重化された電気信
号を各チャネルごとに分離するデマルチプレクサ等から
なる受信ＩＣ１１０と、外部から入力された複数チャネ
ルの信号を時分割多重化するマルチプレクサ等からなる
送信ＩＣ１２０と、電気信号を光信号に変換するレーザ
ダイオードやレーザダイオードを駆動するＬＤドライバ
からなる電気／光変換部４０とを備えている。従来、一
般には受信ＩＣ１２０と送信ＩＣ１１０とは別々のＩＣ
で構成されていた。
【０００５】このような光通信モジュール１０を２つの
局に備えた光通信システムにおいては、他局から送信さ
れた光多重化信号は光ファイバを介して自局側の光通信
モジュールの外部入力端子から入力信号Ｉｐとして受信
され、上記光／電気変換部２０に供給されてフォトダイ
オードにより電気信号に変換された後、プリアンプで増
幅されて受信ＩＣ１１０の入力端子に供給される。そし
て、受信ＩＣ１１０で複数チャネルの信号に分離されて
例えば次段の通信装置等に出力信号Ｏｉｃとして供給さ
れる。
局に備えた光通信システムにおいては、他局から送信さ
れた光多重化信号は光ファイバを介して自局側の光通信
モジュールの外部入力端子から入力信号Ｉｐとして受信
され、上記光／電気変換部２０に供給されてフォトダイ
オードにより電気信号に変換された後、プリアンプで増
幅されて受信ＩＣ１１０の入力端子に供給される。そし
て、受信ＩＣ１１０で複数チャネルの信号に分離されて
例えば次段の通信装置等に出力信号Ｏｉｃとして供給さ
れる。
【０００６】一方、自局から送信を行う場合には、複数
チャネルの入力信号Ｉｉｃを送信ＩＣ１２０で多重化し
た後、電気／光変換部４０で光信号に変換して出力信号
Ｏｐとして光ファイバへ出力される。
チャネルの入力信号Ｉｉｃを送信ＩＣ１２０で多重化し
た後、電気／光変換部４０で光信号に変換して出力信号
Ｏｐとして光ファイバへ出力される。
【０００７】このような光通信モジュールの動作試験お
よび光信号の強度調整などの調整作業は、光ファイバか
らの入力信号Ｉｐと受信ＩＣ１１０からの出力信号Ｏｉ
ｃとの相関関係、並びに送信ＩＣ１２０への入力信号Ｉ
ｉｃと光ファイバへの出力信号Ｏｐとの相関関係を観測
することによって行なうことが出来る。
よび光信号の強度調整などの調整作業は、光ファイバか
らの入力信号Ｉｐと受信ＩＣ１１０からの出力信号Ｏｉ
ｃとの相関関係、並びに送信ＩＣ１２０への入力信号Ｉ
ｉｃと光ファイバへの出力信号Ｏｐとの相関関係を観測
することによって行なうことが出来る。
【０００８】しかしながら、一度組み上げた光通信シス
テムを前記した方法で試験・調整する場合には、装置を
分解して所定の試験装置を所定の箇所に接続して行う必
要があるため多大な時間を要するとともに費用が嵩んで
しまい実用的ではなかった。
テムを前記した方法で試験・調整する場合には、装置を
分解して所定の試験装置を所定の箇所に接続して行う必
要があるため多大な時間を要するとともに費用が嵩んで
しまい実用的ではなかった。
【０００９】そこで、送信ＩＣ１２０と受信ＩＣ１１０
との間にループバック用の経路１７０を設けた光通信モ
ジュール（図５（ｂ））を利用して、受信ＩＣ１１０か
らの出力信号をループバック経路１７０を通って送信Ｉ
Ｃ１２０へ帰還させることで、光ファイバからの入力信
号Ｉｐと光ファイバへの出力信号Ｏｐとの相関関係を観
測するだけで光通信モジュールの試験・調整を可能とす
る技術が従来提案されている（特開平８−２１３９５１
号公報等）。
との間にループバック用の経路１７０を設けた光通信モ
ジュール（図５（ｂ））を利用して、受信ＩＣ１１０か
らの出力信号をループバック経路１７０を通って送信Ｉ
Ｃ１２０へ帰還させることで、光ファイバからの入力信
号Ｉｐと光ファイバへの出力信号Ｏｐとの相関関係を観
測するだけで光通信モジュールの試験・調整を可能とす
る技術が従来提案されている（特開平８−２１３９５１
号公報等）。
【００１０】
【発明が解決しようとする課題】しかしながら、上記ル
ープバック経路１７０を利用して光通信モジュールの試
験・調整を行う技術では、受信ＩＣで分離された複数チ
ャネルの信号を帰還させるため、チャネル数分のループ
バック経路１７０が必要となり、さらに各配線間のクロ
ストークや各配線ごとの信号遅延のばらつきを一定値以
下にしなければならないなど、その配線設計並びにボー
ドの作製が困難になるという問題がある。
ープバック経路１７０を利用して光通信モジュールの試
験・調整を行う技術では、受信ＩＣで分離された複数チ
ャネルの信号を帰還させるため、チャネル数分のループ
バック経路１７０が必要となり、さらに各配線間のクロ
ストークや各配線ごとの信号遅延のばらつきを一定値以
下にしなければならないなど、その配線設計並びにボー
ドの作製が困難になるという問題がある。
【００１１】また、図５（ｂ）に示すようにループバッ
ク経路１７０上での信号の鈍りや信号遅延を修正するた
めに該経路１７０上にループバック用バッファＩＣ６０
を設ける場合もある。この回路を用いた経路で試験を行
う場合、送信ＩＣ１２０および受信ＩＣ１１０が光通信
に適した高速動作を実現可能に設計されているように、
ループバック用バッファＩＣ６０も高速動作可能に設計
されなければ、信号がこのループバック用バッファＩＣ
を通過する際にＩＣから何らかの影響を与えられること
も考えられ、モジュール性能を正確に反映した試験結果
を得ることができない。しかしながら、ループバック用
バッファＩＣは例えばＡＳＩＣ（Application Specifie
d IC：特定用途向けＩＣ）などで生産され、送信ＩＣ１
２０や受信ＩＣ１１０と同様の高速動作が保証されるわ
けではないので、光通信モジュールの性能のみを反映し
た試験結果が得られない。
ク経路１７０上での信号の鈍りや信号遅延を修正するた
めに該経路１７０上にループバック用バッファＩＣ６０
を設ける場合もある。この回路を用いた経路で試験を行
う場合、送信ＩＣ１２０および受信ＩＣ１１０が光通信
に適した高速動作を実現可能に設計されているように、
ループバック用バッファＩＣ６０も高速動作可能に設計
されなければ、信号がこのループバック用バッファＩＣ
を通過する際にＩＣから何らかの影響を与えられること
も考えられ、モジュール性能を正確に反映した試験結果
を得ることができない。しかしながら、ループバック用
バッファＩＣは例えばＡＳＩＣ（Application Specifie
d IC：特定用途向けＩＣ）などで生産され、送信ＩＣ１
２０や受信ＩＣ１１０と同様の高速動作が保証されるわ
けではないので、光通信モジュールの性能のみを反映し
た試験結果が得られない。
【００１２】また、ループバック用バッファＩＣ６０を
設計する際には、該ループバック用バッファＩＣ６０の
インタフェース規格を、受信ＩＣ１１０の出力インタフ
ェースの規格と送信ＩＣ１２０の入力インタフェースの
規格とに合わせる必要があるなど、その設計も煩雑であ
る。
設計する際には、該ループバック用バッファＩＣ６０の
インタフェース規格を、受信ＩＣ１１０の出力インタフ
ェースの規格と送信ＩＣ１２０の入力インタフェースの
規格とに合わせる必要があるなど、その設計も煩雑であ
る。
【００１３】この発明の目的は、光通信モジュールに搭
載されるトランシーバＩＣの動作試験を上記ループバッ
クＩＣのようなディスクリート部品を用いずＩＣ単体で
行うことのできる半導体集積回路を提供することにあ
る。
載されるトランシーバＩＣの動作試験を上記ループバッ
クＩＣのようなディスクリート部品を用いずＩＣ単体で
行うことのできる半導体集積回路を提供することにあ
る。
【００１４】この発明の他の目的は、通常の通信動作で
は使用されず試験時にのみ使用されるようなディスクリ
ート部品を必要とせず、通常の通信動作で使用される部
品（ＩＣ）のみを動作させたモジュールレベルでの試験
を可能とし、かつ、モジュールの設計が容易な光通信モ
ジュールを提供することにある。
は使用されず試験時にのみ使用されるようなディスクリ
ート部品を必要とせず、通常の通信動作で使用される部
品（ＩＣ）のみを動作させたモジュールレベルでの試験
を可能とし、かつ、モジュールの設計が容易な光通信モ
ジュールを提供することにある。
【００１５】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添付図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添付図面
から明らかになるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明の概要を説明すれば、下記のとおりである。すなわ
ち、外部から入力される多重化された複数チャネルのシ
リアル信号を各チャネルごとの信号に分離して外部に出
力するとともに、受信信号の変化を検出してクロック信
号を生成する受信回路部と、外部から入力される複数チ
ャネルのシリアル信号を時分割多重化して外部に出力す
る送信回路部とを備えた通信用半導体集積回路におい
て、前記受信回路部で分離された信号を前記送信回路部
の入力側の伝送路へと帰還させるループバック経路と、
該ループバック経路と正規の入力信号伝送路とを切替可
能なセレクタとを設けるようにした。
発明の概要を説明すれば、下記のとおりである。すなわ
ち、外部から入力される多重化された複数チャネルのシ
リアル信号を各チャネルごとの信号に分離して外部に出
力するとともに、受信信号の変化を検出してクロック信
号を生成する受信回路部と、外部から入力される複数チ
ャネルのシリアル信号を時分割多重化して外部に出力す
る送信回路部とを備えた通信用半導体集積回路におい
て、前記受信回路部で分離された信号を前記送信回路部
の入力側の伝送路へと帰還させるループバック経路と、
該ループバック経路と正規の入力信号伝送路とを切替可
能なセレクタとを設けるようにした。
【００１７】上記した手段によれば、ループバック経路
も送受信回路部と同一チップ上に形成されるため、ルー
プバック経路がチップ外部に形成されている場合に比べ
て遅延が少なくされるので、ループバック経路を使用し
た動作試験で送受信ＩＣの性能を正確に反映させた結果
を得ることができる。また、動作試験を行う際、ループ
バック用バッファＩＣ等のディスクリート部品を必要と
しないので、送受信ＩＣ単体を試験装置等に接続するだ
けで容易に動作試験を行うことができ送受信ＩＣを評価
することができる。
も送受信回路部と同一チップ上に形成されるため、ルー
プバック経路がチップ外部に形成されている場合に比べ
て遅延が少なくされるので、ループバック経路を使用し
た動作試験で送受信ＩＣの性能を正確に反映させた結果
を得ることができる。また、動作試験を行う際、ループ
バック用バッファＩＣ等のディスクリート部品を必要と
しないので、送受信ＩＣ単体を試験装置等に接続するだ
けで容易に動作試験を行うことができ送受信ＩＣを評価
することができる。
【００１８】望ましくは、前記送信回路部は、入力信号
のタイミングばらつきを吸収するファーストイン・ファ
ーストアウト（ＦＩＦＯ）方式のバッファと、該バッフ
ァにより同期化された複数チャネルのシリアル信号を時
分割多重化するマルチプレクサと、基準クロックに基づ
いて前記バッファとマルチプレクサの動作クロックを生
成するクロック生成回路とから構成され、前記セレクタ
は、外部から前記送信回路部に入力される正規の信号ま
たは前記ループバック経路を介して供給される前記受信
回路部からの信号の何れかを選択して前記バッファに入
力するように構成されるようにする。これにより、セレ
クタに供給される選択信号のみで、通常の通信時と動作
試験時の伝送路とを容易に切替可能になる。
のタイミングばらつきを吸収するファーストイン・ファ
ーストアウト（ＦＩＦＯ）方式のバッファと、該バッフ
ァにより同期化された複数チャネルのシリアル信号を時
分割多重化するマルチプレクサと、基準クロックに基づ
いて前記バッファとマルチプレクサの動作クロックを生
成するクロック生成回路とから構成され、前記セレクタ
は、外部から前記送信回路部に入力される正規の信号ま
たは前記ループバック経路を介して供給される前記受信
回路部からの信号の何れかを選択して前記バッファに入
力するように構成されるようにする。これにより、セレ
クタに供給される選択信号のみで、通常の通信時と動作
試験時の伝送路とを容易に切替可能になる。
【００１９】また、望ましくは、上記ループバック経路
は前記受信回路部で分離された複数チャネルの信号と受
信信号から得られたクロック信号とを共に帰還させるよ
うにするとよい。これにより、データ信号とクロック信
号の両方についての動作試験を行うことが出来る。
は前記受信回路部で分離された複数チャネルの信号と受
信信号から得られたクロック信号とを共に帰還させるよ
うにするとよい。これにより、データ信号とクロック信
号の両方についての動作試験を行うことが出来る。
【００２０】さらに、前記受信回路部には信号を外部へ
出力するための出力バッファ回路が、また前記送信回路
部には外部から複数チャネルの信号を取り込むための入
力バッファ回路がそれぞれ設けられ、前記ループバック
経路は上記出力バッファ回路および入力バッファ回路よ
りも受信回路部および送信回路側に設けられるようにす
る。これにより、当該送受信ＩＣのインタフェース規格
すなわち信号の振幅レベル等を考慮することなく受信回
路の出力信号を送信回路に伝送できるため、ループバッ
ク経路の設計が容易なものとなる。
出力するための出力バッファ回路が、また前記送信回路
部には外部から複数チャネルの信号を取り込むための入
力バッファ回路がそれぞれ設けられ、前記ループバック
経路は上記出力バッファ回路および入力バッファ回路よ
りも受信回路部および送信回路側に設けられるようにす
る。これにより、当該送受信ＩＣのインタフェース規格
すなわち信号の振幅レベル等を考慮することなく受信回
路の出力信号を送信回路に伝送できるため、ループバッ
ク経路の設計が容易なものとなる。
【００２１】また、上述の半導体集積回路と、光ファイ
バからの光信号を電気信号に変換する光／電気変換部
と、該半導体装置の送信回路から送信された電気信号を
光信号に変換する電気／光変換部とを備えた光通信モジ
ュールは、前記半導体集積回路のループバック経路を有
効にすることにより、入力光信号と出力光信号を比較す
るだけで容易に動作試験を行うことができるとともに、
前記光／電気変換部、電気／光変換部の調整を行うこと
もできる。
バからの光信号を電気信号に変換する光／電気変換部
と、該半導体装置の送信回路から送信された電気信号を
光信号に変換する電気／光変換部とを備えた光通信モジ
ュールは、前記半導体集積回路のループバック経路を有
効にすることにより、入力光信号と出力光信号を比較す
るだけで容易に動作試験を行うことができるとともに、
前記光／電気変換部、電気／光変換部の調整を行うこと
もできる。
【００２２】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。図１は、本発明の半導体集積回
路の実施例である光通信用トランシーバＩＣの概略構成
図である。トランシーバＩＣ１００は、受信回路部１１
０と送信回路部１２０とが同一の半導体基板に形成され
てなる半導体集積回路である。上記受信回路部１１０
は、受信処理回路１３０を備えており、受信した多重化
シリアル信号をチャネルごとのシリアル信号に変換して
出力する。一方、送信回路部１２０は、送信処理回路１
５０を備えており、入力した複数チャネルのシリアル信
号を時分割多重化して高速の多重化シリアル信号へと変
換して出力する。受信回路部１１０と送信回路部１２０
の出力部には所望の振幅レベルの信号に変換して出力す
る出力バッファ回路１４０，１４３が設けられ、入力部
には入力信号を増幅して所望のレベルの信号に変換した
り波形整形する入力バッファ回路１４１，１４２が設け
られている。
面に基づいて説明する。図１は、本発明の半導体集積回
路の実施例である光通信用トランシーバＩＣの概略構成
図である。トランシーバＩＣ１００は、受信回路部１１
０と送信回路部１２０とが同一の半導体基板に形成され
てなる半導体集積回路である。上記受信回路部１１０
は、受信処理回路１３０を備えており、受信した多重化
シリアル信号をチャネルごとのシリアル信号に変換して
出力する。一方、送信回路部１２０は、送信処理回路１
５０を備えており、入力した複数チャネルのシリアル信
号を時分割多重化して高速の多重化シリアル信号へと変
換して出力する。受信回路部１１０と送信回路部１２０
の出力部には所望の振幅レベルの信号に変換して出力す
る出力バッファ回路１４０，１４３が設けられ、入力部
には入力信号を増幅して所望のレベルの信号に変換した
り波形整形する入力バッファ回路１４１，１４２が設け
られている。
【００２３】また、この実施例の光通信用トランシーバ
ＩＣ１００には、受信回路部１１０と送信回路部１２０
の信号経路の途中を結ぶループバック経路１７０が設け
られており、受信回路部１１０の受信処理回路１３０か
ら出力された信号が送信回路部１２０の送信処理回路１
５０に帰還されるように構成されている。ループバック
経路１７０を介して転送される信号には、チャネルごと
に分離されたデータ信号ＤＴｒの他に受信信号から復元
されたクロック信号ＣＫとが含まれる。
ＩＣ１００には、受信回路部１１０と送信回路部１２０
の信号経路の途中を結ぶループバック経路１７０が設け
られており、受信回路部１１０の受信処理回路１３０か
ら出力された信号が送信回路部１２０の送信処理回路１
５０に帰還されるように構成されている。ループバック
経路１７０を介して転送される信号には、チャネルごと
に分離されたデータ信号ＤＴｒの他に受信信号から復元
されたクロック信号ＣＫとが含まれる。
【００２４】送信回路部１２０の送信処理回路１５０の
前段にはセレクタ１６１、１６２が設けられており、ル
ープバック経路１７０からの信号ＤＴｒ，ＣＫと外部か
らの基準クロックＣＫ０および送信データＤＴｔの何れ
かを送信処理回路１５０に入力するか選択信号ＬＳによ
って制御される。一方のセレクタ１６１はデータ信号Ｄ
Ｔｒ，ＤＴｔに対応するもの、他方のセレクタ１６２は
クロック信号ＣＫ，ＣＫ０に対応して設けられており、
外部から供給される制御信号ＬＳによって同時に制御さ
れるものである。
前段にはセレクタ１６１、１６２が設けられており、ル
ープバック経路１７０からの信号ＤＴｒ，ＣＫと外部か
らの基準クロックＣＫ０および送信データＤＴｔの何れ
かを送信処理回路１５０に入力するか選択信号ＬＳによ
って制御される。一方のセレクタ１６１はデータ信号Ｄ
Ｔｒ，ＤＴｔに対応するもの、他方のセレクタ１６２は
クロック信号ＣＫ，ＣＫ０に対応して設けられており、
外部から供給される制御信号ＬＳによって同時に制御さ
れるものである。
【００２５】受信回路部１１０を構成する受信処理回路
１３０は、受信したデータ信号の波形を成形するととも
に受信データ信号の変化を捉えてクロックＣＫを生成す
る回路（ＣＤＲ）１３２や、多重化されている１６チャ
ネルの受信データ信号を各チャネル毎のデータ信号に分
離するデマルチプレクサ１３１などから構成されてい
る。上記ＣＤＲ回路１３２には、受信データから抽出さ
れたクロックを基準クロックとして安定した周波数のク
ロックを生成して上記デマルチプレクサ１３１に供給す
る図示略の受信用ＰＬＬ（フェーズ・ロックド・ルー
プ）回路などが設けられている。
１３０は、受信したデータ信号の波形を成形するととも
に受信データ信号の変化を捉えてクロックＣＫを生成す
る回路（ＣＤＲ）１３２や、多重化されている１６チャ
ネルの受信データ信号を各チャネル毎のデータ信号に分
離するデマルチプレクサ１３１などから構成されてい
る。上記ＣＤＲ回路１３２には、受信データから抽出さ
れたクロックを基準クロックとして安定した周波数のク
ロックを生成して上記デマルチプレクサ１３１に供給す
る図示略の受信用ＰＬＬ（フェーズ・ロックド・ルー
プ）回路などが設けられている。
【００２６】送信回路部１２０を構成する送信処理回路
１５０は、各転送レートが例えば６２２Ｍｂ／ｓの１６
チャネルのデータ信号を１０ＧＨｚのデータ信号に多重
化して送信する機能を有するもので、データ取り込み用
の入力クロックのジッタによる誤動作を防止するため、
データ入力部にＦＩＦＯ（ファーストイン・ファースト
アウト）方式のバッファメモリ１５２を備えている。ま
た、バッファメモリ１５２の後段にはバッファメモリ１
５２から読み出された１６チャネルの６２２ＭＨｚのデ
ータ信号を１０ＧＨｚのデータ信号に多重化するマルチ
プレクサ１５１が設けられている。なお、バッファメモ
リ１５２およびマルチプレクサ１５１には、外部から供
給されるクロックＣＫ０もしくは受信データから抽出さ
れたクロックＣＫを基準クロックとして送信用ＰＬＬ回
路１５３で生成した安定した周波数のクロックが供給さ
れるように構成されている。
１５０は、各転送レートが例えば６２２Ｍｂ／ｓの１６
チャネルのデータ信号を１０ＧＨｚのデータ信号に多重
化して送信する機能を有するもので、データ取り込み用
の入力クロックのジッタによる誤動作を防止するため、
データ入力部にＦＩＦＯ（ファーストイン・ファースト
アウト）方式のバッファメモリ１５２を備えている。ま
た、バッファメモリ１５２の後段にはバッファメモリ１
５２から読み出された１６チャネルの６２２ＭＨｚのデ
ータ信号を１０ＧＨｚのデータ信号に多重化するマルチ
プレクサ１５１が設けられている。なお、バッファメモ
リ１５２およびマルチプレクサ１５１には、外部から供
給されるクロックＣＫ０もしくは受信データから抽出さ
れたクロックＣＫを基準クロックとして送信用ＰＬＬ回
路１５３で生成した安定した周波数のクロックが供給さ
れるように構成されている。
【００２７】本実施例のトランシーバＩＣは、外部から
受信回路部に入力された受信信号を、受信処理回路１３
０で複数チャネルに分離して出力バッファ回路１４０を
介して外部へ出力される。また、外部から送信回路に入
力された複数チャネルの信号を、送信処理回路１５０で
時分割多重化されて外部へ出力する。ここで、通常動作
時にはセレクタ１６１，１６２は外部から供給される選
択信号ＬＳによって入力バッファにより取り込まれた信
号を送信処理回路１５０に供給するように制御される。
受信回路部に入力された受信信号を、受信処理回路１３
０で複数チャネルに分離して出力バッファ回路１４０を
介して外部へ出力される。また、外部から送信回路に入
力された複数チャネルの信号を、送信処理回路１５０で
時分割多重化されて外部へ出力する。ここで、通常動作
時にはセレクタ１６１，１６２は外部から供給される選
択信号ＬＳによって入力バッファにより取り込まれた信
号を送信処理回路１５０に供給するように制御される。
【００２８】一方、動作試験時には、チップ外から所定
の選択信号ＬＳを入力することで、ループバック経路１
７０からの信号を送信処理回路１５０に供給するように
セレクタ１６１，１６２を制御する。それにより、受信
処理回路１３０で複数のチャネルに分離された電気信号
はループバック経路１７０を通ってそのまま送信処理回
路１５０に入力され、時分割多重化されて外部へ出力さ
れる。
の選択信号ＬＳを入力することで、ループバック経路１
７０からの信号を送信処理回路１５０に供給するように
セレクタ１６１，１６２を制御する。それにより、受信
処理回路１３０で複数のチャネルに分離された電気信号
はループバック経路１７０を通ってそのまま送信処理回
路１５０に入力され、時分割多重化されて外部へ出力さ
れる。
【００２９】図２は、図１の光通信用ＩＣ１００を搭載
した光通信モジュールの概略構成図である。同図におい
て、図１に示すトランシーバＩＣ１００のセレクタ１６
１，１６２は１つのセレクタ１６０としてまとめて記
し、送信用ＰＬＬ１５３等は省略している。
した光通信モジュールの概略構成図である。同図におい
て、図１に示すトランシーバＩＣ１００のセレクタ１６
１，１６２は１つのセレクタ１６０としてまとめて記
し、送信用ＰＬＬ１５３等は省略している。
【００３０】この光通信用モジュール１０は、トランシ
ーバＩＣ１００と、フォトダイオード２２およびプリア
ンプ２１からなる光／電気変換部と、ＬＤドライバおよ
びレーザダイオードからなる電気／光変換部１３０と、
低次通信用の外付けＩＣ３０とで構成されている。
ーバＩＣ１００と、フォトダイオード２２およびプリア
ンプ２１からなる光／電気変換部と、ＬＤドライバおよ
びレーザダイオードからなる電気／光変換部１３０と、
低次通信用の外付けＩＣ３０とで構成されている。
【００３１】この光通信用モジュール１０によれば、光
ファイバ５０から受信した光信号は、フォトダイオード
２２によって電気信号に変換され、さらにプリアンプ２
１で増幅されてトランシーバＩＣ１００の受信回路１１
０に供給される。受信回路部１１０に入力された電気信
号は、入力バッファ回路１４１を介して受信処理回路１
３０に供給され各チャネル毎のデータ信号に分離され、
その後、出力バッファ回路１４０を介して低次通信用Ｉ
Ｃに出力され、例えば、各々の通信用機器に供給され
る。
ファイバ５０から受信した光信号は、フォトダイオード
２２によって電気信号に変換され、さらにプリアンプ２
１で増幅されてトランシーバＩＣ１００の受信回路１１
０に供給される。受信回路部１１０に入力された電気信
号は、入力バッファ回路１４１を介して受信処理回路１
３０に供給され各チャネル毎のデータ信号に分離され、
その後、出力バッファ回路１４０を介して低次通信用Ｉ
Ｃに出力され、例えば、各々の通信用機器に供給され
る。
【００３２】また、外部の通信用機器から入力された送
信データ信号は、低次通信用ＩＣ３０を介して送信回路
部１２０の入力バッファ回路１４２により取り込まれ、
送信回路部１２０内の送信処理回路１５０で複数チャネ
ルのデータ信号が一つの信号に時分割多重化された後、
出力バッファ回路１４３によってＬＤドライバ４１に供
給される。そして、レーザダイオード４２により光信号
に変換されて光ファイバに出力される。このとき、セレ
クタ１６０は外部から供給される選択信号ＬＳによって
入力バッファにより取り込まれた信号を送信処理回路１
５０に供給するように制御される。
信データ信号は、低次通信用ＩＣ３０を介して送信回路
部１２０の入力バッファ回路１４２により取り込まれ、
送信回路部１２０内の送信処理回路１５０で複数チャネ
ルのデータ信号が一つの信号に時分割多重化された後、
出力バッファ回路１４３によってＬＤドライバ４１に供
給される。そして、レーザダイオード４２により光信号
に変換されて光ファイバに出力される。このとき、セレ
クタ１６０は外部から供給される選択信号ＬＳによって
入力バッファにより取り込まれた信号を送信処理回路１
５０に供給するように制御される。
【００３３】図３は、図１のトランシーバＩＣを試験す
る時の一構成例を示すブロック図である。
る時の一構成例を示すブロック図である。
【００３４】トランシーバＩＣ１００を単体で試験する
場合には、該トランシーバＩＣ１００の受信回路部１１
０の入力端子および送信回路部１２０の出力端子に試験
装置を接続する。さらに、トランシーバＩＣ１００に所
定の選択信号ＬＳを入力してループバック経路１７０か
らの信号が送信処理回路変換器１５０に帰還されるよう
にセレクタ１６０を制御する。
場合には、該トランシーバＩＣ１００の受信回路部１１
０の入力端子および送信回路部１２０の出力端子に試験
装置を接続する。さらに、トランシーバＩＣ１００に所
定の選択信号ＬＳを入力してループバック経路１７０か
らの信号が送信処理回路変換器１５０に帰還されるよう
にセレクタ１６０を制御する。
【００３５】そして、この状態で、試験装置から電気信
号Ｉｅを受信回路部１１０の入力端子に入力し、送信回
路部１２０の出力端子からの出力電気信号Ｏｅを得るこ
とで試験を行う。すなわち、試験装置から電気信号Ｉｅ
を受信回路部１１０の入力端子に入力すると、該電気信
号はループバック経路を通って送信回路部１２０に供給
され、送信回路部１２０の出力端子から電気信号Ｏｅと
して出力される。このときの、入力電気信号Ｉｅと出力
電気信号Ｏｅとの相関関係を調べることにより容易にト
ランシーバＩＣ１００の動作を試験することができる。
号Ｉｅを受信回路部１１０の入力端子に入力し、送信回
路部１２０の出力端子からの出力電気信号Ｏｅを得るこ
とで試験を行う。すなわち、試験装置から電気信号Ｉｅ
を受信回路部１１０の入力端子に入力すると、該電気信
号はループバック経路を通って送信回路部１２０に供給
され、送信回路部１２０の出力端子から電気信号Ｏｅと
して出力される。このときの、入力電気信号Ｉｅと出力
電気信号Ｏｅとの相関関係を調べることにより容易にト
ランシーバＩＣ１００の動作を試験することができる。
【００３６】図４は、図２の光通信モジュールを試験す
る時の一構成例を示すブロック図である。
る時の一構成例を示すブロック図である。
【００３７】光通信モジュール１０の動作試験を行う場
合には、光通信モジュール１０の光ファイバが接続され
る側の入出力端子に試験装置を接続する。さらに、トラ
ンシーバＩＣ１００単体の動作試験を行う場合と同様
に、トランシーバＩＣ１００のセレクタ１６０を選択信
号ＬＳによりループバック経路からの信号を送信処理回
路１５０に供給するように制御する。そして、試験装置
から光信号Ｉｐを入力端子に入力し、出力された光信号
Ｏｐを得ることで試験を行う。すなわち、試験装置から
光信号Ｉｐを入力端子に入力すると、該光信号は光／電
気変換部２０で電気信号に変換されてトランシーバＩＣ
１００に供給され、トランシーバＩＣ１００内のループ
バック経路を通って出力され、電気／光変換部３０で光
信号Ｏｐに変換されて出力される。このときの、入力電
気信号Ｉｐと出力電気信号Ｏｐとの相関関係を調べるこ
とにより容易にトランシーバＩＣ１００の動作を試験す
ることができる。
合には、光通信モジュール１０の光ファイバが接続され
る側の入出力端子に試験装置を接続する。さらに、トラ
ンシーバＩＣ１００単体の動作試験を行う場合と同様
に、トランシーバＩＣ１００のセレクタ１６０を選択信
号ＬＳによりループバック経路からの信号を送信処理回
路１５０に供給するように制御する。そして、試験装置
から光信号Ｉｐを入力端子に入力し、出力された光信号
Ｏｐを得ることで試験を行う。すなわち、試験装置から
光信号Ｉｐを入力端子に入力すると、該光信号は光／電
気変換部２０で電気信号に変換されてトランシーバＩＣ
１００に供給され、トランシーバＩＣ１００内のループ
バック経路を通って出力され、電気／光変換部３０で光
信号Ｏｐに変換されて出力される。このときの、入力電
気信号Ｉｐと出力電気信号Ｏｐとの相関関係を調べるこ
とにより容易にトランシーバＩＣ１００の動作を試験す
ることができる。
【００３８】なお、トランシーバＩＣ１００単体の動作
試験と、光通信モジュールの動作試験の両方を行うこと
で、光通信モジュール１０の光／電気変換部２０および
電気／光変換部４０を評価することができる。
試験と、光通信モジュールの動作試験の両方を行うこと
で、光通信モジュール１０の光／電気変換部２０および
電気／光変換部４０を評価することができる。
【００３９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではない。例えば、ループバック経路や
セレクタはデータ信号とクロック信号の両方を帰還でき
るように設けたが、データ信号を帰還させるループバッ
ク経路とセレクタのみ設けクロックのループバック経路
は省略しても良い。また、トランシーバＩＣ１００に入
出力される信号の周波数やチャネル数も実施例に示した
ものに限られず、種々に変更可能である。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではない。例えば、ループバック経路や
セレクタはデータ信号とクロック信号の両方を帰還でき
るように設けたが、データ信号を帰還させるループバッ
ク経路とセレクタのみ設けクロックのループバック経路
は省略しても良い。また、トランシーバＩＣ１００に入
出力される信号の周波数やチャネル数も実施例に示した
ものに限られず、種々に変更可能である。
【００４０】
【発明の効果】本願において開示される発明によって得
られる効果を簡単に説明すれば下記のとおりである。す
なわち、送信回路部、受信回路部を一つの半導体基板上
に設けて光通信用の半導体集積回路を構成したので、容
易にＩＣ単体の動作試験を行えるようになり、従来技術
のように送信回路部、受信回路部等の各ＩＣを接続する
配線等も必要なくなる。
られる効果を簡単に説明すれば下記のとおりである。す
なわち、送信回路部、受信回路部を一つの半導体基板上
に設けて光通信用の半導体集積回路を構成したので、容
易にＩＣ単体の動作試験を行えるようになり、従来技術
のように送信回路部、受信回路部等の各ＩＣを接続する
配線等も必要なくなる。
【００４１】また、上記半導体集積回路を搭載した光通
信モジュールによれば、光ファイバから光モジュールに
入力される入力信号と、光モジュールから光ファイバに
出力される出力信号とを比較するだけでモジュールとし
ての動作確認を容易に行うことができるとともに、電気
／光変換部等のトランシーバＩＣ以外のＩＣを容易に調
整することが可能となる。
信モジュールによれば、光ファイバから光モジュールに
入力される入力信号と、光モジュールから光ファイバに
出力される出力信号とを比較するだけでモジュールとし
ての動作確認を容易に行うことができるとともに、電気
／光変換部等のトランシーバＩＣ以外のＩＣを容易に調
整することが可能となる。
【図１】本発明に係る光通信用トランシーバＩＣの概略
構成図である。
構成図である。
【図２】図１のトランシーバＩＣを搭載した光通信モジ
ュールの概略構成図である。
ュールの概略構成図である。
【図３】図１のトランシーバＩＣの動作試験をするとき
の一構成例を示すブロック図である。
の一構成例を示すブロック図である。
【図４】図２の光通信モジュールの動作試験をするとき
の一構成例である。
の一構成例である。
【図５】従来の光通信モジュールの概略構成（ａ）と、
動作試験をするときの構成（ｂ）を示すブロック図であ
る。
動作試験をするときの構成（ｂ）を示すブロック図であ
る。
１０ 光通信モジュール ２０ 光／電気変換部 ３０ 低次通信用ＩＣ ４０ 電気／光変換部 ５０ 光ファイバ ６０ ループバック用バッファＩＣ ７０ 試験装置 １００ トランシーバＩＣ １１０ 受信回路部 １２０ 送信回路部 １３０ 受信処理回路 １４０，１４３ 出力バッファ回路 １４１，１４２ 入力バッファ回路 １５０ 送信処理回路 １６０ セレクタ １７０ ループバック経路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡邊 圭紀 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 高井 厚志 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Ｆターム(参考） 5K002 AA05 DA32 EA05 EA32 FA01 5K029 AA20 CC04 DD04 JJ01 KK35 5K042 BA01 BA10 CA10 CA13 CA16 EA08 JA05 LA09
Claims (5)
- 【請求項１】 外部から入力される多重化された複数チ
ャネルのシリアル信号を各チャネルごとの信号に分離し
て外部に出力するとともに、受信信号の変化を検出して
クロック信号を生成する受信回路部と、 外部から入力される複数チャネルのシリアル信号を時分
割多重化して外部に出力する送信回路部とを備えた通信
用半導体集積回路において、 前記受信回路部で分離された信号を前記送信回路部の入
力側の伝送路へと帰還させるループバック経路と、 該ループバック経路と正規の入力信号伝送路とを切替可
能なセレクタと、を設けたことを特徴とする半導体集積
回路。 - 【請求項２】 前記送信回路部は、入力信号のタイミン
グばらつきを吸収するファーストイン・ファーストアウ
ト方式のバッファと、該バッファにより同期化された複
数チャネルのシリアル信号を時分割多重化するマルチプ
レクサと、基準クロックに基づいて前記バッファとマル
チプレクサの動作クロックを生成するクロック生成回路
とから構成され、 前記セレクタは、外部から前記送信回路部に入力される
正規の信号または前記ループバック経路を介して供給さ
れる前記受信回路部からの信号の何れかを選択して前記
バッファに入力するように構成されていることを特徴と
する請求項１に記載の半導体集積回路。 - 【請求項３】 上記ループバック経路は、前記受信回路
部で分離された複数チャネルの信号と受信信号から得ら
れたクロック信号とを共に帰還させることを特徴とする
請求項１または請求項２に記載の半導体集積回路。 - 【請求項４】 前記受信回路部には信号を外部へ出力す
るための出力バッファ回路が、また前記送信回路部には
外部から複数チャネルの信号を取り込むための入力バッ
ファ回路がそれぞれ設けられ、 前記ループバック経路は上記出力バッファ回路および入
力バッファ回路よりも受信回路部および送信回路部側に
設けられていることを特徴とする請求項１から請求項３
の何れかに記載の半導体集積回路。 - 【請求項５】 光ファイバからの光信号を電気信号に変
換する光／電気変換部と、 前記光／電気変換部で変換された電気信号を受信して複
数チャネルの信号に分離する受信回路部および外部から
入力された複数チャネルの信号を時分割多重化して送信
する送信回路部が設けられた請求項１から請求項４の何
れかに記載の半導体集積回路と、 該半導体装置の送信回路から送信された電気信号を光信
号に変換する電気／光変換部と、を備えていることを特
徴とする光通信モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242618A JP2002057727A (ja) | 2000-08-10 | 2000-08-10 | 半導体集積回路および光通信モジュール |
| US09/924,589 US20020021468A1 (en) | 2000-08-10 | 2001-08-09 | Semiconductor integrated circuit having receiving and transmitting units formed on a single semiconductor chip with a test signal input port |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242618A JP2002057727A (ja) | 2000-08-10 | 2000-08-10 | 半導体集積回路および光通信モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057727A true JP2002057727A (ja) | 2002-02-22 |
| JP2002057727A5 JP2002057727A5 (ja) | 2005-04-07 |
Family
ID=18733618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000242618A Pending JP2002057727A (ja) | 2000-08-10 | 2000-08-10 | 半導体集積回路および光通信モジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020021468A1 (ja) |
| JP (1) | JP2002057727A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078486A (ja) * | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | 光送受信器、多重化集積回路、多重分離集積回路、一体型多重化／多重分離集積回路及び光送受信器の評価・試験方法 |
| US7372380B2 (en) | 2003-03-11 | 2008-05-13 | Matsushita Elecetric Industrial Co., Ltd. | Data transmitting/receiving device |
| JP2009042231A (ja) * | 2007-08-07 | 2009-02-26 | Advantest Corp | ジッタ印加回路、電子デバイス、および、試験装置 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149430B2 (en) * | 2001-02-05 | 2006-12-12 | Finsiar Corporation | Optoelectronic transceiver having dual access to onboard diagnostics |
| US7302186B2 (en) * | 2001-02-05 | 2007-11-27 | Finisar Corporation | Optical transceiver and host adapter with memory mapped monitoring circuitry |
| US20040197101A1 (en) * | 2001-02-05 | 2004-10-07 | Sasser Gary D. | Optical transceiver module with host accessible on-board diagnostics |
| US7079775B2 (en) * | 2001-02-05 | 2006-07-18 | Finisar Corporation | Integrated memory mapped controller circuit for fiber optics transceiver |
| US7346278B2 (en) * | 2001-02-05 | 2008-03-18 | Finisar Corporation | Analog to digital signal conditioning in optoelectronic transceivers |
| DE10126891A1 (de) * | 2001-06-01 | 2002-12-05 | Vb Autobatterie Gmbh | Verfahren zur Vorhersage der Belastbarkeit eines elektrochemischen Elementes |
| US6975642B2 (en) | 2001-09-17 | 2005-12-13 | Finisar Corporation | Optoelectronic device capable of participating in in-band traffic |
| US6862302B2 (en) * | 2002-02-12 | 2005-03-01 | Finisar Corporation | Maintaining desirable performance of optical emitters over temperature variations |
| DE10219857B4 (de) * | 2002-05-03 | 2006-01-05 | Infineon Technologies Ag | PLL-Schaltung und Verfahren zur Eliminierung von Eigenjitter eines von einer Regelungsschaltung empfangenen Signals |
| US7561855B2 (en) * | 2002-06-25 | 2009-07-14 | Finisar Corporation | Transceiver module and integrated circuit with clock and data recovery clock diplexing |
| US7664401B2 (en) * | 2002-06-25 | 2010-02-16 | Finisar Corporation | Apparatus, system and methods for modifying operating characteristics of optoelectronic devices |
| US7809275B2 (en) * | 2002-06-25 | 2010-10-05 | Finisar Corporation | XFP transceiver with 8.5G CDR bypass |
| US7437079B1 (en) | 2002-06-25 | 2008-10-14 | Finisar Corporation | Automatic selection of data rate for optoelectronic devices |
| US7486894B2 (en) * | 2002-06-25 | 2009-02-03 | Finisar Corporation | Transceiver module and integrated circuit with dual eye openers |
| US7127648B2 (en) | 2002-08-07 | 2006-10-24 | Broadcom Corporation | System and method for performing on-chip self-testing |
| US7477847B2 (en) * | 2002-09-13 | 2009-01-13 | Finisar Corporation | Optical and electrical channel feedback in optical transceiver module |
| US7356262B2 (en) * | 2002-11-06 | 2008-04-08 | Finisar Corporation | Time division multiplexing of analog signals in an optical transceiver |
| US7230961B2 (en) | 2002-11-08 | 2007-06-12 | Finisar Corporation | Temperature and jitter compensation controller circuit and method for fiber optics device |
| US7317743B2 (en) * | 2002-11-08 | 2008-01-08 | Finisar Corporation | Temperature and jitter compensation controller circuit and method for fiber optics device |
| GB2401265B (en) * | 2003-04-28 | 2006-04-12 | Phyworks Ltd | Integrated circuit |
| GB2433663A (en) * | 2003-07-25 | 2007-06-27 | Finisar Corp | Optical and electrical channel feedback in optical transceiver module |
| EP1503527A2 (en) * | 2003-07-30 | 2005-02-02 | Matsushita Electric Industrial Co., Ltd. | Optical/electrical converting device and method |
| US7426586B2 (en) * | 2003-12-15 | 2008-09-16 | Finisar Corporation | Configurable input/output terminals |
| US7630631B2 (en) * | 2004-04-14 | 2009-12-08 | Finisar Corporation | Out-of-band data communication between network transceivers |
| US7447438B2 (en) * | 2004-07-02 | 2008-11-04 | Finisar Corporation | Calibration of digital diagnostics information in an optical transceiver prior to reporting to host |
| US8639122B2 (en) * | 2004-07-02 | 2014-01-28 | Finisar Corporation | Filtering digital diagnostics information in an optical transceiver prior to reporting to host |
| US7532820B2 (en) | 2004-10-29 | 2009-05-12 | Finisar Corporation | Systems and methods for providing diagnostic information using EDC transceivers |
| KR100687723B1 (ko) * | 2004-12-17 | 2007-02-27 | 한국전자통신연구원 | 광 트랜시버의 동작 테스트 장치 |
| DE102005011406A1 (de) * | 2005-03-11 | 2006-09-14 | Siemens Ag | Zwei-Kanal-Verfahren zum ständigen Ermitteln zumindest eines Ausgangssignals aus sich ändernden Eingangssignalen |
| DE102005058982B4 (de) * | 2005-12-09 | 2008-02-28 | Infineon Technologies Ag | Bündelungsschaltung für eine Leitungstreiberkarte und Verfahren zum Bündeln von Datenfragmenten |
| US8159956B2 (en) | 2008-07-01 | 2012-04-17 | Finisar Corporation | Diagnostics for serial communication busses |
| US20120017118A1 (en) * | 2010-07-19 | 2012-01-19 | Advanced Micro Devices, Inc. | Method and apparatus for testing an integrated circuit including an i/o interface |
| US9331797B2 (en) * | 2014-09-23 | 2016-05-03 | Infineon Technologies Ag | RF receiver with testing capability |
| US9787413B2 (en) * | 2014-12-08 | 2017-10-10 | Walid Khairy Mohamed Ahmed | Circuits, systems and methods of hybrid electromagnetic and piezoelectric communicators |
| KR102336455B1 (ko) * | 2015-01-22 | 2021-12-08 | 삼성전자주식회사 | 집적 회로 및 집적 회로를 포함하는 스토리지 장치 |
| US10756811B2 (en) | 2017-09-10 | 2020-08-25 | Mohsen Sarraf | Method and system for a location determination using bi-modal signals |
| US11418312B2 (en) * | 2019-04-19 | 2022-08-16 | Infinera Corporation | Synchronization for subcarrier communication |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ199722A (en) * | 1981-02-25 | 1985-12-13 | Genentech Inc | Dna transfer vector for expression of exogenous polypeptide in yeast;transformed yeast strain |
-
2000
- 2000-08-10 JP JP2000242618A patent/JP2002057727A/ja active Pending
-
2001
- 2001-08-09 US US09/924,589 patent/US20020021468A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078486A (ja) * | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | 光送受信器、多重化集積回路、多重分離集積回路、一体型多重化／多重分離集積回路及び光送受信器の評価・試験方法 |
| US7372380B2 (en) | 2003-03-11 | 2008-05-13 | Matsushita Elecetric Industrial Co., Ltd. | Data transmitting/receiving device |
| JP2009042231A (ja) * | 2007-08-07 | 2009-02-26 | Advantest Corp | ジッタ印加回路、電子デバイス、および、試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020021468A1 (en) | 2002-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002057727A (ja) | 半導体集積回路および光通信モジュール | |
| US7848367B2 (en) | Highly integrated, high-speed, low-power serdes and systems | |
| US7600162B2 (en) | Semiconductor device | |
| EP1283615B1 (en) | Line loop back for very high speed application | |
| JP4718933B2 (ja) | 並列信号のスキュー調整回路及びスキュー調整方法 | |
| US7860472B2 (en) | Receiver circuit and receiver circuit testing method | |
| JP2002057727A5 (ja) | ||
| US6950972B2 (en) | Multi-purpose BER tester (MPBERT) for very high RZ and NRZ signals | |
| US20030043752A1 (en) | Optical transceiver, a multiplexing integrated circuit, a demultiplexing integrated circuit, an integral multiplexing/demultiplexing integrated circuit, and method for evaluating and testing the optical transceiver | |
| US7158727B2 (en) | 10 Gbit/sec transmit structure with programmable clock delays | |
| US20030145259A1 (en) | Test circuit and test method for communication system | |
| JP2002107419A (ja) | 半導体集積回路 | |
| US8817855B2 (en) | Method and apparatus for aligning and integrating serial data streams | |
| JP3409739B2 (ja) | 自動スキュー調整装置 | |
| US20080131136A1 (en) | Method and apparatus for converting interface between high speed data having various capacities | |
| KR100603616B1 (ko) | 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치 | |
| US9041432B2 (en) | Clock multiplexing and repeater network | |
| Xie et al. | Application of Synchronous Acquisition Technology Based on JESD204B Protocol in Phased Array Radar | |
| KR100853137B1 (ko) | 반도체 장치 | |
| JP2011055081A (ja) | 通信機器、ジッタ調整システム、及び通信機器の制御方法 | |
| JP3083886B2 (ja) | 並列光伝送装置 | |
| JP4023203B2 (ja) | 信号伝送システム | |
| JP2002223208A (ja) | 多チャネルデータ伝送方法および方式 | |
| JPH10257037A (ja) | 位相差吸収回路、送信装置、受信装置および波長多重伝送装置 | |
| KR100962415B1 (ko) | 광송신 데이터 직렬화 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060330 |