KR100603616B1 - 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치 - Google Patents

광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치 Download PDF

Info

Publication number
KR100603616B1
KR100603616B1 KR1020040107257A KR20040107257A KR100603616B1 KR 100603616 B1 KR100603616 B1 KR 100603616B1 KR 1020040107257 A KR1020040107257 A KR 1020040107257A KR 20040107257 A KR20040107257 A KR 20040107257A KR 100603616 B1 KR100603616 B1 KR 100603616B1
Authority
KR
South Korea
Prior art keywords
clock
source
synchronization
phase difference
difference signal
Prior art date
Application number
KR1020040107257A
Other languages
English (en)
Other versions
KR20060068540A (ko
Inventor
신종윤
고제수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040107257A priority Critical patent/KR100603616B1/ko
Priority to US11/223,277 priority patent/US7180343B2/en
Publication of KR20060068540A publication Critical patent/KR20060068540A/ko
Application granted granted Critical
Publication of KR100603616B1 publication Critical patent/KR100603616B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 별도의 시스템 클럭을 사용하지 않고도 외부로부터 전송되어 들어오는 소스 동기 채널의 소스 동기 클럭을 사용하여 클럭 동기를 구성하고, 또한 동기클럭장치의 사용 상황에 따라 동기 기준클럭을 변환할 수 있게 하여 클럭 동기원을 용이하게 변환할 수 있게 하는, 소스 동기 클럭을 이용한 클럭 동기 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 광전송 시스템에서의 클럭 동기 장치에 있어서, 외부로부터 입력되는 소스 동기 채널을 수신하기 위한 제1, 제2 소스 동기 채널 수신 수단; 상기 제 1, 제 2 소스 동기 채널 수신 수단으로부터 입력된 소스 동기 클럭을 클럭 동기 맞춤에 사용할 수 있도록 낮은 주파수의 클럭으로 분주하기 위한 제1, 제2 클럭 분주 수단; 상기 제1 클럭 분주 수단에서 분주된 소스 동기 클럭, 상기 제2 클럭 분주 수단에서 분주된 소스 동기 클럭, 및 시스템 클럭 중에서 기준클럭을 선택하여 위상 검출 수단으로 보내기 위한 제1, 제2 기준 클럭 선택 수단; 상기 기준 클럭과 「외부의 광송수신 장치로부터 수신하는 회선된 클럭 (TXSRCCLK)을 제3, 제4 클럭 분주 수단에서 분주한 클럭」을 비교하여, 위상차이에 해당하는 펄스열 신호를 생성하기 위한 제1, 제2 위상 검출 수단; 각각의 위상 검출 수단으로부터의 위상차 신호와 내부 로직을 통해서 위상 비교된 위상차 신호를 선택하기 위한 제1, 제2 위상차 신호 선택 수단; 및 상기 위상차 신호에 따라 특정한 동기 주파수를 생성하여, 상기 외부의 광송수신 장치에 각각 소스 동기 채널에 동기된 클럭을 송신하기 위한 제1, 제2 전압발진 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 광 전송 시스템 등에 이용됨.
광전송 시스템, 클럭동기 장치, 소스 동기 클럭, 소스 동기 채널, 소스 동기 데이터, 루프백

Description

광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치{Apparatus for clock synchronization using source synchronous clock in optical transmission system}
도 1 은 종래의 소스 동기 채널을 이용하는 디지털 시스템의 구성도,
도 2 는 본 발명에 따른 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치의 제 1 실시예 구성도,
도 3 은 본 발명에 따른 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치의 제 2 실시예 구성도,
도 4 는 본 발명에 따른 소스 동기 데이터를 루프백(loopback)할 때의 소스 동기 클럭을 이용한 클럭 동기 장치의 일실시예 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
100: 제 1 광송수신장치 200: 클럭 동기 장치
201, 221: 소스 동기 채널 수신기 202, 210, 222, 230: 클럭 분주기
203, 223: 기준 클럭 선택기 204, 224: 위상 검출기
205, 225: 위상차 신호 선택기 206, 226: 저역통과여과기
207, 227: 전압제어발진기 208, 228: 데이터 경로 선택기
209, 229: 소스 동기 채널 송신기 300: 제 2 광송수신장치
본 발명은 광전송 시스템에서의 클럭 동기 장치에 관한 것으로, 더욱 상세하게는 별도의 시스템 클럭을 사용하지 않고도 외부로부터 전송되어 들어오는 소스 동기 채널의 소스 동기 클럭을 사용하여 클럭 동기를 구성하고, 또한 동기클럭장치의 사용 상황에 따라 동기 기준클럭을 변환할 수 있게 하여 클럭 동기원을 용이하게 변환할 수 있게 하는, 소스 동기 클럭을 이용한 클럭 동기 장치에 관한 것이다.
도 1 은 종래의 소스 동기 채널을 이용하는 디지털 시스템의 구성도이다.
도면에 도시된 바와 같은, 디지털 전송 시스템은 고속의 신호를 보다 안전하게 다른 시스템 또는 장치로 전달하기 위해서 소스 동기 채널을 이용한다. 이 때에 기준 클럭이 되는 시스템 클럭을 통해서 전체적으로 동기를 맞추는 역할을 하게 된다.
왼쪽 편(10)은 신호를 전송하는 로직 회로이고, 오른쪽 편(20)은 신호를 수신하는 로직 회로이며, 이러한 회로들은 집적회로(integrated circuit)로 구성된다.
채널 송신부(10)에서는 소스 동기 클럭(source synchronous clock)인 DCK와 함께 로직 회로에 다발의 데이터 신호인 DATA를 전송한다. 채널 송신부(10)에서 플립 플롭(flip flop)(11)은 다른 회로 블록으로부터 데이터 신호를 받아 공통 클럭 신호원에서 발생된 시스템 클럭 신호 SCK에 동기되어 데이터를 전송시킨다.
DATA 1 및 DATA N 등은 송신부(10)로부터 수신부(20)에까지 데이터 신호를 전송하기 위한 데이터 전송 라인이며, 송신부 및 수신부 접적회로를 탑재하는 기판 위에 형성된다. 이 라인을 통해 신호에 동력을 전달하기 위한 드라이버(driver)(12)가 있으며, 200MHz 이상의 데이터 신호 전송에서는 보편적으로 차동(differential) 신호를 사용한다. 전송된 데이터 신호를 집적회로에 내부로 전달하기 위한 리시버(receiver)(21)가 있으며, 소스 동기 클럭 신호 DCK의 타이밍에 데이터 신호를 수신하기 위한 플립 플롭 회로(22)가 있다.
데이터 DATA 1 ~ DATA N 신호는 송신부 플립플롭(11)에서, 드라이버(12), 전송선(30), 리시버(21) 및 수신부 플립 플롭(22)까지 전송된다. 게다가, 송신부의 회로에서 시스템 클럭 SCK(System clock Generator)(40)로부터 리시버(13)가 수신 받아 소스 동기 클럭 DCK를 생성하기 위한 소스 동기 클럭 생성원(source synchronous clock generator)(14)이 있다.
소스 동기 클럭 신호 DCK는 드라이버 및 DCK 전송 라인을 통해서 수신부 회로(20)까지 전달되며, 이때의 소스 클럭 전송 라인은 데이터 전송 라인과 대략적으로 같아야 한다. 또한, DCK는 DCK 리시버 및 소스 동기 클럭 분배기(Source Synchronous Clock Distributor)(23)를 통해서 수신부 플립 플롭 회로(22)에 클럭으로 공급된다.
가변 지연 회로(variable delay circuit)(204)는 수신부 플립 플롭(22)이 수신한 데이터 신호의 지연 시간을 맞추기 위해서 제공된 것이다. 가변 지연 회로의 지연시키는 양을 제어하기 위한 제어 신호는 위상 비교기(Phase Comparator)(25)에서 만들어지며, 소스 동기 클럭 신호 DCK와 시스템 클럭 신호와의 위상 차이를 검출하게 된다.
데이터 신호의 지연 시간은 가변 지연 회로(24)에 의해서 맞추어지고, 이렇게 조정된 데이터 신호는 시스템 클럭 SCK의 다음 타이밍에서 플립 플롭(26)이 수신하고 다른 로직 회로(27)로 전달하게 된다.
위에서 살펴본 바와 같이, 소스 동기 채널을 사용하는 디지털 시스템에서는 하나의 시스템 클럭을 사용하여 각각의 여러 장치들의 동기를 맞추어 주게 되며, 소스 동기 클럭은 소스 동기 채널 데이터를 수신하는 용도로만 사용하게 된다.
광전송 시스템에서도 고속의 광신호를 전기신호로 변환하여 보다 낮은 비트의 병렬 신호로 변환하게 되며, 이 신호들을 다른 장치에 전달하기 위해서 소스 동기 채널을 사용하게 된다.
하지만, 광전송 시스템에서는 광선로로 전송된 데이터를 통해서 복원된 클럭과 시스템 클럭과는 위상은 물론 주파수에서도 미세한 차이가 발생하므로, 광선로를 통해 전송된 데이터와 클럭을, 시스템 클럭을 이용한 위상 조절만을 통해서는 받을 수 없는 것이 보통의 디지털 시스템과의 차이점이라 할 수 있다.
고정된 시스템 클럭을 사용하여 장치를 구동해야 하는 경우에는 광전송 선로의 특성에 따라 입력 클럭이 변하기 때문에, 변화하는 복원 클럭을 시스템 클럭에 능동적으로 동기 맞춤할 수 있는 별도의 자리맞춤(justification) 회로를 구성해야 한다는 문제점이 있다. 종래의 구조는 기준되는 클럭으로 시스템 클럭을 사용하기 때문에 전송 방향 또는 역방향으로 신호를 투명하게 자유롭게 전달하는데 복잡한 구성을 필요로 한다는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 별도의 시스템 클럭을 사용하지 않고도 외부로부터 전송되어 들어오는 소스 동기 채널의 소스 동기 클럭을 사용하여 클럭 동기를 구성하고, 또한 동기클럭장치의 사용 상황에 따라 동기 기준클럭을 변환할 수 있게 하여 클럭 동기원을 용이하게 변환할 수 있게 하는, 소스 동기 클럭을 이용한 클럭 동기 장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명은, 광전송 시스템에서의 클럭 동기 장치에 있어서, 외부로부터 입력되는 소스 동기 채널을 수신하기 위한 제1, 제2 소스 동기 채널 수신 수단; 상기 제 1, 제 2 소스 동기 채널 수신 수단으로부터 입력된 소스 동기 클럭을 클럭 동기 맞춤에 사용할 수 있도록 낮은 주파수의 클럭으로 분주하기 위한 제1, 제2 클럭 분주 수단; 상기 제1 클럭 분주 수단에서 분주된 소스 동기 클럭, 상기 제2 클럭 분주수단에서 분주된 소스 동기 클럭, 및 시스템 클럭 중에서 기준클럭을 선택하여 위상 검출 수단으로 보내기 위한 제1, 제2 기준 클럭 선택 수단; 상기 기준 클럭과 「외부의 광송수신 장치로부터 수신하는 회선된 클럭 (TXSRCCLK)을 제3, 제4 클럭 분주 수단에서 분주한 클럭」을 비교하여, 위상차이에 해당하는 펄스열 신호를 생성하기 위한 제1, 제2 위상 검출 수단; 각각의 위상 검출 수단으로부터의 위상차 신호와 내부 로직을 통해서 위상 비교된 위상차 신호를 선택하기 위한 제1, 제2 위상차 신호 선택 수단; 및 상기 위상차 신호에 따라 특정한 동기 주파수를 생성하여, 상기 외부의 광송수신 장치에 각각 소스 동기 채널에 동기된 클럭을 송신하기 위한 제1, 제2 전압발진 수단을 포함한다.
한편, 본 발명은, 광전송 시스템에서의 클럭 동기 장치에 있어서, 외부로부터 입력되는 소스 동기 채널을 수신하기 위한 제1, 제2 소스 동기 채널 수신 수단; 상기 제 1, 제 2 소스 동기 채널 수신 수단으로부터 입력된 소스 동기 클럭을 클럭 동기 맞춤에 사용할 수 있도록 낮은 주파수의 클럭으로 분주하기 위한 제1, 제2 클럭 분주 수단; 상기 제1, 제2 클럭 분주 수단으로부터 수신한 두 소스 동기 클럭 및 시스템 클럭 각각과, 변환 클럭과의 비교를 통하여 위상차이 신호들을 생성하기 위한 다수의 위상 검출 수단; 각각의 위상 검출 수단으로부터의 위상차 신호와 내부 로직을 통해서 위상 비교된 위상차 신호를 선택하기 위한 제1, 제2 위상차 신호 선택 수단; 및 상기 위상차 신호에 따라 특정한 동기 주파수를 생성하여, 상기 외 부의 광송수신 장치에 각각 소스 동기 채널에 동기된 클럭을 송신하기 위한 제1, 제2 전압발진 수단을 포함한다.
또한, 상기 본 발명은, 외부로부터 입력된 소스 동기 데이터의 루프백(Loopback)을 위하여, 상기 제1, 제2 소스 동기 채널 수신으로부터 받은 동기 채널 데이터 및 다른 내부로직 회로로부터 받은 데이터를 선택하여, 상기 제1, 제2 소스 동기 채널 송신 수단을 통해서 외부로 출력하기 위한 제1, 제2 데이터 경로 선택 수단; 및 상기 위상차 신호 선택 수단으로부터 출력되는 위상차 신호의 잡음을 제거하여 전압제어발진 수단(VCO)에 전압을 가변시키기 위한 제1, 제2 저역통과여과 수단을 더 포함한다.
본 발명은 데이터 경로 선택기를 통해서 임의의 데이터 경로를 선택하였을 경우에 각 해당 경로의 동기 맞춤을 위해서, 각 방향의 광송수신 장치로부터 입력받는 소스 동기 클럭을 기준 클럭으로 선택하도록 하여 다양한 모드에서의 클럭 동기 맞춤이 가능하도록 기준 클럭 선택기 및 위상차 신호 선택기를 구비한 것을 특징으로 한다.
또한, 본 발명은, 광 전송에 의해서 들어오는 소스 동기 클럭을 이용하여 다른 회로 장치와 클럭 동기를 맞추기 위해서는 기존의 시스템 클럭을 통해서 소스 동기 클럭을 생성하고 다른 회로 부분과 동기를 맞추는 것이 아니라, 수신한 소스 동기 클럭을 기준 클럭으로 잡고 동기 맞추어야 하는 다른 회로 장치로 기준 클럭에 의한 소스 동기 클럭을 생성하여 송신하고 이 신호를 다시 회선 받아 지속적으로 수신한 소스 동기 클럭과 송신한 소스 동기 클럭이 동기가 맞도록 하는 역할을 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 2 는 본 발명에 따른 광전송 시스템에서의 소스 동기 클럭을 이용한 클럭 동기 장치의 제 1 실시예 구성도이다.
본 발명은, 소스 동기 클럭을 이용한 클럭 동기 장치에 있어서, 소스 동기 데이터 및 클럭을 입력 받을 수 있는 소스 동기 채널 수신 수단, 수신된 데이터를 경로 귀환할 수 있는 루프 백(Loopback) 수단, 수신된 데이터 경로를 통과시킬 수 있는 pass-through 수단, 내부 로직으로 처리된 신호를 소스 동기 데이터 및 클럭으로 출력 할 수 있는 소스 동기 채널 송신 수단, 시스템 클럭 또는 양방향 소스 동기 클럭에서 기준 클럭을 선택하는 기준클럭 선택수단, 기준 클럭과 변환 클럭과의 위상 차이를 검출하는 위상 검출 수단, 내부 로직으로 처리된 신호에 따른 위상차 검출 신호와 기준 클럭과 변환 클럭과의 위상 검출 수단에 의한 위상차 검출신호를 선택할 수 있는 동기/비동기 동작모드 선택 수단, 위상차 검출 신호를 통한 동기 클럭 생성 및 수송수단, 다른 회로 장치로 송신한 동기 클럭 신호를 다시 회 선하여 수신하는 동기클럭 회선 수신 수단을 포함하여 이루어진 것을 특징으로 한다.
이하, 클럭 동기 장치(200) 전체에 대하여 상세하게 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명에 따른 클럭 동기 장치(200)는 제 1 광송수신 장치(100), 및 제 2 광송수신 장치(300)와 연동한다.
광송수신 장치(100,300)는 광을 수신하는 광리시버(101,301), 고속 직렬 신호를 병렬 신호를 변환시키는 직-병렬 변환기(deserializer)(102,302), 고속 복원된 신호를 병렬 데이터 신호에 제공하기 위한 클럭으로 분주하는 클럭 분배기(103,303), 소스 동기 채널로 송신하기 위한 플립 플롭 및 드라이버로 구성된 소스 동기 채널 송신기(104,304), 소스 동기 채널을 수신하기 위한 리서비 및 플립 플롭으로 구성된 소스 동기 채널 수신기(105,305), 병렬 신호를 직렬 신호로 변화하는 병-직렬 변환기(Serializer)(106,306) , 고속 직렬 신호의 클럭을 생성하기 위한 클럭 체배기(107,307) 및 전기 신호를 광신호로 변환하여 내보내는 광전변환기(108,308)로 구성된다.
한편, 본 발명에 따른 클럭 동기 장치(200)는 소스 동기 채널 수신기(201, 221), 소스 동기 채널 송신기(209, 229), 클럭 분주기(Clock Divider)(202, 222), 위상 검출기(Phase Detector)(204, 224), 기준 클럭 선택기(203, 223), 위상차 신호 선택기(205,225), 저역통과여과기(Loop filter)(206, 226), 전압제어발진기 (VCO: Voltage Controlled Oscillator)(207, 227), 및 데이터 경로 선택기(208, 228) 등을 포함하여 이루어진다.
이하, 본 발명에 따른 클럭 동기 장치(200)의 동작에 대하여 설명하면, 다음과 같다.
제1, 제2 소스 동기 채널 수신기(201, 221)는 외부로부터 들어오는 소스 동기 채널을 리시버(a), 클럭 분배기(b), 플립 플롭(c) 및 FIFO(d)를 이용하여 수신하는 기능을 수행하는 것이다.
제1, 제2 클럭 분주기(202, 222)는 소스 동기 채널 수신기(201, 221)로부터 입력된 소스 동기 클럭을 클럭 동기 맞춤에 사용할 수 있도록 낮은 주파수의 클럭으로 분주하여 기준 클럭 선택기(203, 223)로 송신한다.
제1, 제2 기준 클럭 선택기(203, 223)에서는 제1 클럭 분주기(202)에서 분주된 소스 동기 클럭, 제2 클럭 분주기(222)에서 분주된 소스 동기 클럭, 및 시스템 클럭 중에서 기준클럭을 선택하여 위상 검출기(204, 224)로 보낸다.
제1, 제2 위상 검출기(204, 224)는 기준 클럭 선택기(203, 223)로부터 선택된 기준 클럭과 「제1 또는 제2 광송수신 장치(100, 300)로부터 수신하는 회선된 클럭(TXSRCCLK)를 제3, 제4 클럭 분주기(210, 230)에서 분주한 클럭」를 비교하여 그 위상 차이에 해당하는 펄스열 신호를 위상차 신호 선택기(205, 225)로 보낸다.
제1, 제2 위상차 신호 선택기(205, 225)는 각각의 위상 검출기(204, 224)로부터의 위상차 신호와 내부 로직을 통해서 위상 비교된 위상차 신호를 선택하여 저역통과여과기(206,226)로 보낸다.
제1, 제2 저역통과여과기(206, 226)는 클럭 회선 중에 발생하는 각종 잡음 주파수들을 걸러내고, 각각의 VCO에 전압을 가변하는 역할을 한다.
제1, 제2 VCO(207, 227)는 각각의 저역통과여과기(206, 226)로부터의 입력전압에 따라 특정한 동기 주파수를 생성하여, 제1, 제2 광송수신 장치(100, 300)에 각각 소스 동기 채널에 동기된 클럭을 송신한다.
제1, 제2 데이터 경로 선택기(208, 228)는 제1, 제2 소스 동기 채널 수신기(201, 221)로부터 받은 동기 채널 데이터 및 다른 내부로직 회로로부터 받은 데이터를 선택하여 소스 동기 채널 송신기(209, 229)를 통해서 외부의 광송수신장치로 출력한다.
상기와 같이, 소스 동기 클럭을 기준 클럭으로 선택하여 동기 클럭을 직접 광송수신 장치에 입력하도록 하여, 자체 시스템 클럭을 이용하지 않고 클럭 동기 장치를 구성할 수 있다. 데이터 경로 선택기(208, 228)와 기준 클럭 선택기(203, 223)를 선택함으로써 데이터 경로에 따른 클럭 동기를 맞출 수 있고, 이로 인하여 루프 백(Loopback) 및 통과(pass-through) 기능을 할 수 있기 때문에, 1:2 데이터 버퍼(data buffer), 2x2 스위치(switch), 3R 리피터(repeater) 등으로 사용될 수 있다.
도 3 은 본 발명에 따른 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치의 제 2 실시예 구성도이다.
도 2와 마찬가지로, 제1, 제2 광송수신 장치(100, 300)와 연동하는 클럭 동기 장치(200)는 도 2에서의 기준 클럭 선택기 대신에, 제1, 제2, 제3, 제4, 제5, 제6 위상 검출기(241, 242, 243, 251, 252, 253)를 가지고 있는 부분이 다르며, 나머지 수단은 갖은 기능을 가진다.
위상 검출기(241, 242, 243, 251, 252, 253)에서 기준 클럭과 변환 클럭을 바로 비교하는 것이 아니라, 기준 클럭 선택기를 통해서 기준 클럭이 입력될 경우 기준 클럭을 고속 신호로 사용할 경우에는 자체에 대한 잡음 또는 성능 저하를 가져 올 수 있다.
따라서, 위상 검출기를 바로 직접 기준 클럭과 변환 클럭과의 위상 차이를 비교할 수 있도록, 각각의 기준 클럭에 따른 위상 검출기(241, 242, 243, 251, 252, 253)를 두었다. 위상 검출기(241, 242, 243, 251, 252, 253)를 통한 신호는 두 클럭과의 위상 차이에 대한 펄스 열을 보내기 때문에 동기가 맞게 되는 경우에는 상대적으로 낮은 주파수가 형성되므로, 위상 검출기 다음 단에서 신호를 선택하는 것이 위상 검출기 전에서 신호를 선택하는 구조보다 더 좋은 결과를 얻게 된다.
제1, 제4 위상 검출기(241, 251)는 각각 제2, 제1 소스 동기 채널 수신기(221, 201)(더욱 정확하게는 클럭 분주기(222, 202)를 말함)로부터 수신한 소스 동기 클럭(RXDCK)과 변환 클럭(RXSRCLK)을 비교하며, 제2, 제5 위상 검출기(242, 252)는 시스템 클럭을 기준 클럭으로 하고 변환 클럭과의 위상 차이를 비교하며, 제3, 제6 위상 검출기(243, 253)는 각각 제1, 제2 소스 동기 채널 수신기(201, 221)(더욱 정확하게는 클럭 분주기(202, 222)를 말함)로부터 수신한 소스 동기 클럭과 변환 클럭과의 위상차이를 비교하여 위상차 신호 선택기(205, 225)로 전달한다.
제1 위상차 신호 선택기(205)는 제1, 제2, 제3 위상 검출기(241, 242, 243)에서 수신한 위상차 신호와 내부 로직을 통해서 위상 비교된 위상차 신호를 선택하 여 제1 저역통과여과기(206)로 보낸다.
마찬가지로, 제2 위상차 신호 선택기(225)는 제4, 제5, 제6 위상 검출기(251, 252, 253)에서 수신한 위상차 신호와 내부 로직을 통해서 위상 비교된 위상차 신호를 선택하여 제 2 저역통과여과기(226)로 보낸다.
도3에 도시된 바와 같은 클럭 동기 장치는 도 2에 도시된 바와 클럭 동기 장치처럼, 소스 동기 채널에서 입력되는 소스 동기 클럭을 통해서 클럭 동기를 할 수 있으며, 장치의 각각의 구성요소의 기능들을 동일하다.
위상차 신호 선택기(205, 225)에서 내부 로직을 통한 위상차 신호를 선택할 수 있게 하여, 시스템 클럭을 사용하는 시스템에서도 내부 로직에서의 자리 맞춤(justification)을 통해서 계산된 위상차 펄스 신호를 이용하여 소스 동기 클럭과 동기 맞춤을 할 수 있게 한다.
도 4 는 본 발명에 따른 소스 동기 데이터를 루프백(loopback)할 때의 소스 동기 클럭을 이용한 클럭 동기 장치의 일실시예 구성도이다.
"41"은 외부로부터 입력된 후 다시 루프 백(loopback)되는 소스 동기 데이터의 흐름을 나타내고, "42"는 이를 위한 클럭동기 신호의 흐름을 나타낸다.
3R 리피터(repeater)에서와 같이 입력된 광신호를 3R(Reshaping, Regenerating, Retiming)하여 재전송해야 하는 경우에, 클럭 동기 장치에서는 입력된 소스 동기 데이터를 루프 백(loopback)하여 내보내 줄 수 있다.
도 4에 도시된 바와 같이 입력되는 소스 동기 데이터를 루프 백(loopback)하기 위해서 제2 데이터 경로 선택기(228)에는 제1 소스 동기 채널 수신기(201)로부 터 받은 데이터를 선택하며, 마찬가지로 제1 데이터 경로 선택기(208)에서는 제2 소스 동기 채널 수신기(221)로부터 받은 데이터를 선택한다.
이때에 제1 소스 동기 채널 수신기(201)와 제2 소스 동기 채널 송신기(229)와 클럭 동기를 맞추기 위해서, 제2 기준 클럭 선택기(223)에서는 제1 클럭 분주기(202)로부터 입력되는 소스 동기 클럭을 기준 클럭으로 선택하며, 제2 위상차 신호 선택기(225)에서는 제2 위상 검출기(224)에서 수신한 펄스 신호를 선택하여 제2 저역통과여과기(226)로 보낸다.
마찬가지로, 제2 소스 동기 채널 수신기(221)와 제 1 소스 동기 채널 송신기(209)와 클럭 동기를 맞추기 위해서, 제1 기준 클럭 선택기(203)에서는 제2 클럭 분주기(222)로부터 입력되는 소스 동기 클럭을 기준 클럭으로 선택하며, 제1 위상차 신호 선택기(205)에서는 제1 위상 검출기(204)에서 수신한 펄스 신호를 선택하여 제 2 저역통과여과기(206)로 보낸다. 이와 같은 클럭 동기 선택을 통해서 1:2 data buffer, 2x2 switch 등의 구성이 가능하며, 내부 로직을 통한 클럭 동기 맞춤을 할 경우에는 내부 신호 처리 장치로서의 역할도 가능하다.
내부 신호 처리 장치에서는 수신한 소스 동기 채널의 데이터 신호를 모니터링하고 오버헤드 신호를 감시 및 수정, 삽입할 수 있으며, 더 나아가서 전혀 다른 새로운 프레임으로 들어온 신호로 생성하여 내보낼 수도 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 광전송 시스템에서 특히, 중계기나 파장변환 시스템에서 자체 내에 시스템 클럭을 사용하지 않고, 수신한 소스 동기 클럭을 이용하여 소스 동기 채널로부터 수신한 데이터를 루프백(Loopback) 또는 다른 경로로 통과(pass-through)할 수 있으며, 수신한 데이터를 루프 백(loopback)하는 경우에는 입력 신호를 3R(Reshaping, Retiming, Regenerating)하는 기능을 수행할 수 있으며 루프백(loopback)과 통과(pass-through)를 이용하여 2x2 스위치(switch) 및 1:2 버퍼(buffer)로 이용 가능하며, 10Gbps 이상의 높은 주파수의 전기신호를 스위치하는데 사용할 수 있는 효과가 있다.
또한, 본 발명은, 내부의 독립 시스템 클럭을 사용하거나 내부로직의 자리 맞춤(justification) 기능을 구현하여, 동기 맞춤을 할 수 있게 하는 위상차 신호를 선택할 수 있도록 하여, 입력 소스 동기 데이터 신호를 처리할 수 있는, 예를 들어 신호 매핑하거나 역매핑하는 등의 프레이머 기능을 수행할 수 있다.
또한, 본 발명은, 동기 클럭 구성을 사용에 따라 변화시키기 용이하므로, 설계한 내부로직을 테스트하는데 효과적으로 사용될 수 있는 효과가 있다.

Claims (5)

  1. 광전송 시스템에서의 클럭 동기 장치에 있어서,
    외부로부터 입력되는 소스 동기 채널을 수신하기 위한 제1, 제2 소스 동기 채널 수신 수단;
    상기 제 1, 제 2 소스 동기 채널 수신 수단으로부터 입력된 소스 동기 클럭을 클럭 동기 맞춤에 사용할 수 있도록 낮은 주파수의 클럭으로 분주하기 위한 제1, 제2 클럭 분주 수단;
    상기 제1 클럭 분주 수단에서 분주된 소스 동기 클럭, 상기 제2 클럭 분주수단에서 분주된 소스 동기 클럭, 및 시스템 클럭 중에서 기준클럭을 선택하여 위상 검출 수단으로 보내기 위한 제1, 제2 기준 클럭 선택 수단;
    상기 기준 클럭과 「외부의 광송수신 장치로부터 수신하는 회선된 클럭 (TXSRCCLK)을 제3, 제4 클럭 분주 수단에서 분주한 클럭」을 비교하여 위상차 신호를 생성하기 위한 제1, 제2 위상 검출 수단;
    각각의 위상 검출 수단으로부터의 위상차 신호와 내부 로직을 통해서 위상 비교된 위상차 신호를 선택하기 위한 제1, 제2 위상차 신호 선택 수단; 및
    상기 위상차 신호에 따라 특정한 동기 주파수를 생성하여, 상기 외부의 광송수신 장치에 각각 소스 동기 채널에 동기된 클럭을 송신하기 위한 제1, 제2 전압발진 수단
    을 포함하는 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치.
  2. 광전송 시스템에서의 클럭 동기 장치에 있어서,
    외부로부터 입력되는 소스 동기 채널을 수신하기 위한 제1, 제2 소스 동기 채널 수신 수단;
    상기 제 1, 제 2 소스 동기 채널 수신 수단으로부터 입력된 소스 동기 클럭을 클럭 동기 맞춤에 사용할 수 있도록 낮은 주파수의 클럭으로 분주하기 위한 제1, 제2 클럭 분주 수단;
    상기 제1, 제2 클럭 분주 수단으로부터 수신한 두 소스 동기 클럭 및 시스템 클럭 각각과, 변환 클럭과의 비교를 통하여 위상차이 신호들을 생성하기 위한 다수의 위상 검출 수단;
    각각의 위상 검출 수단으로부터의 위상차 신호와 내부 로직을 통해서 위상 비교된 위상차 신호를 선택하기 위한 제1, 제2 위상차 신호 선택 수단; 및
    상기 위상차 신호에 따라 특정한 동기 주파수를 생성하여, 상기 외부의 광송수신 장치에 각각 소스 동기 채널에 동기된 클럭을 송신하기 위한 제1, 제2 전압발진 수단
    을 포함하는 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치.
  3. 제 2 항에 있어서,
    상기 위상 검출 수단은,
    상기 제2 클럭 분주 수단으로부터 수신한 소스 동기 클럭(RXDCK)과 변환 클럭(RXSRCLK)을 비교하여 위상차 신호를 생성하기 위한 제2, 제5 위상 검출 수단;
    시스템 클럭을 기준 클럭으로 하여 상기 변환 클럭(RXSRCLK)과 비교함으로써 위상차 신호를 생성하기 위한 제1, 제4 위상 검출 수단; 및
    상기 제1 클럭 분주 수단으로부터 수신한 소스 동기 클럭과 상기 변환 클럭를 비교하여 위상차 신호를 생성하기 위한 제3, 제6 위상 검출 수단
    을 포함하는 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    외부로부터 입력된 소스 동기 데이터의 루프백(Loopback)을 위하여, 상기 제1, 제2 소스 동기 채널 수신으로부터 받은 동기 채널 데이터 및 다른 내부로직 회로로부터 받은 데이터를 선택하여, 상기 제1, 제2 소스 동기 채널 송신 수단을 통해서 외부로 출력하기 위한 제1, 제2 데이터 경로 선택 수단
    을 더 포함하는 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치.
  5. 제 4 항에 있어서,
    상기 위상차 신호 선택 수단으로부터 출력되는 위상차 신호의 잡음을 제거하여 상기 전압제어발진 수단(VCO)에 전압을 가변시키기 위한 제1, 제2 저역통과여과 수단
    을 더 포함하는 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치.
KR1020040107257A 2004-12-16 2004-12-16 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치 KR100603616B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040107257A KR100603616B1 (ko) 2004-12-16 2004-12-16 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치
US11/223,277 US7180343B2 (en) 2004-12-16 2005-09-09 Apparatus for synchronizing clock using source synchronous clock in optical transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040107257A KR100603616B1 (ko) 2004-12-16 2004-12-16 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치

Publications (2)

Publication Number Publication Date
KR20060068540A KR20060068540A (ko) 2006-06-21
KR100603616B1 true KR100603616B1 (ko) 2006-07-24

Family

ID=36595908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107257A KR100603616B1 (ko) 2004-12-16 2004-12-16 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치

Country Status (2)

Country Link
US (1) US7180343B2 (ko)
KR (1) KR100603616B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8831435B2 (en) 2008-03-28 2014-09-09 Centurylink Intellectual Property Llc System and method for dual wavelength communications of a clock signal
JP5495779B2 (ja) * 2009-12-28 2014-05-21 キヤノン株式会社 送信装置および通信システム
US9234942B2 (en) 2012-09-21 2016-01-12 Apple Inc. Transition fault testing of source synchronous interface
US9100167B2 (en) * 2012-11-30 2015-08-04 Broadcom Corporation Multilane SERDES clock and data skew alignment for multi-standard support
KR102475816B1 (ko) * 2016-03-17 2022-12-09 에스케이하이닉스 주식회사 집적회로
US11374732B2 (en) * 2019-12-24 2022-06-28 Marvell Asia Pte, Ltd. Apparatus and related method to synchronize operation of serial repeater
CN114967838B (zh) * 2022-05-23 2023-07-11 中国工程物理研究院激光聚变研究中心 一种广空间超低抖动同步信号产生系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162400A (ja) * 1993-12-09 1995-06-23 Canon Inc 光通信方法及び光通信システム
KR19980045935A (ko) * 1996-12-11 1998-09-15 양승택 10Gbps 동기식 전송방식 광전송 시스템에서의 종속부용 클럭 및 프레임 발생장치
KR20000046376A (ko) * 1998-12-31 2000-07-25 강병호 광 전송장치에서의 유도 클럭 공급장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192525B1 (ko) 1996-11-04 1999-06-15 구본준 광통신 수신기용 클럭 및 데이타 복구회로
US6631144B1 (en) * 1999-12-21 2003-10-07 Intel Corporation Multi-rate transponder system and chip set
JP2001251283A (ja) 2000-03-06 2001-09-14 Hitachi Ltd インターフェース回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162400A (ja) * 1993-12-09 1995-06-23 Canon Inc 光通信方法及び光通信システム
KR19980045935A (ko) * 1996-12-11 1998-09-15 양승택 10Gbps 동기식 전송방식 광전송 시스템에서의 종속부용 클럭 및 프레임 발생장치
KR20000046376A (ko) * 1998-12-31 2000-07-25 강병호 광 전송장치에서의 유도 클럭 공급장치

Also Published As

Publication number Publication date
US20060133816A1 (en) 2006-06-22
US7180343B2 (en) 2007-02-20
KR20060068540A (ko) 2006-06-21

Similar Documents

Publication Publication Date Title
US7426247B2 (en) Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof
US7441139B2 (en) Skew adjusting circuit and method for parallel signals
US8351560B2 (en) Phase interpolator based transmission clock control
US6628679B1 (en) SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique
US20080037594A1 (en) Highly integrated, high-speed, low-power serdes and systems
KR100976114B1 (ko) 디지털 비디오 인터페이스 시스템, 데이터 통신 방법 및시스템
US6608829B1 (en) Closed-loop synchronization arrangement for data transmission system
JP2010503256A (ja) 高速ｌｖｄｓ通信の同期のための方法及びシステム
US7180343B2 (en) Apparatus for synchronizing clock using source synchronous clock in optical transmission system
US7158727B2 (en) 10 Gbit/sec transmit structure with programmable clock delays
JP2008508834A (ja) データ伝送同期
CN114629584A (zh) 网络设备的软件控制时钟同步
US20150063516A1 (en) Communication circuit and information processing device
JP5610540B2 (ja) シリアル通信用インターフェース回路及びパラレルシリアル変換回路
US11888586B2 (en) Low latency network device and method for treating received serial data
CN106850178B (zh) 多路高速串行图像数据的传输系统
US10205586B2 (en) Method and apparatus for network synchronization
EP0817419A2 (en) Deterministic exchange of data between synchronised systems separated by a distance
JPWO2004040835A1 (ja) データ処理回路
EP1493233B1 (en) Selectable clocking architecture
US7366086B2 (en) Crosstalk reduction in a backplane employing low-skew clock distribution
JP2008193405A (ja) 伝送システム、送信側装置、受信側装置、これらの動作方法、及びデジタル放送システム
CN109074120B (zh) 交叉连接系统中的透明时钟
KR900003668B1 (ko) 시분할교환기의 클록신호 합성전송 방식
JPH02234532A (ja) 情報伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee