JP2007535152A - 発光半導体チップの製造方法および半導体チップ - Google Patents

発光半導体チップの製造方法および半導体チップ Download PDF

Info

Publication number
JP2007535152A
JP2007535152A JP2007509862A JP2007509862A JP2007535152A JP 2007535152 A JP2007535152 A JP 2007535152A JP 2007509862 A JP2007509862 A JP 2007509862A JP 2007509862 A JP2007509862 A JP 2007509862A JP 2007535152 A JP2007535152 A JP 2007535152A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer sequence
semiconductor
separation
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007509862A
Other languages
English (en)
Other versions
JP4653804B2 (ja
Inventor
ベルトルト ハーン
シュテファン カイザー
フォルカー ヘールレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2007535152A publication Critical patent/JP2007535152A/ja
Application granted granted Critical
Publication of JP4653804B2 publication Critical patent/JP4653804B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本発明は、薄膜発光ダイオードチップ用の半導体層列、例えば窒化物‐化合物半導体材料ベースの半導体層列の発光面のマイクロパターニング方法に関する。ここで本発明の方法は、(a)半導体層列を基板上に成長させるステップ、(b)半導体層列内で駆動時に形成された放射の少なくとも一部を反射して半導体層列へ戻す鏡面層を半導体層列上に形成または被着するステップ、(c)半導体層列の分離ゾーンを少なくとも部分的に破壊して基板の分離される半導体層列の分離面に分離ゾーンの成分である異方性残留物、例えば分離層の金属成分を残すことにより、半導体層列を基板からリフトオフプロセスによって分離するステップ、および、(d)異方性残留物を少なくとも一時的にエッチングマスクとし、ガス状のエッチング剤を用いたドライエッチングプロセスまたはウェットケミカルエッチング剤を用いたエッチングプロセスにより半導体層列のうち残留物の残った分離面をエッチングするステップを有する。

Description

本発明は発光半導体チップのマイクロパターニングの分野に関する。詳細に云えば、本発明は、光形成半導体層列の発光面の粗面化、特に薄膜発光ダイオードチップの光形成半導体層列の光出力面の粗面化に関する。
薄膜LEDは特に、1.ビームを形成するエピタキシ層列において支持体側の第1の面には反射層(ミラー層)が被着または形成されており、この反射層はエピタキシ層列内で形成された電磁ビームの少なくとも一部を反射してこのエピタキシ層列へ戻し、2.エピタキシ層列は20μmまたはそれ以下の範囲の厚さ、特に約10μmの厚さを有し、3.エピタキシ層列は反射層とは反対側の第2の面に混合構造を有し、この混合構造が理想的にはエピタキシ層列内にほぼエルゴード的光分布、つまりできるかぎりエルゴード的確率分散特性を有する光分布を形成する、という特徴を有する。
この種の薄膜発光ダイオードチップの原理については例えばI. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993の2174頁〜2176頁に記載されており、この刊行物を本願の参考文献とする。
薄膜発光ダイオードチップの発光ゾーンは主としてきわめて薄いエピタキシ層列の前面のパターニングされた出力面に限定されている。これによりほぼランベルト面の発光体の特性が生じる。
したがって本発明の課題は、改善されたマイクロパターニングの製造方法および光出力の改善された薄膜発光ダイオードチップを提供することである。
この課題は請求項1記載の特徴を有する方法および請求項7の特徴を有する方法により解決される。本発明の方法によって製造される薄膜発光ダイオードチップは請求項32の対象となっている。
本発明の方法および薄膜発光ダイオードチップの有利な実施形態および有利な実施態様は従属請求項に記載されている。
本発明の方法の基礎となる技術的教説は、エピタキシ層列を備えた薄膜発光ダイオードチップに特に有利に適する。このチップは窒化物‐化合物半導体材料ベース、特にInAlGa1−x−yN[0≦x≦1,0≦y≦1,x+y≦1]の窒化物‐化合物半導体材料系ベースのエピタキシ層列を有する。
ここで扱っている窒化物‐化合物半導体材料ベースの半導体層列のグループには、エピタキシャルに製造された半導体層がInAlGa1−x−yN[0≦x≦1,0≦y≦1,x+1≦1]の窒化物‐化合物半導体材料系ベースの少なくとも1つの個別層を含むものが含まれる。ここで半導体層は一般に複数の個別層から成る層列を有する。
この種の半導体層列を例えば従来のpn接合、ダブルヘテロ構造、単一量子井戸構造(SQW構造)あるいは多重量子井戸構造(MQW構造)とすることができる。この種の構造は当業者に周知であるので、ここではこれ以上詳細に説明しない。GaNベースの多重量子井戸構造の例は国際公開第01/39282号明細書に記載されており、これを本願の参考文献とする。
本発明の薄膜発光ダイオードチップのための半導体層列の発光面のマイクロパターニング方法の基本的着想は、半導体層列を成長条件の点で最適化された成長基板上にエピタキシャル成長させ、鏡面層を半導体層列上に形成または被着した後、この半導体層列を成長基板から分離するということである。この分離は半導体層列の分離ゾーンで行われる。分離ゾーンは少なくとも部分的に破壊され、基板の分離された半導体層列の分離面に分離ゾーンの成分、特に金属成分である異方性残留物が残される。
続いて残留物の存在する半導体層列の分離面が、プレエッチングステップにおいて、残留物をエッチングマスクとして利用したガス状のエッチング剤によるドライエッチングプロセスまたはウェットケミカルエッチング剤による材料剥離エッチングによりエッチングされる。有利には同時に残留物の少なくとも大部分が除去される。つまり異方性残留物は一時的なエッチングマスクとして作用する。
残留物は分離ステップの後、分離面上に残る。分離面はたいてい種々の厚さの透過層として構成されているか、または半導体層列の表面の露出された中間スペースを備えたアイランド状または網状のゾーンを有する。
プレエッチングステップでは、半導体層列は残留物の層厚さに依存して種々の強さでエッチングされ、半導体層列の分離面が粗面化される。
有利な実施形態では、半導体層列の種々の結晶面が露出される。特に有利には、分離面のプレエッチングの後、当該の分離面はウェットケミカルエッチング剤またはガス状エッチング剤を用いたポストエッチングステップで処理され、主に結晶欠陥がエッチングされ、半導体層列の分離面で種々の結晶面が選択的にエッチングされる。特に有利には、ウェットケミカルエッチング剤はKOHを含む。ガス状エッチング剤として例えばHまたはClなどの腐食性ガスが適している。有利にはエッチングガスとしてのHは高温、特に800℃以上の温度のもとで用いられる。
半導体層列が成長基板から分離される際に、分離面にわずかな残留物しか残らないか、および/または、主として半導体層列の結晶欠陥をエッチングし分離面の種々の結晶面を選択的にエッチングするエッチング剤によって残留物の少なくとも大部分が除去される場合、上述したプレエッチングステップを省略することができる。
窒化物‐化合物半導体材料を有する分離ゾーンは、有利には、ガス状の窒素が生じるように破壊される。このための分離プロセスとして、特に有利には、レーザーリフトオフプロセス(レーザーリフトオフと略すこともある)が適している。この種のレーザーリフトオフプロセスは例えば国際公開第98/14986号明細書に説明されており、この刊行物を本願の参考文献とする。また、分離層の成分、特に金属成分である異方性残留物を分離面に残す他の分離プロセスを使用することもできる。
有利には、半導体層列の分離面は、基板から見て分離面後方の半導体層列の部分よりも高い欠陥密度を有する。有利には、バッファ層の分離ゾーンは成長基板と半導体層列の光形成領域とのあいだに配置される。
バッファ層は半導体層列のうち基板に面した半導体層であり、主として半導体層列の機能層(例えば多重量子井戸構造)の成長に最適な成長基板を形成するために用いられる。こうしたバッファ層は例えば基板の格子定数と半導体層列の格子定数との差、および、基板の格子欠陥を補償する。バッファ層を用いれば半導体層列の成長に対する応力状態を意図的に調整することができる。
特に有利には、分離ゾーンは主としてGaNを有し、半導体層列の分離面には金属のGaから成る異方性残留物が残る。
半導体層列のうち分離ゾーンの存在する領域は、有利には、ドーパント濃度1×1018cm−3〜1×1019cm−3となっている。この場合、半導体層列の分離面では、有利には、ドーパント濃度は1×1018cm−3〜1×1020cm−3となっている。これにより半導体層列上のオーミック抵抗の形成が容易となる。当該の領域が主としてGaNベースであるときには、ドーパント物質として有利にはSiが用いられる。
別の有利な実施形態では、分離ゾーンはAlGaNを含む。このAlGaNのAl含量は、半導体層列を成長基板から分離する際にAlGaNが破壊されてAlが半導体層列内へ焼結されるように選定されている。有利にはAl含量は約1%〜約10%、特に有利には約1%〜約7%である。アルミニウムn型コンタクトを形成するために、分離工程において、有利にはアルミニウムが溶融され、半導体層列内へ焼結される。特に有利には、このためにレーザーリフトオフプロセスが使用される。このとき、360nmより短い波長領域、有利には350nm〜355nmの波長のレーザーが用いられる。
本発明の方法の別の有利な実施形態では、分離ゾーンはGaN層を有し、基板から見てこのGaN層にAlGaN層が接しており、半導体層列を成長基板から分離する際に全GaN層およびAlGaN層の一部が破壊される。これにより、層品質その他の理由から必要な場合に、まず、分離工程で破壊される分離ゾーンよりも薄いGaN層を成長させることができるという利点が得られる。分離工程では、GaN層およびその上方に配置されたAlGaN層の一部が破壊され、所望に応じて前述した関連の利点が得られる。有利には、AlGaN層はここでは約1%〜約10%、特に有利には約1%〜約7%のAl含量を有する。
成長基板として有利にはサファイア基板が用いられる。これは有利には電磁放射の波長領域の大部分を良好に透過する。特にサファイアは350nmよりも短い波長に対して透過性であり、GaNまたはGaNベース材料の破壊の点からも大きな意義を有する。
別の方法ステップとして、半導体層列のマイクロパターニングされた分離面上に、半導体層列の電気的接続のためのコンタクトパッド、特にコンタクトメタライゼーション部が被着される。このために従来公知のメタライゼーション層、例えばTiAlコンタクト、AlコンタクトまたはTiAlNiAuコンタクトが適している。
特に有利には、半導体層列の分離面のマイクロパターニングにより、半導体層列によって駆動中に形成される電磁放射の波長領域(チップの内部波長に対する波長領域)に相応するスケールすなわち構造寸法で粗面が形成される。
特に有利には、本発明の方法は、六方晶窒化物‐化合物半導体材料系InAlGa1−x−yN[0≦x≦1,0≦y≦1,x+y≦1]から成り、000−1結晶面すなわち六方晶窒化物格子のN面が成長基板へ向かって配向される半導体材料ベースの半導体層列に適用される。
半導体層列のエピタキシャル成長は有利には有機金属気相エピタキシ法MOVPEにより行われる。
鏡面層としてブラッグミラーを被着することができる。これに代えて、透光層および半導体層列から見てその後方に配置される反射層を含む鏡面層を形成してもよい。
同様に、鏡面層が半導体層列に向かう複数のウィンドウを備えた反射層を有し、このウィンドウ内に反射層とは異なる電流輸送層が配置されるように構成してもよい。
本発明の方法によって製造される発光半導体チップは、エピタキシャルに製造された少なくとも1つの半導体層列を有しており、この半導体層列はn型半導体層、p型半導体層、および、これら2つの半導体層間に配置される電磁放射の形成領域を有する。半導体層列のうち少なくとも1つの半導体層は窒化物‐化合物半導体材料を含む。また半導体層列のうちマイクロパターニングされた表面とは反対側、すなわちミラーの配置された側に支持体が取り付けられる。半導体チップの別の実施形態として、鏡面層をマイクロパターニングしてもよい。
本発明の別の実施形態では、例えばレーザーリフトオフによるリフトオフステップの後、半導体層列の分離層から、一貫した完全な金属材料の層ではなく、網状構造またはアイランド状構造の金属材料が残される。この構造体は次のプレエッチングステップで少なくとも近似的に半導体層列内へ転写される。これによりポストエッチングステップに対して意図的に異なった結晶面が提供される。ポストエッチングステップでは、エッチング剤は選択的に種々の結晶面へ作用し、半導体層列の分離面が微視的に粗面化される。エッチングシードとして、プレエッチングステップによるエッチング縁と分離面の半導体層列における結晶欠陥とが用いられる。
半導体層列内で駆動時に形成された放射の少なくとも一部を反射させて半導体層列へ戻す鏡面層を半導体層列上に形成または被着するステップは、半導体層列のマイクロパターニングの前後どちらでも行うことができる。ただしマイクロパターニング前に行うほうがいっそう有利である。請求項1,7に挙げた分離ステップ(c)前の相応のステップは、半導体層の基板からの分離前およびマイクロパターニング前に行わなければならないというわけではない。しかし鏡面層は薄膜発光ダイオードの主要な構成要素である。鏡面層は半導体層列に対する支持体とともにマイクロパターニングされた半導体層列へ接合することができる。
本発明は薄膜発光ダイオードチップでの適用に制限されず、基本的には、エピタキシャルに製造されかつ成長基板から剥離される半導体層列のマイクロパターニング表面に必要とされる分野であればどのような場合にも適用可能である。
本発明による方法および発光ダイオードチップのさらに別の利点、実施形態および実施態様を、図1a〜図3bを参照しながら実施例に則して以下に説明する。ここで、図1a〜図1eには本発明の方法の第1の実施例の概略的なフローチャートが示されている。図2a,図2bには種々のステップにおける半導体表面のREM画像が示されている。図3a〜図3eには本発明の方法の第2の実施例の概略的なフローチャートが示されている。
実施例および図面において、同一の構成要素または同じ働きをもつ構成要素にはそれぞれ同じ参照符号が付されている。また、図示されている層厚さは縮尺どおりと見なされるものではなく、理解を深める目的で誇張して厚く描かれている。エピタキシ層の厚さも縮尺通りではないことに注意されたい。
図1a〜図1eでは、サファイア成長基板1上に有機金属気相エピタキシ法MOVPEにより半導体層列が成長される様子が概略的に示されている。当該の半導体層列は、サファイア基板1から出発して、図1aに示されているように、SiドープされたGaNバッファ層2,SiドープされたGaNコンタクト層3[この層は部分的にバッファ層に属していてもよい],Siドープされたカバー層4,複数のInGaN量子井戸およびそのあいだのGaNバリアから成る多重量子井戸構造を備えた電磁放射形成層5[電磁放射は特に緑色光または青色光],および,pドープされたAlGaNカバー層6[pドープ物質としてMg]を連続層として有する。
pドープされたAlGaNカバー層6上に、有利にはさらにpドープされたGaN層が設けられる。例えばGaN層には前述の場合と同様にMgがドープされている。
これに代えて、コンタクト層3はSi:AlGaNを有するものであってもよい。
上述の多重量子井戸構造は例えば国際公開第01/39282号明細書に説明されており、この刊行物を本願の参考文献とする。
多重量子井戸構造に代えて、単一量子井戸構造、2重量子井戸構造、シングルへテロ構造を使用することもできる。
半導体層列100上に金属鏡面層7が被着される。この鏡面層は活性層で形成された電磁放射を反射して半導体層列100へ戻すように構成されている。青色のスペクトル領域の鏡面層として、AlまたはAgが適している。Agを使用する場合には鏡面層に薄いTi層,Pd層またはPt層をライニングすることができる。これにより特にAg層と半導体層列100との接着性が改善される。こうした接着性改善のための層の厚さは有利には1nmより小さい。
これに代えて、鏡面層7として、ブラッグミラーを被着してもよいし、透光層、例えばITO層と半導体層列から見てその後方に配置される反射層とから成る鏡面層を形成してもよい。同様に、鏡面層が半導体層列100に向かう複数のウィンドウを備えた反射層を有し、このウィンドウに反射層とは異なる電流輸送層が配置されるように構成してもよい。
続いて、半導体層列の鏡面側に導電性の支持体10、例えばGaAs,GeまたはMoから成る支持体が接合される。これは例えばAuGe,AuSnまたはPdInを介した共融ボンディングにより行われる。またはんだ付けまたは接着剤接合も可能である。続いて、サファイア基板1はレーザーリフトオフプロセスにより図1bに矢印110によって示されているように分離される。このときバッファ層2は破壊され、ガス状の窒素が生じ、金属のガリウムの残留物20が種々の厚さの異方性層の形態で半導体層列100上に残る。このことについては図1cを参照されたい。相応のレーザーリフトオフプロセスは例えば国際公開第98/14986号明細書に説明されており、この刊行物を本願の参考文献とする。
次に、残留物20がプレエッチングステップでエッチング剤120により除去される。これは金属のGaをエッチングするのであってもよいし、SiドープされたGaNコンタクト層3を材料剥離させるのであってもよい。これによりSiドープされたGaNコンタクト層3の表面が粗面化される。異方性分散した金属のガリウムの残留物はここでは一時的なエッチングマスクとして機能する。
有利にはプレエッチングステップではウェットケミカルエッチングが行われる。エッチング剤として特に希釈されたKOHが適している。本発明の特に有利な実施例では、当該のエッチングステップにおいて5%の濃度のKOHが室温で使用され、エッチング時間は5min〜15minである。
プレエッチングに対しては、ドライエッチングプロセス、例えばRIEプロセスも適している。ドライエッチングプロセスは一般に、本発明の実施例において残留物の形状がその下方の半導体層に転写され、当該の半導体層の粗面化が達成されるように機能する。
本発明の別の手段では、エッチング剤として腐食性ガス、例えばHまたはClが、特に800℃以上の高温のもとで用いられる。
前述の実施例では、バッファ層2全体がレーザーリフトオフプロセスにより破壊され、分離層となっている。これに代えてバッファ層2およびレーザーリフトオフプロセスを相互に調整して、バッファ層内の分離ゾーンのみまたはこれよりも薄いバッファ層近傍の分離ゾーンのみが破壊されるようにすることもできる。
プレエッチングステップではコンタクト層3の種々の結晶面が露出される。その後コンタクト層3のプレエッチング面は、ポストエッチングステップで別のウェットケミカルエッチング剤により、図中の矢印130によって示されているように処理される。これにより主に結晶欠陥がエッチングされ、半導体層列の分離面の種々の結晶面は選択的にエッチングされる。これについては図1dを参照されたい。当該の別のウェットケミカルエッチング剤は例えばKOHを含む。KOHによる処理により、コンタクト層の表面がきわめて効果的に粗面化される。こうしてプレエッチングで形成される粗面性が放射の出力効率の点で著しく改善される。
有利には、ポストエッチングステップでは、エッチング剤として濃縮されたKOHが使用される。本発明の有利な実施例では、濃度25%のKOHが温度70℃〜90℃、例えば80℃でエッチングされる。このときエッチング時間は3min〜10minである。
これに代えて、ポストエッチングステップに対して、エッチング剤として腐食性ガス、例えばHまたはClを使用してもよい。
図2aにはドライエッチング後の表面が示されている。図2bにはKOHを用いたさらなるエッチング後の表面が示されている。
粗面化作用を改善するために、コンタクト層3は少なくともバッファ層2に向かう側で後続の層4,5,6よりも高い欠陥密度を有する。
さらにコンタクト層3の少なくともバッファ層に向かう側のSiドーパント濃度は1×1018cm−3以上1×1019cm−3以下である。これによりコンタクト層3上にオーミックコンタクトが簡単に形成される。
本発明の別の実施例では、GaNバッファ層2の厚さがレーザーリフトオフプロセスで破壊される層の厚さよりも薄く、コンタクト層3のAl含量が少なくともバッファ層2に面する領域において約1%〜約7%となる。コンタクト層3の当該の領域は、レーザーリフトオフプロセスでガス状の窒素および金属のGaおよびAlを形成しながら破壊され、Alは溶融されて残留するコンタクト層3内へ焼結される。
このようにしてGaNコンタクト層3にはアルミニウムn型コンタクトが形成される。
次に、GaNコンタクト層3のマイクロパターニング面には、半導体層列100のn型側の電気的接続のためのボンディングパッド、特にボンディングパッドメタライゼーション部が図1eに示されているように被着される。当該のボンディングパッドは例えばTiAlを有する。
コンタクト層3をマイクロパターニングすることにより、電磁放射の可視のスペクトルのうち青色のスペクトル領域に相応するスケールで粗面が形成される。粗面構造は特に活性の半導体層5内で形成された電磁放射の内部波長の1/2のオーダーで設けられる。
有機金属気相成長法MOVPEによりエピタキシャル層列を成長させる際に、有利には000−1結晶面(六方晶窒化物格子のN面)はサファイア成長基板へ向かって配向される。
レーザーリフトオフプロセスに対する光源として、波長領域350nm〜360nmまたはこれより短い波長領域のレーザー光源が使用される。
支持体10の半導体層列100とは反対側に、半導体層列100との接合前または接合後、薄膜発光ダイオードチップ20の電気的接続のためのコンタクト層12が図1eに示されているように被着される。このコンタクト層は例えばAlまたはTi/Al層列から成る。
本発明の方法の別の実施例では、鏡面層は支持体10との接合前にコンタクト層3と同様のスケールでマイクロパターニングされる。
本発明の方法の別の実施例では、レーザーリフトオフプロセス後、一貫した完全な金属のGaまたはAlの層はコンタクト層3上には残らず、網状構造またはアイランド状構造の金属のGaまたはAlの残留物が残る。この残留物は次のプレエッチングステップで少なくとも近似にコンタクト層3に転写され、これにより続くKOHエッチングで意図的に異なった結晶面が形成される。
プレエッチングステップに対しては、上述のように、ドライエッチングプロセス、例えばRIEプロセス、または、ウェットケミカルエッチングプロセス、有利には希釈したKOHすなわちKOH5%で室温下、エッチング時間5min〜15minのプロセスが適している。
次のポストエッチングステップに対しては、有利には上述のように濃縮されたKOHを用いたプロセスが有利である。
KOHは選択的に種々の結晶面に作用し、微視的な粗面を形成する。エッチングシードとしてここでは先行するRIEプロセスで生じたエッチング縁と、コンタクト層またはレーザーリフトオフプロセスで完全な破壊が行われなかった場合のバッファ層2における残留領域の結晶欠陥とが用いられる。
これに代えて、エッチング剤として腐食性ガス、例えばHまたはClを、有利には800℃以上の高温のもとで用いてもよい。
図3a〜図3eに示されている実施例は、図1a〜図1eに示されている実施例に比べて、図3bのレーザーリフトオフプロセス110を経ても金属のGaおよび場合によりAlの残留物がほとんどまたは全くコンタクト層3上に残らず、レーザーリフトオフプロセス110の直後にコンタクト層3がKOH、有利には上述の濃縮されたKOHを含むエッチング剤でエッチングされるという点が異なっている。このことは図3cの矢印130によって示されている。
もちろんこの場合にも、必要に応じて、例えば種々の結晶面および/または結晶欠陥を露出させるためにKOHを用いたエッチング前にプレエッチングを行うことができるし、またエッチング剤として上述したようにHまたはClなどの腐食性ガスを用いることもできる。
これに代えて、図1a〜図1eの実施例に関連して説明したように、バッファ層2が分離ステップで破壊されたゾーンよりも厚い場合、基板1の分離後にコンタクト層3上にバッファ層の残留物を残してもよい。この場合、粗面はバッファ層2の残留物上に形成される。
なお、実施例に則した本発明のこれまでの説明は、本発明をこの説明に限定することを意味するものではないのは自明である。本発明は、半導体層の分離面が成長基板の材料破壊をともなうリフトオフの後に欠陥エッチングによりマイクロパターニングされるという基本的着想に基づく全てのプロセスを含む。
本発明の方法の第1の実施例の第1ステップを示す図である。 本発明の方法の第1の実施例の第2ステップを示す図である。 本発明の方法の第1の実施例の第3ステップを示す図である。 本発明の方法の第1の実施例の第4ステップを示す図である。 本発明の方法の第1の実施例の第5ステップを示す図である。 或るステップでの半導体表面のREM画像である。 別のステップでの半導体表面のREM画像である。 本発明の方法の第2の実施例の第1ステップを示す図である。 本発明の方法の第2の実施例の第2ステップを示す図である。 本発明の方法の第2の実施例の第3ステップを示す図である。 本発明の方法の第2の実施例の第4ステップを示す図である。 本発明の方法の第2の実施例の第5ステップを示す図である。

Claims (33)

  1. 薄膜発光ダイオードチップ用の半導体層列、例えば窒化物‐化合物半導体材料ベースの半導体層列の発光面のマイクロパターニング方法において、
    (a)半導体層列を基板上に成長させるステップ、
    (b)半導体層列内で駆動時に形成された放射の少なくとも一部を反射して半導体層列へ戻す鏡面層を半導体層列上に形成または被着するステップ、
    (c)半導体層列の分離ゾーンを少なくとも部分的に破壊して基板の分離される半導体層列の分離面に分離ゾーンの成分である異方性残留物、例えば分離層の金属成分を残すことにより、半導体層列を基板からリフトオフプロセスによって分離するステップ、および、
    (d)異方性残留物を少なくとも一時的にエッチングマスクとし、ガス状のエッチング剤を用いたドライエッチングプロセスまたはウェットケミカルエッチング剤を用いたエッチングプロセスにより半導体層列のうち残留物の残った分離面をエッチングするステップ
    を有する
    ことを特徴とする半導体層列の発光面のマイクロパターニング方法。
  2. ステップ(d)において、分離ゾーンの残留物および半導体層列の分離面の双方を材料剥離エッチングする、請求項1記載の方法。
  3. ステップ(d)において、半導体層列の種々の結晶面を露出させる、請求項1または2記載の方法。
  4. ウェットケミカルエッチング剤がKOH、有利には希釈されたKOHを含むか、または、ガス状のエッチング剤が腐食性ガス、例えばHまたはClを含む、請求項1から3までのいずれか1項記載の方法。
  5. ステップ(d)の後、エッチングされた分離面をさらにウェットケミカルエッチング剤またはガス状のエッチング剤により処理し、主に結晶欠陥がエッチングされかつ半導体層列の分離面の種々の結晶面が選択的にエッチングされるようにする、請求項1から4までのいずれか1項記載の方法。
  6. さらなるウェットケミカルエッチング剤がKOH、有利には濃縮されたKOHを含むか、またはガス状のエッチング剤が腐食性ガス、例えばHまたはClを含む、請求項5記載の方法。
  7. 薄膜発光ダイオードチップ用の半導体層列、例えば窒化物‐化合物半導体材料ベースの半導体層列の発光面のマイクロパターニング方法において、
    (a)半導体層列を基板上に成長させるステップ、
    (b)半導体層列内で駆動時に形成された放射を反射して半導体層列内へ戻す鏡面層を半導体層列上に形成または被着するステップ、
    (c)半導体層列の化合物半導体材料から成る分離ゾーンを少なくとも部分的に破壊して半導体層列を基板から分離するステップ、および、
    (d)基板の分離される半導体層列の分離面をエッチング剤によりエッチングして主に結晶欠陥がエッチングされかつ分離面の種々の結晶面が選択的にエッチングされるようにするステップ
    を有する
    ことを特徴とする半導体層列の発光面のマイクロパターニング方法。
  8. ステップ(d)において、エッチング剤はKOH、有利には濃縮されたKOHを含む、請求項7記載の方法。
  9. ステップ(d)において、エッチング剤は腐食性ガス、例えばHまたはClを含む、請求項7記載の方法。
  10. ステップ(c)において、分離ゾーンでガス状の窒素が生じるように半導体層列の窒化物‐化合物半導体材料を破壊する、請求項1から9までのいずれか1項記載の方法。
  11. リフトオフプロセスはレーザーリフトオフプロセスである、請求項1から10までのいずれか1項記載の方法。
  12. 半導体層列の分離面は、基板から見て分離面後方の半導体層列の部分よりも高い欠陥密度を有する、請求項1から11までのいずれか1項記載の方法。
  13. 半導体層列のうち分離ゾーンの位置する領域はバッファ層である、請求項12記載の方法。
  14. 半導体層列はInAlGa1-x-yN[0≦x≦1,0≦y≦1,x+y≦1]である系から成る少なくとも1つの材料を有する、請求項1から13までのいずれか1項記載の方法。
  15. 分離ゾーンは主としてGaNを有し、半導体層列の分離面には金属のGaから成る異方性残留物が残る、請求項14記載の方法。
  16. 半導体層列が分離面にドーパント物質を有し、そのドーパント濃度は1×1018cm−3以上1×1020cm−3以下である、請求項1から15までのいずれか1項記載の方法。
  17. ドーパント物質はSiである、請求項16記載の方法。
  18. 分離ゾーンはAlGaNを含み、AlGaNがステップ(c)で破壊されてAlが半導体層列内へ焼結されるようにAl含量を選定する、請求項1から17までのいずれか1項記載の方法。
  19. Al含量は約1%〜約10%、例えば約1%〜約7%である、請求項18記載の方法。
  20. ステップ(c)においてAlを溶融させ、半導体層列内へ焼結させる、請求項18または19記載の方法。
  21. 分離ゾーンはGaN層を有し、基板から見て該GaN層にAlGaN層が接しており、ステップ(c)で全GaN層およびAlGaN層の一部を破壊する、請求項18から20までのいずれか1項記載の方法。
  22. 半導体層列の分離面にアルミニウムn型コンタクトを形成する、請求項18から21までのいずれか1項記載の方法。
  23. サファイア基板を用いる、請求項1から22までのいずれか1項記載の方法。
  24. 半導体層列のマイクロパターニングされた分離面上に、半導体層列の電気的接続のためのコンタクトパッド、例えばコンタクトメタライゼーション部を被着する、請求項1から23までのいずれか1項記載の方法。
  25. 半導体層列の分離面のマイクロパターニングにより、半導体層列から駆動中に送出される電磁放射の波長領域に相応するスケールで粗面を形成する、請求項1から24までのいずれか1項記載の方法。
  26. 粗面構造は内部波長の1/2のオーダーである、請求項25記載の方法。
  27. 全体として六方晶GaNベース材料から成る半導体層列を基板上に成長させ、その際に000−1結晶面(六方晶窒化物格子のN面)を基板に向かって配向する、請求項1から26までのいずれか1項記載の方法。
  28. ステップ(c)において、波長領域350nm〜360nmまたはそれより短い波長のレーザー光源を用いる、請求項10記載の方法。
  29. ステップ(b)においてブラッグミラーを被着する、請求項1から28までのいずれか1項記載の方法。
  30. ステップ(b)において、透光層および半導体層列から見て該透光層の後方に配置される反射層を有する鏡面層を形成する、請求項1から29までのいずれか1項記載の方法。
  31. 鏡面層は半導体層列に向かう複数のウィンドウを備えた反射層を有し、該ウィンドウに反射層とは異なる電流輸送層を配置する、請求項1から30までのいずれか1項記載の方法。
  32. 少なくともエピタキシャルに製造された半導体層列と該半導体層列を支持する支持体とを有しており、前記半導体層列はn型半導体層、p型半導体層、および、該2つの半導体層間に配置される電磁放射の形成領域を有し、ここで少なくとも1つの半導体層は窒化物‐化合物半導体材料を有する、
    電磁放射を発光する発光半導体チップにおいて、
    半導体層列の少なくとも1つの半導体層は請求項1から31までのいずれか1項記載の半導体層列の発光面のマイクロパターニング方法によりマイクロパターニングされている
    ことを特徴とする発光半導体チップ。
  33. 鏡面層がパターニングされている、請求項32記載の半導体チップ。
JP2007509862A 2004-04-29 2004-04-29 発光半導体チップの製造方法および半導体チップ Expired - Lifetime JP4653804B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2004/000892 WO2005106972A1 (de) 2004-04-29 2004-04-29 Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips

Publications (2)

Publication Number Publication Date
JP2007535152A true JP2007535152A (ja) 2007-11-29
JP4653804B2 JP4653804B2 (ja) 2011-03-16

Family

ID=34957625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509862A Expired - Lifetime JP4653804B2 (ja) 2004-04-29 2004-04-29 発光半導体チップの製造方法および半導体チップ

Country Status (7)

Country Link
US (2) US7897423B2 (ja)
EP (1) EP1741144A1 (ja)
JP (1) JP4653804B2 (ja)
KR (2) KR101361630B1 (ja)
CN (1) CN100423300C (ja)
DE (1) DE112004002809B9 (ja)
WO (1) WO2005106972A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP2013141014A (ja) * 2013-03-12 2013-07-18 Dowa Electronics Materials Co Ltd Iii族窒化物半導体素子の製造方法
US9287366B2 (en) 2011-12-28 2016-03-15 Dowa Electronics Materials Co., Ltd. III nitride semiconductor device and method of producing the same
JP2019075480A (ja) * 2017-10-17 2019-05-16 株式会社ディスコ リフトオフ方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661602B1 (ko) * 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 led 소자의 제조방법
JP2007258323A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 半導体発光素子
KR101393745B1 (ko) * 2007-06-21 2014-05-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102007057756B4 (de) 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
WO2010020077A1 (en) * 2008-08-22 2010-02-25 Lattice Power (Jiangxi) Corporation Method for fabricating ingaain light-emitting device on a combined substrate
US8815618B2 (en) * 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
DE102009000287A1 (de) 2009-01-19 2010-07-22 Robert Bosch Gmbh Leuchtmodul
KR101081129B1 (ko) 2009-11-30 2011-11-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
DE102009060749B4 (de) * 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN101807648B (zh) * 2010-03-19 2012-12-26 厦门市三安光电科技有限公司 引入式粗化氮极性面氮化镓基发光二极管及其制作方法
CN101807649B (zh) * 2010-03-19 2013-01-23 厦门市三安光电科技有限公司 具有引入粗化层的高亮度铝镓铟磷基发光二极管及其制作方法
KR101055779B1 (ko) * 2010-06-15 2011-08-11 서울옵토디바이스주식회사 고효율 발광 다이오드 제조방법
DE102010048617A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
US8906712B2 (en) * 2011-05-20 2014-12-09 Tsmc Solid State Lighting Ltd. Light emitting diode and method of fabrication thereof
DE102012210494B4 (de) * 2012-06-21 2023-12-28 Pictiva Displays International Limited Organische Leuchtdiode
KR101878748B1 (ko) 2012-12-20 2018-08-17 삼성전자주식회사 그래핀의 전사 방법 및 이를 이용한 소자의 제조 방법
DE102014105208A1 (de) * 2014-04-11 2015-10-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
US9595616B1 (en) * 2015-12-02 2017-03-14 Sandia Corporation Vertical III-nitride thin-film power diode
TWI735263B (zh) * 2020-06-19 2021-08-01 台灣愛司帝科技股份有限公司 紅光晶片承載結構的製作方法
CN116325112A (zh) * 2020-10-10 2023-06-23 苏州晶湛半导体有限公司 半导体结构的衬底剥离方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190056A (ja) * 1996-12-24 1998-07-21 Rohm Co Ltd 半導体発光素子およびその製法
JP2002338398A (ja) * 2001-05-18 2002-11-27 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
JP2003069075A (ja) * 2001-08-28 2003-03-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JP2003188142A (ja) * 2001-12-19 2003-07-04 Sony Corp 半導体素子の製造方法及び半導体素子
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP2004179369A (ja) * 2002-11-27 2004-06-24 Shiro Sakai 半導体装置及びその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739217A (en) 1969-06-23 1973-06-12 Bell Telephone Labor Inc Surface roughening of electroluminescent diodes
JP3179346B2 (ja) 1996-08-27 2001-06-25 松下電子工業株式会社 窒化ガリウム結晶の製造方法
CN1495523A (zh) * 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6542526B1 (en) * 1996-10-30 2003-04-01 Hitachi, Ltd. Optical information processor and semiconductor light emitting device suitable for the same
US6233267B1 (en) * 1998-01-21 2001-05-15 Brown University Research Foundation Blue/ultraviolet/green vertical cavity surface emitting laser employing lateral edge overgrowth (LEO) technique
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6218280B1 (en) 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
AU4708399A (en) 1998-06-23 2000-01-10 Trustees Of Boston University Crystallographic wet chemical etching of iii-nitride material
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
DE10026254A1 (de) 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer auf GaN basierenden strahlungsemittierenden Epitaxieschichtenfolge
CN1292494C (zh) 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
DE10020464A1 (de) 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
DE10040448A1 (de) 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
JP4431925B2 (ja) * 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
DE10064448A1 (de) 2000-12-22 2002-07-04 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen eines Halbleiterchips für die Optoelektronik
JP5283293B2 (ja) * 2001-02-21 2013-09-04 ソニー株式会社 半導体発光素子
US6750158B2 (en) 2001-05-18 2004-06-15 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
DE10243757A1 (de) 2002-01-31 2004-04-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips
TWI226139B (en) 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190056A (ja) * 1996-12-24 1998-07-21 Rohm Co Ltd 半導体発光素子およびその製法
JP2002338398A (ja) * 2001-05-18 2002-11-27 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
JP2003069075A (ja) * 2001-08-28 2003-03-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JP2003188142A (ja) * 2001-12-19 2003-07-04 Sony Corp 半導体素子の製造方法及び半導体素子
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP2004179369A (ja) * 2002-11-27 2004-06-24 Shiro Sakai 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
US9287366B2 (en) 2011-12-28 2016-03-15 Dowa Electronics Materials Co., Ltd. III nitride semiconductor device and method of producing the same
JP2013141014A (ja) * 2013-03-12 2013-07-18 Dowa Electronics Materials Co Ltd Iii族窒化物半導体素子の製造方法
JP2019075480A (ja) * 2017-10-17 2019-05-16 株式会社ディスコ リフトオフ方法
JP7007053B2 (ja) 2017-10-17 2022-01-24 株式会社ディスコ リフトオフ方法

Also Published As

Publication number Publication date
CN100423300C (zh) 2008-10-01
KR20070026546A (ko) 2007-03-08
EP1741144A1 (de) 2007-01-10
CN1943044A (zh) 2007-04-04
US20080093611A1 (en) 2008-04-24
DE112004002809B9 (de) 2024-02-01
US7897423B2 (en) 2011-03-01
KR101361630B1 (ko) 2014-02-11
DE112004002809A5 (de) 2007-05-24
KR101248195B1 (ko) 2013-03-27
KR20120105059A (ko) 2012-09-24
DE112004002809B4 (de) 2023-11-02
US20110140141A1 (en) 2011-06-16
US8273593B2 (en) 2012-09-25
JP4653804B2 (ja) 2011-03-16
WO2005106972A1 (de) 2005-11-10

Similar Documents

Publication Publication Date Title
JP4653804B2 (ja) 発光半導体チップの製造方法および半導体チップ
US8847252B2 (en) III-nitride light emitting device with double heterostructure light emitting region
JP5055640B2 (ja) 発光ダイオード及びその製造方法
US6156584A (en) Method of manufacturing a semiconductor light emitting device
JP4177097B2 (ja) Iii−v窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
US7221000B2 (en) Reverse polarization light emitting region for a semiconductor light emitting device
US20090045431A1 (en) Semiconductor light-emitting device having a current-blocking layer formed between a semiconductor multilayer film and a metal film and located at the periphery. , method for fabricating the same and method for bonding the same
JP2007266577A (ja) 窒化物半導体装置及びその製造方法
US10665759B2 (en) Reflective structure for light emitting devices
JP2011071540A (ja) 窒化物半導体発光素子の製造方法
JP2007142397A (ja) 半導体デバイス用超格子歪緩衝層
KR20130061182A (ko) 반도체 층 시퀀스의 제조 방법, 복사 방출 반도체 칩, 및 광전 소자
KR102147587B1 (ko) 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스
US8257989B2 (en) Contact for a semiconductor light emitting device
KR20080053181A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
JP2007273590A (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
KR20090111889A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
TWI246784B (en) Light emitting diode and manufacturing method thereof
TWI250666B (en) Method to produce a radiation-emitting semiconductor-chip and said produced semiconductor-chip
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
Orita et al. Highly Efficient GaN-Based LEDs with Photonic Crystals Replicated from Patterned Si Substrates
JP2002100803A (ja) 窒化ガリウム系化合物半導体素子及び電極形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101217

R150 Certificate of patent or registration of utility model

Ref document number: 4653804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250