WO2005106972A1 - Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips - Google Patents

Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips Download PDF

Info

Publication number
WO2005106972A1
WO2005106972A1 PCT/DE2004/000892 DE2004000892W WO2005106972A1 WO 2005106972 A1 WO2005106972 A1 WO 2005106972A1 DE 2004000892 W DE2004000892 W DE 2004000892W WO 2005106972 A1 WO2005106972 A1 WO 2005106972A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer sequence
semiconductor
sequence
substrate
Prior art date
Application number
PCT/DE2004/000892
Other languages
English (en)
French (fr)
Inventor
Berthold Hahn
Stephan Kaiser
Volker HÄRLE
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US11/579,194 priority Critical patent/US7897423B2/en
Priority to DE112004002809.4T priority patent/DE112004002809B9/de
Priority to EP04730193A priority patent/EP1741144A1/de
Priority to KR1020067025113A priority patent/KR101248195B1/ko
Priority to PCT/DE2004/000892 priority patent/WO2005106972A1/de
Priority to CNB2004800428841A priority patent/CN100423300C/zh
Priority to KR1020127022761A priority patent/KR101361630B1/ko
Priority to JP2007509862A priority patent/JP4653804B2/ja
Publication of WO2005106972A1 publication Critical patent/WO2005106972A1/de
Priority to US13/027,810 priority patent/US8273593B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Mikrostrukturierung einer strahlungsemittierenden Fläche einer Halbleiterschichtfolge für einen Dünnschicht-Leuchtdiodenchip, mit folgenden Verfahrensschritten: a) Aufwachsen der Halbleiterschichtfolge auf einem Substrat; b) Ausbilden oder Aufbringen einer Spiegelschicht (7) auf der Halbleiterschichtfolge, die zumindest einen Teil einer in der Halbleiterschichtfolge bei deren Betrieb erzeugten und zur Spiegelschicht hin gerichteten Strahlung in die Halbleiterschichtfolge zurückreflektiert; c) Trennen der Halbleiterschichtfolge vom Substrat mittels eines Abhebe-Verfahrens, bei dem eine Trennzone in der Halbleiterschichtfolge zumindest teilweise zersetzt wird, derart, dass an der Trennfläche der Halbleiterschichtfolge, von der das Substrat abgetrennt ist, anisotrop Rückstände (20) eines Bestandteils der Trennzone, insbesondere eines metallischen Bestandteils der Trennschicht verbleiben; und d) Ätzen der mit den Rückständen versehenen Trennfläche der Halbleiterschichtfolge, bei dem die anisotropen Rückstände zumindest temporär als Ätzmaske verwendet werden.

Description

Beschreibung
VERFAHREN ZUM HERSTELLEN EINES STRAHLUNGSEMITTIERENDEN HALBLEITERCHIPS
Die Erfindung liegt auf dem Gebiet der Mikrostrukturierung von strahlungsemittierenden Halbleiterchips. Sie bezieht sich auf die Aufrauhung einer strahlungsemittierenden Fläche einer Strahlungserzeugenden Halbleiterschichtfolge, insbesondere einer Strahlungsauskoppelfläche einer strahlungsemittierenden Halbleiterschichtfolge eines Dünnschicht-Leuchtdiodenchips.
Ein Dünnfilm-Leuchtdioden-Chip zeichnet sich insbesondere durch folgende charakteristische Merkmale aus: an einer zu einem Trägerelement hin gewandten ersten Hauptfläche seiner Strahlungserzeugenden Epitaxieschichtenfolge ist eine reflektierende Schicht aufgebracht oder ausgebildet, die zumindest einen Teil der in der Epitaxieschichtenfolge erzeugten elektromagnetischen Strahlung in diese zurückreflektiert; die Epitaxieschichtenfolge weist eine Dicke im Bereich von 20μm oder weniger, insbesondere im Bereich von 10 μm auf; und an einer von der reflektierenden Schicht abgewandten zweiten Hauptfläche der strahlungserzeugenden Epitaxieschichtenfolge weist diese eine Durchmischungsstruktur auf, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der epitaktischen Epitaxieschichtenfolge führt, d.h. sie weist ein möglichst ergodisch stochastisches Streuverhalten auf.
Ein Grundprinzip eines Dünnschicht -Leuchtdiodenchips ist beispielsweise in I. Schnitzer et al . , Appl . Phys . Lett. 63 (16), 18. Oktober 1993, 2174 - 2176 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird. Das emittierende Zone eines Dünnfilm-Leuchtdioden-Chips ist im Wesentlichen auf die vorderseitige strukturierte Auskoppelfläche der äußerst dünnen Epitaxieschichtenfolge beschränkt, wodurch sich nahezu die Verhältnisse eines Lambert ' sehen Oberflächenstrahlers einstellen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zum Herstellen einer
Mikrostukturierung sowie einen Dünnschicht-Leuchtdiodenchip mit verbesserter Lichtauskopplung bereitzustellen.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 sowie durch ein Verfahren mit den Merkmalen des Patentanspruches 7 gelöst . Ein nach dem Verfahren hergestellter Dünnschicht-Leuchtdiodenchip ist Gegenstand des Patentanspruches 32.
Vorteilhafte Ausfuhrungsformen und bevorzugte Weiterbildungen des Verfahrens bzw. des Dünnschicht-Leuchtdiodenchips sind in den abhängigen Patentansprüchen angegeben.
Ein Verfahren gemäß der vorliegenden Erfindung zugrunde liegenden technischen Lehre eignet sich besonders bevorzugt für Dünnfilm-Leuchtdiodenchips mit einer Epitaxieschichtenfolge auf der Basis von Nitrid- Verbindungshalbleitermaterial, insbesondere auf der Basis von Halbleitermaterial aus dem Nitrid- Verbindungshalbleitermaterial -System I xAlyG x-x-yN mit 0 < x < 1 , 0 < y < 1 und x+y < 1.
Vorliegend fallen unter die Gruppe von Halbleiterschichtfolgen auf Basis von Nitrid- Verbindungshalbleitermaterial insbesondere solche Halbleiterschichtfolgen, bei denen die epitaktisch hergestellte Halbleiterschicht, die in der Regel eine Schichtfolge aus unterschiedlichen Einzelschichten aufweist, mindestens eine Einzelschicht enthält, die ein Material aus dem Nitrid-Verbindungshalbleitermaterial -System InxAlyGaι_.x.yN mit O ≤ x ≤ l, O ≤ y ≤ l und x+y < 1 umfaßt.
Eine solche Halbleiterschichtfolge kann beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-QuantentopfStruktur (SQW-Struktur) oder eine Mehrfach-QuantentopfStruktur (MQW-Strukur) aufweisen. Solche Strukturen sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert. Ein Beispiel für eine MehrfachquantentopfStruktur auf der Basis von GaN ist in der WO 01/39282 A2 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.
Ein Verfahren zur Mikrostrukturierung einer strahlungsemittierenden Fläche einer Halbleiterschichtfolge für einen Dünnschicht-Leuchtdiodenchip gemäß der Erfindung baut auf dem Grundgedanken auf, nach dem epitaktischen Aufwachsen der Halbleiterschichtfolge auf einem hinsichtlich der Aufwachsbedingungen weitestgehend optimierten Aufwachs- Substrat und dem Ausbilden oder Aufbringen der Spiegelschicht auf die Halbleiterschicht olge, die Halbleiterschichtfolge vom Aufwachs-Substrate zu trennen. Diese Trennung erfolgt in einer Trennzone der Halbleiterschichtfolge, die zumindest teilweise zersetzt wird, derart, dass an der Trennfläche der Halbleiterschichtfolge, von der das Substrat abgetrennt ist, anisotrop Rückstände eines Bestandteils der Trennzone, insbesondere eines metallischen Bestandteils der Trennschicht verbleiben.
Nachfolgend wird die Trennfläche der Halbleiterschichtfolge, auf der sich die Rückstände befinden, bei einem Vorätzschritt unter Nutzung der Rückstände als Ätzmaske mittels eines Trockenätzverfahrens, mittels eines gasförmigen Ätzmittels oder mittels eines nass-chemisches Ätzmittels materialabtragend geätzt. Vorzugsweise werden dabei gleichzeitig die Rückstände zumindest zu einem Großteil beseitigt, das heißt, die anisotropen Rückstände wirken nur temporär als Ätzmaske.
Die Rückstände verbleiben nach dem Trennschritt auf der Trennfläche meist als durchgängige Schicht mit variierender Dicke oder weisen bereits inselartige oder netzartige Zonen mit Zwischenräumen auf, in denen die Oberfläche der Halbleiterschichtfolge bereits freigelegt ist .
Bei dem Vorätzschritt wird dann die Halbleiterschichtfolge abhängig von der Schichtdicke der Rückstände unterschiedlich stark geätzt, so dass eine Aufrauung der Trennfläche der Halbleiterschichtfolge entsteht.
Bei einer bevorzugten Ausfuhrungsform werden unterschiedliche Kristallfacetten der Halbleiterschichtfolge freigelegt. Mit besonderem Vorteil wird nach dem Vorätzen der Trennfläche diese mit einem Nachätzschritt mit einem nass-chemischen oder gasförmigen Ätzmittel behandelt, das vorwiegend an Kristalldefekten ätzt und unterschiedliche Kristallfacetten an der Trennfläche der Halbleiterschichtfolge selektiv ätzt. Besonders bevorzugt enthält dazu das nass-chemische Ätzmittel KOH. Als gasförmiges Ätzmittel eignet sich beispielsweise ein korrosives Gas wie H oder Cl . Bevorzugt wird H als Ätzgas bei einer erhöhten Temperatur, insbesondere größer oder gleich 800°C, verwendet.
Für den Fall, dass beim Trennen der Halbleiterschichtfolge vom Aufwachssubstrat nur unwesentliche Rückstände auf der Trennfläche verbleiben und/oder diese mit einem Ätzmittel zumindest größtenteils beseitigt werden können, das vorwiegend an Kristalldefekten der Halbleiterschichtfolge ätzt und unterschiedliche Kristallfacetten an der Trennfläche selektiv ätzt, kann der oben dargelegte Vorätzschritt entfallen. Bei einer Trennzone mit Nitrid-Verbindungshalbleitermaterial wird diese vorzugsweise derart zersetzt, dass gasförmiger Stickstoff entsteht. Als Trennverfahren eignet sich hierzu besonders bevorzugt ein Laser-Abhebe-Verf hren (auch kurz Laser-Liftoff genannt) . Ein solches Laser-Abhebe-Verfahren ist beispielsweise* in der WO 98/14986 AI erläutert, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird. Alternativ könnte ein anderes Trennverfahren eingesetzt werden, bei dem an der Trennfläche anisotrop Rückstände eines Bestandteils der Trennschicht, insbesondere eines metallischen Bestandteils der Trennschicht verbleiben.
Mit Vorteil weist die Halbleiterschichtfolge an der Trennfläche eine im Vergleich zu einem aus Sicht des Substrats der Trennfläche nachgeordneten Teil der Halbleiterschichtfolge erhöhte Defektdichte auf. Vorzugsweise liegt die Trennzone in einer Pufferschicht zwischen Aufwachssubstrat und Strahlungserzeugenden Bereich der Halbleiterschichtfolge .
Eine Pufferschicht ist eine zum Substrat hin gewandte Halbleiterschicht der Halbleiterschichtfolge, die im Wesentlichen dazu dient, eine optimale Aufwachsoberflache für das nachfolgende Aufwachsen der funktioneilen Schichten der Halbleiterschichtfolge (zum Beispiel eine Multi-Quantentopf- Struktur) herzustellen. Eine solche Pufferschicht gleicht beispielsweise Unterschiede zwischen der Gitterkonstante des Substrats und der Gitterkonstante der Halbleiterschichtfolge sowie Kristalldefekte des Substrats aus. Mittels der Pufferschicht können ebenso gezielt Verspannungszustände für das Aufwachsen der Halbleiterschichtfolge eingestellt werden.
Die Trennzone weist besonders bevorzugt im Wesentlichen GaN auf und auf der Trennfläche der Halbleiterschichtfolge bleiben vorzugsweise anisotrop Rückstände aus metallischem Ga zurück. Derjenige Bereich der Halbleiterschichtfolge, in dem sich die Trennzone befindet, wird vorzugsweise mit einer Dotierstoffkonzentration zwischen einschließlich 1*1018 cm"3 und einschließlich 1*1019 cm"3 versehen. In diesem Fall weist die Halbleiterschichtfolge an deren Trennfläche vorteilhafterweise eine Dotierstoffkonzentration zwischen einschließlich 1*1018 cm"3 und einschließlich 1*1020 cm"3 auf. Dies vereinfacht die Ausbildung eines ohmschen Kontaktes auf der Halbleiterschichtfolge. Basiert der Bereich im Wesentlichen auf GaN, so wird als Dotierstoff bevorzugt Si verwendet .
Bei einer anderen bevorzugten Auführungsform enthält die Trennzone AlGaN, dessen AI -Gehalt derart gewählt ist, dass es beim Trennen der Halbleiterschichtfolge vom Aufwachssubstrat zersetzt wird, und Al in die Halbleiterschichtfolge eingesintert wird. Der Al-Gehalt liegt dazu vorzugsweise zwischen etwa 1% und etwa 10%, insbesondere zwischen etwa 1% und etwa 7%. Zur Herstellung eines Al-n-Kontakts wird beim Trennvorgang AI vorzugsweise aufgeschmolzen und in die Halbleiterschichtfolge eingesintert . Besonders bevorzugt wird hierzu ein Laser-Liftoff-Verfahren eingesetzt, bei dem der Laser eine Wellenlänge in einem Bereich kleiner als 360 nm, bevorzugt eine Wellenlänge zwischen einschließlich 350 nm und einschließlich 355 nm aufweist.
Bei einer vorteilhaften Weiterbildung des Verfahrens weist die Trennzone eine GaN-Schicht auf, an die sich gesehen vom Substrat eine AlGaN-Schicht anschließt. Beim Trennen der Halbleiterschichtfolge vom Aufwachssubstrat wird die gesamte GaN-Schicht und ein Teil der AlGaN-Schicht zersetzt. Dies bringt den Vorteil mit sich, dass, wenn es aus Gründen der Schichtqualität oder aus anderen Gründen notwendig ist, zunächst eine GaN-Schicht aufgewachsen werden kann, die dünner ist als die Trennzone, die beim Trennvorgang zersetzt wird. Beim Trennvorgang wird dann die GaN-Schicht und ein Teil der darüberliegenden AlGaN-Schicht zersetzt, was, falls gewünscht, mit den im vorangehenden Absatz geschilderten Vorteilen verbunden ist. Die AlGaN-Schicht weist hier wiederum bevorzugt einen AI-Gehalt auf, der zwischen etwa 1% und etwa 10%, insbesondere zwischen etwa 1% und etwa 7% liegt.
Als Aufwachssubstrat wird vorzugsweise ein Saphir-Substrat verwendet. Dies ist vorteilhaf erweise in einem großen Wellenlängenbereich für elektromagnetische Strahlung gut durchlässig. Insbesondere ist Saphir für Wellenlängen kleiner 350 nm durchlässig was hinsichtlich der Zersetzung von GaN oder GaN-basiertem Material von großer Bedeutung ist .
In einem weiteren Verfahrensschritt wird auf die mikrostrukturierte Trennfläche der Halbleiterschichtfolge ein Kontaktpad, insbesondere eine Kontaktmetallisierung zum elektrischen Anschließen der Halbleiterschichtfolge aufgebracht . Hierzu eignen sich die herkömmlich bekannten Metallisierungsschichten, wie beispielsweise TiAl-, AI- oder TiAlNiAu-Kontakte .
Besonders bevorzugt wird mittels der Mikrostrukturierung an der Trennfläche der Halbleiterschichtfolge eine Aufrauung auf einer Skala (d.h. mit einer Strukturgröße) erzeugt, die einem Wellenlängenbereich (bezogen auf die innere Wellenlänge im Chip) einer von der Halbleiterschichtfolge in deren Betrieb erzeugten elektromagnetischen Strahlung entspricht.
Besonders bevorzugt wird das Verfahren bei einer Halbleiterschichtfolge auf der Basis von Halbleitermaterial aus dem hexagonalen Nitrid-Verbindungshalbleitermaterial - System InxAlyGaι_x-yN mit O ≤ x ≤ l, O ≤ y ≤ l und x+y < 1 angewendet, bei dem die 000-1-Kristallflache (N-Face des hexagonalen Nitridgitters) dem Aufwachssubstrat zugewandt wird. Das epitaktische Aufwachsen der Halbleiterschichtfolge erfolgt vorzugsweise mittels MOVPE (metallorganischer Gasphasenepitaxie) .
Als Spiegelschicht kann ein Braggspiegel aufgebracht werden. Alternativ kann eine Spiegelschicht hergestellt werden, die eine strahlungsdurchlässige Schicht und eine, gesehen von der Halbleiterschichtfolge, dieser nachgeordnete reflektierende Schicht aufweist.
Ebenso kann die Spiegelschicht eine Reflexionsschicht mit einer Mehrzahl von Fenstern zur Halbleiterschichtfolge hin aufweisen und in den Fenstern eine von der Reflexionsschicht verschiedene Stromtransportschicht angeordnet sein.
Ein nach einem Verfahren gemäß der Erfindung hergestellter elektromagnetische Strahlung emittierender Halbleiterchip weist zumindest eine epitaktisch hergestellte Halbleiterschichtfolge mit einer n-leitenden Halbleiterschicht, einer p-leitenden Halbleiterschicht und einen zwischen diesen beiden Halbleiterschichten angeordneten elektromagnetische Strahlung erzeugenden Bereich auf. Zumindest eine der Halbleiterschichten enthält ein Nitrid- Verbindungshalbleitermaterial und die Halbleiterschichtfolge ist mit der von einer mikrostrukturierten Fläche der Halbleiterschichtfolge abgewandten Seite, das heißt mit der Seite, auf dem der Spiegel angeordnet ist, auf einen Trägerkörper montiert. Bei einer weiteren Ausführungsform des Halbleiterchips ist auch die Spiegelschicht mikrostrukturiert .
Bei einer Ausführungsform des Verfahrens verbleibt nach dem Abhebeschritt beispielsweise mittels Laser-Liftoff keine vollständig durchgängige Schicht von metallischem Material aus der Trennzone auf der Halbleiterschichtfolge, sondern nur eine netzartige oder inselartige Struktur von metallischem Material, die beim nachfolgenden Vorätzschritt zumindest annähernd in die Halbleiterschichtfolge übertragen wird, um für den Nachätzschritt bewußt unterschiedliche Kristallfacetten anzubieten. Bei dem Nachätzschritt wirkt das Ätzmittel selektiv auf unterschiedliche Kristallfacetten und führt so zu einer mikroskopischen Aufrauung der Trennfläche der Halbleiterschichtfolge. Als Ätzkeime dienen dabei Ätzkanten aus dem Vorätzschritt und Kristalldefekte in der Halbleiterschichtfolge an deren Trennfläche.
Das Ausbilden oder das Aufbringen der Spiegelschicht auf der Halbleiterschichtfolge, die zumindest einen Teil einer in der Halbleiterschichtfolge bei deren Betrieb erzeugten Strahlung in die Halbleiterschichtfolge zurückreflektiert, kann vor oder nach dem Mikrostrukturieren der Halbleiterschichtfolge erfolgen, wobei erstere Alternative besonders bevorzugt ist. Die Nennung des entsprechenden Schrittes in Anspruch 1 und 7 vor dem Trennschritt (c) bedeutet ausdrücklich nicht, dass dieser Verfahrensschritt vor dem Abtrennen der Halbleiterschicht vom Substrat und vor dem Mikrostrukturieren stattfinden muß. Die Spiegelschicht stellt aber einen wesentlichen Bestandteil einer Dünnschicht-Leuchtdiode dar. Die Spiegelschicht kann auch zusammen mit einem Trägerkörper für die Halbleiterschichtfolge mit der mikrostrukturierten Halbleiterschichtfolge verbunden werden.
Die Erfindung ist grundsätzlich nicht auf die Verwendung bei einem Dünnschicht-Leuchtdiodenchip eingeschränkt, sondern ist grundsätzlich überall dort einsetzbar, wo auf epitaktisch hergestellten und vom Aufwachs-Substrat abgelösten Halbleiterschichtfolgen mikrostrukturierte Oberflächen benötigt werden.
Weitere Vorteile, bevorzugte Ausfuhrungsformen und Weiterbildungen des Verfahrens und des Leuchtdiodenchips ergeben sich aus den im Folgenden in Verbindung mit den Figuren la bis 3b erläuterten Ausführungsbeispielen. Es zeigen: Figuren la bis le: eine schematische Darstellung eines Verfahrensablaufes gemäß einem ersten Ausführungsbeispiel ,
Figuren 2a und 2b: REM-Aufnahmen einer Halbleiteroberfläche zu verschiedenen Verfahrensstadien des Ausführungsbeispieles, und
Figuren 3a bis 3e: eine schematische Darstellung eines Verfahrensablaufes gemäß einem zweiten Ausführungsbeispiel .
In den Ausführungsbeispielen und Figuren sind gleiche oder gleichwirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Schichtdicken sind nicht als maßstabsgerecht anzusehen, sie sind vielmehr zum besseren Verständnis übertrieben dick dargestellt. Auch die Epitaxieschichten sind nicht mit den richtigen Dickenverhältnissen untereinander dargestellt.
Bei dem in den Figuren la bis le schematisch dargestellten Verfahrensablauf wird zunächst auf ein Aufwachs-Substrat 1 aus Saphir mittels metallorganischer Gasphasenepitaxie (MOVPE) eine Halbleiterschichtfolge aufgewachsen. Diese Halbleiterschichtenfolge weist ausgehend vom Saphir-Substrat 1 folgende aufeinanderfolgende Schichten auf (man vgl . Figur la) .- Si-dotierte GaN-Pufferschicht 2 Si-dotierte GaN-Kontaktschicht 3 (kann noch teilweise zur Pufferschicht gehören) Si-dotierte GaN-Deckschicht 4 elektromagnetische Strahlung (insbesondere grünes oder blaues Licht) erzeugende Schicht 5 mit einer Multiquantentopfstruktur mit einer Mehrzahl von InGaN- Quantentöpfen und zwischen diesen liegenden GaN-Barrieren - p-dotierte AlGaN-Deckschicht 6 (z.B. Mg als p-Dotierstoff) Auf die p-dotierte AlGaN-Deckschicht 6 folgt vorzugsweise noch eine p-dotierte GaN-Schicht (beispielsweise ebenfalls mit Mg dotiert) .
Die Kontaktschicht 3 kann alternativ Si:AlGaN aufweisen.
Eine oben genannte MultiquantentopfStruktur ist beispielsweise in der WO 01/39282 A2 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.
An Stelle der MultiquantentopfStruktur kann auch eine EinfachquantentopfStruktur, eine Doppel-HeteroStruktur oder eine Single-Heterostruktur verwendet sein.
Auf der Halbleiterschichtfolge 100 wird eine metallische Spiegelschicht 7 aufgebracht, die derart ausgelegt ist, dass sie eine in der aktiven Schicht erzeugte elektromagnetische Strahlung in die Halbleiterschichtfolge 100 zurückreflektieren kann. Als Spiegelmaterial im blauen Spektralbereich eignet sich AI oder Ag . Bei Verwendung von Ag kann die Spiegelschicht mit einer dünnen Ti-, Pd- oder Pt- Schicht unterlegt werden. Dies führt insbesondere zu einer verbesserten Haftung der Ag-Schicht auf der Halbleiterschichtfolge 100. Die Schichtdicke einer solchen Haftverbesserungsschicht liegt vorzugsweise unter 1 nm.
Als Spiegelschicht 7 kann alternativ ein Braggspiegel aufgebracht oder eine Spiegelschicht hergestellt werden, die eine strahlungsdurchlässige Schicht, z. B. aus ITO, und eine, gesehen von der Halbleiterschichtfolge, dieser nachgeordnete reflektierende Schicht aufweist. Ebenso kann die Spiegelschicht eine Reflexionsschicht mit einer Mehrzahl von Fenstern zur Halbleiterschichtfolge 100 hin aufweisen und in den Fenstern eine von der Reflexionsschicht verschiedene Stromtransportschicht angeordnet sein. Die Halbleiterschichtfolge wird nachfolgend mit der Spiegelseite mit einem elektrisch leitenden Trägerkörper 10 verbunden, der beispielsweise aus GaAs, Ge oder Mo. Dies erfolgt beispielsweise mittels eutektischem Bonden mittels AuGe, AuSn oder Pdln. Aber auch Löten oder Kleben ist möglich. Nachfolgend wird das Saphir-Substrat 1 mittels eines Laser-Liftoff-Verfahrens, das in Figur lb durch die Pfeile 110 angedeutet ist, abgetrennt, wobei die Pufferschicht 2 derart zersetzt wird, dass gasförmiger Stickstoff entsteht und Rückstände 20 aus metallischem Gallium in Form einer anisotropen Schicht mit variierender Schichtdicke auf der Halbleiterschichtfolge 100 verbleiben. Man vergleiche hierzu die Figur lc. Ein entsprechendes Laser-Liftof -Verfahren ist beispielsweise in der WO 98/14986 AI beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.
Die Rückstände 20 werden nachfolgend bei einen Vorätzschritt mit einem Ätzmittel 120, das sowohl metallisches Ga als auch die Si-dotierte GaN-Kontaktschicht 3 materialabtragend ätzt, entfernt. Dadurch wird die Oberfläche der Si-dotierten GaN- Kontaktschicht 3 aufgeraut . Die anisotrop verteilten Rückstände aus metallischem Gallium wirken hierbei insofern als temporäre Ätzmaske.
Bevorzugt wird bei dem Vorätzschritt nass-chemisch geätzt. Als Ätzmittel ist insbesondere KOH in verdünnter Form geeignet . Bei einer besonders bevorzugten Ausgestaltung der Erfindung wird bei diesem Ätzschritt KOH mit einer Konzentration von 5% bei Raumtemperatur verwendet, wobei die Ätzdauer zwischen 5 min und 15 min liegt.
Alternativ eignet sich für den Vorätzschritt auch beispielweise ein Trockenätzverfahren (RIE_Verfahren) . Ein Trockenätzverfahren wirkt in der Regel gerichtet, so dass bei dieser Ausgestaltung der Erfindung die Form der Rückstände in die darunterliegende Halbleiterschicht übertragen und so eine Aufrauung dieser Halbleiterschicht erzielt wird.
Bei einer weiteren Alternative der Erfindung wird bei als Ätzmittel ein korrosives Gas, beispielsweise H oder Cl, verwendet, vorzugsweise bei einer erhöhten Temperatur, die insbesondere größer oder gleich 800° C ist.
Im geschilderten Beispiel wird die gesamte Pufferschicht 2 während des Laser-Abhebe-Verfahrens zersetzt, so dass diese eine Trennzone darstellt. Alternativ kann die Pufferschicht 2 und das Laser-Abhebe-Verfahren so aufeinander abgestimmt sein, dass nur eine Trennzone in der Pufferschicht oder in der Nähe der Pufferschicht zersetzt wird, die dünner ist als diese .
Bei dem Vorätzschritt werden unterschiedliche Kristallfacetten der Kontaktschicht 3 freigelegt. Danach wird die vorgeätzte Fläche der Kontaktschicht 3 in einem Nachätzschritt mit einem weiteren nass-chemischen Ätzmittel behandelt (angedeutet durch die Pfeile mit dem Bezugszeichen 130) , das vorwiegend an Kristalldefekten ätzt und unterschiedliche Kristallfacetten an der Trennfläche der Halbleiterschichtfolge selektiv ätzt (man vergleiche Figur Id) . Das weitere nass-chemische Ätzmittel enthält im Beispielfall KOH. Durch die Behandlung mit KOH kann die Oberfläche der Kontaktschicht sehr effektiv aufgeraut werden; die beim Vorätzen erzeugte Rauhigkeit wird hinsichtlich Effizienz für die Strahlungsauskopplung erheblich verbessert.
Bevorzugt wird bei dem Nachätzschritt KOH in konzentrierter Form als Ätzmittel verwendet. Bei einer weiter bevorzugten Ausgestaltung der Erfindung wird hierbei mit KOH mit einer Konzentration von 25% bei einer Temperatur zwischen 70°C und 90°C, beispielsweise bei 80°C, geätzt, wobei die Ätzzeit zwischen 3 min und 10 min liegt. Alternativ kann für den Nachätzschritt als Atzmittel ein korrosives Gas, beispielsweise H oder Cl , verwendet werden.
Die Figur 2a zeigt eine Oberfläche nach dem Trockenätzen. Die Figur 2b ein Oberfläche nach dem weiteren Ätzen mit KOH.
Zu Verbesserung der AufrauungsWirkung weist die Kontaktschicht 3 zumindest an der zur Pufferschicht 2 hin gewandten Seite eine im Vergleich zu den nachfolgenden Schichten 4, 5 und 6 erhöhte Defektdichte auf.
Weiterhin besitzt die Kontaktschicht 3 zumindest an der zur
Pufferschicht hin gewandten Seite eine Si-
Dotierstoffkonzentration zwischen einschließlich 1*1018 cm"3 und einschließlich 1*1019 cm"3. Dies ermöglicht eine einfache
Herstellung eines ohmschen Kontaktes auf der Kontaktschicht
3.
Bei einer alternativen Ausgestaltung des
Ausführungsbeispieles ist die GaN-Pufferschicht 2 dünner als die beim Laser-Liftoff-Verfahren zersetzte Schichtdicke und ist der AI -Gehalt der Kontaktschicht 3 zumindest in einem zur Pufferschicht 2 hin gewandten Bereich zwischen etwa 1% und etwa 7%. Dieser Bereich der Kontaktschicht 3 wird beim Laser- Liftoff unter Bildung von gasförmigem Stickstoff und metallischem Ga und AI zersetzt und AI wird aufgeschmolzen und in die verbleibende Kontaktschicht 3 eingesintert .
Auf diese Weise kann an der GaN-Kontaktschicht 3 ein Aluminium-n-Kontakt erzeugt werden.
Auf die mikrostrukturierte Fläche der GaN-Kontaktschicht 3 wird nachfolgend ein Bondpad, insbesondere eine Bondpad- Metallisierung zum elektrischen Anschließen der n-Seite der Halbleiterschichtfolge 100 aufgebracht (Figur le) . Dieser weist beispielsweise TiAl auf. Durch die Mikrostrukturierung der Kontaktschicht 3 wird eine Aufrauung auf einer Skala erzeugt, die dem blauen Spektralbereich des sichtbaren Spektrums elektromagnetischer Strahlung entspricht. Die Aufrauungsstrukturen liegen insbesondere in der Größenordnung einer halben inneren Wellenlänge der in der aktiven Halbleiterschicht 5 erzeugten elektromagnetischen Strahlung.
Beim Aufwachsen der epitaktischen Schichtenfolge mittels MOVPE (metallorganische Gasphasenepitaxie) wird vorzugsweise die 000-1-Kristallflache (N-Face des hexagonalen Nitridgitters) dem Saphir-Aufwachssubstrat zugewandt.
Als Strahlungsquelle für das Laser-Liftoff-Verfahren wird eine Laser-Strahlungsquelle mit einer Wellenlänge im Bereich zwischen 350 nm und 360 nm oder kurzwelliger verwendet.
Auf der von der Halbleiterschichtfolge 100 abgewandten Seite des Trägerkörpers 10 wird vor oder nach dessen Verbinden mit der Halbleiterschichtfolge 100 eine Kontaktschicht 12 zum elektrischen Anschließen des Dünnschicht-Leuchtdiodenchips 20, wie er in der Figur le ausschnittsweise dargestellt ist, aufgebracht. Diese Kontaktschicht besteht beispielsweise aus AI oder aus einer Ti/Al-Schichtfolge .
Bei einer weiteren Ausfuhrungsform des Verfahrens kann die Spiegelschicht vor dem Verbinden mit dem Trägerkörper 10 mit einer ähnlichen Skala wie die Kontaktschicht 3 mikrostrukturiert werden.
Bei einer alternativen Ausgestaltung des Verfahrens nach dem Ausführungsbeispiel verbleibt nach dem Laser-Liftoff keine vollständig durchgehende Schicht von metallischem Ga und ggf. AI auf der Kontaktschicht 3, sondern nur eine netzartige oder inselartige Struktur von metallischen Ga und ggf. AI- Rückständen, die beim nachfolgenden Vorätzschritt zumindest annähernd in die Kontaktschicht 3 übertragen wird, um für die nachfolgende KOH-Ätzung bewußt unterschiedliche Kristallfacetten anzubieten.
Für den Vorätzschritt eignet sich wiederum wie oben beschrieben ein Trockenätzverfahren (RIE-Verfahren) oder ein nass-chemisches Ätzverfahren, vorzugsweise mit KOH in verdünnter Form (z.B. KOH 5% bei Raumtemperatur; Ätzzeit 5 min bis 15 min) .
Für den folgenden Nachätzschritt wird wiederum bevorzugt KOH, besonders bevorzugt wie oben beschrieben in konzentrierter Form, verwendet .
KOH wirkt selektiv auf unterschiedliche Kristallfacetten und führt so zu einer mikroskopischen Aufrauung. Als Ätzkeime dienen dabei Ätzkanten aus dem vorangehenden RIE-Prozeß und Kristalldefekte in der Kontaktschicht oder ggf. im verbliebenen Bereich der Pufferschicht 2, falls diese beim Laser-Liftoff nicht vollständig zersetzt worden ist.
Alternative kann wiederum für den Nachätzschritt als Ätzmittel ein korrosives Gas, beispielsweise H oder Cl , verwendet werden, vorzugsweise bei einer erhöhten Temperatur, die insbesondere größer oder gleich 800° C ist.
Das in den Figuren 3a bis 3e schematisch dargestellte Ausführungsbeispiel unterscheidet sich von dem der Figuren la bis le und deren verschiedenen Ausfuhrungsformen insbesondere dadurch, dass beim Laser-Liftoff 110 (Figur 3b) nahezu keine oder überhaupt keine Rückstände von metallischem Ga und ggf. AI auf der Kontaktschicht 3 verbleiben und dass unmittelbar nach dem Laser-Liftoff 110 die Kontaktschicht 3 mit einem KOH-haltigen Ätzmittel, vorzugsweise in der oben beschriebenen konzentrierten Form, geätzt wird (angedeutet durch die Pfeile 130 in Figur 3c) .
Selbstverständlich kann auch hier, falls zweckmäßig, vor dem Ätzen mit KOH vorgeätzt werden, um beispielsweise unterschiedliche Kristallfacetten und/oder -defekte freizulegen, oder wie beschrieben ein korrosives Gas wie H oder Cl als Ätzmittel verwendet werden.
Alternativ kann auch hier, ebenso wie beim oben in Verbindung mit den Figuren la bis le beschriebenen Ausführungsbeispiel, nach dem Trennen vom Substrat 1 auf der Kontaktschicht 3 eine Restschicht der Pufferschicht 2 verbleiben, falls diese dicker ist als deren beim Trennschritt zersetzte Zone. Die Aufrauung wird dann auf dem Rest der Pufferschicht 2 erzeugt .
Die obige Erläuterung der Erfindung anhand der Ausführungsbeispiele ist selbstverständlich nicht auf eine Beschränkung der Erfindung auf diese zu verstehen. Vielmehr fallen insbesondere sämtliche Verfahren unter den Grundgedanken der Erfindung, bei denen eine Trennfläche einer Halbleiterschicht nach deren materialzersetzendem Liftoff vom Aufwachssubstrat mittels einer Defektätze mikrostrukturiert wird.

Claims

Patentansprüche
1. Verfahren zur Mikrostrukturierung einer strahlungsemittierenden Fläche einer Halbleiterschichtfolge für einen Dünnschicht- Leuchtdiodenchip, insbesondere einer strahlungsemittierenden Halbleiterschichtfolge auf der Basis von Nitrid-Verbindungshalbleitermaterial, mit folgenden Verfahrensschritten: (a) Aufwachsen der Halbleiterschichtfolge auf einem Substrat ; (b) Ausbilden oder Aufbringen einer Spiegel schicht auf der Halbleiterschichtfolge, die zumindest einen Teil einer in der Halbleiterschichtfolge bei deren Betrieb erzeugten und zur Spiegelschicht hin gerichteten Strahlung in die Halbleiterschichtfolge zurückreflektiert ; (c) Trennen der Halbleiterschichtfolge vom Substrat mittels eines Abhebe-Verfahrens, bei dem eine Trennzone in der Halbleiterschichtfolge zumindest teilweise zersetzt wird, derart, dass an der Trennfläche der Halbleiterschichtfolge, von der das Substrat abgetrennt ist, anisotrop Rückstände eines Bestandteils der Trennzone, insbesondere eines metallischen Bestandteils der Trennschicht verbleiben; und (d) Ätzen der mit den Rückständen versehenen Trennfläche der Halbleiterschichtfolge mittels eines Trockenätzverfahrens, mittels eines gasförmigen Ätzmittels oder mittels eines nass-chemischen Ätzmittels, bei dem die anisotropen Rückstände zumindest temporär als Ätzmaske verwendet werden.
2. Verfahren nach Anspruch 1, bei dem in Schritt (d) sowohl Rückstände der Trennzone als auch die Halbleiterschichtfolge an deren Trennfläche materialabtragend geätzt werden.
3. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem in Schritt (d) unterschiedliche Kristallfacetten der Halbleiterschichtfolge freigelegt werden .
4. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem das nass-chemische Ätzmittel KOH, vorzugsweise in verdünnter Form, enthält, oder das gasförmige Ätzmittel ein korrosives Gas, insbesondere H oder Cl, enthält.
5. Verfahren nach mindestens einem der vorangehenden Ansprüche , bei dem nach Verfahrensschritt (d) die geätzte Trennfläche mit einem weiteren nass-chemischen oder gasförmigen Ätzmittel behandelt wird, das vorwiegend an Kristalldefekten ätzt und unterschiedliche Kristallfacetten an der Trennfläche der Halbleiterschichtfolge selektiv ätzt.
6. Verfahren nach Anspruch 5 , bei dem das weitere nass-chemische Ätzmittel KOH, vorzugsweise in konzentrierter Form, oder das gasförmige Ätzmittel ein korrosives Gas, insbesondere H oder Cl enthält .
7. Verfahren zur Mikrostrukturierung einer strahlungsemittierenden Fläche einer Halbleiterschichtfolge für einen Dünnschicht- Leuchtdiodenchip, insbesondere einer strahlungsemittierenden Halbleiterschichtfolge auf der Basis von Nitrid-Verbindungshalbleitermaterial, mit folgenden Verf hrensschritten: (a) Aufwachsen der Halbleiterschichtfolge auf einem Substrat ; (b) Ausbilden oder Aufbringen einer Spiegelschicht auf der Halbleiterschichtfolge, die zumindest einen Teil einer in der Halbleiterschichtfolge bei deren Betrieb erzeugten und zur Spiegelschicht hin gerichteten Strahlung in die Halbleiterschichtfolge zurückreflektiert ; (c) Trennen der Halbleiterschichtfolge vom Substrat, bei dem eine Trennzone aus Verbindungshalbleitermaterial der Halbleiterschichtfolge zumindest teilweise zersetzt wird, und (d) Ätzen der Trennfläche der Halbleiterschichtfolge, von der das Substrat abgetrennt ist, mit einem Ätzmittel, das vorwiegend an Kristalldefekten ätzt und unterschiedliche Kristallfacetten an der Trennfläche selektiv ätzt.
8. Verfahren nach Anspruch 7 , bei dem in Schritt (d) das Ätzmittel KOH, vorzugsweise in konzentrierter Form, enthält .
9. Verfahren nach Anspruch 7 , bei dem in Schritt (d) das Ätzmittel ein korrosives Gas, insbesondere H oder Cl enthält.
10. Verfahren nach mindestens einem der vorangehenden Ansprüche , bei dem in Schritt (c) in der Trennzone Nitrid- Verbindungshalbleitermaterial der Halbleiterschichtfolge derart zersetzt wird, dass gasförmiger Stickstoff entsteht .
11. Verfahren nach mindestens einem der vorangehenden Ansprüche , bei dem das Abhebe-Verfahren ein Laser-Abhebe-Verfahren ist .
12. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Halbleiterschichtfolge an der Trennfläche eine im Vergleich zu einem aus Sicht des Substrats der Trennfläche nachgeordneten Teil der Halbleiterschichtfolge erhöhte Defektdichte aufweist.
13. Verfahren nach Anspruch 12, bei dem der Bereich der Halbleiterschichtfolge, in der die Trennzone liegt, eine Pufferschicht ist.
14. Verfahren nach einem der vorherigen Ansprüche, bei dem die Halbleiterschichtfolge mindestens ein Material aus dem System InxAlyGaι_x-yN mit O ≤ x ≤ l, 0 < y < 1 und x+y < 1 enthält.
15. Verfahren nach Anspruch 14 unter Rückbezug auf mindestens einen der Ansprüche 1 bis 6, bei dem die Trennzone im Wesentlichen GaN aufweist und auf der Trennfläche der Halbleiterschichtfolge anisotrop Rückstände aus metallischem Ga zurückbleiben.
16. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Halbleiterschichtfolge an deren Trennfläche eine Dotierstoffkonzentration zwischen einschließlich 1*101S cm"3 und einschließlich 1*1020 cm"3 aufweist .
17. Verfahren nach Anspruch 16, bei dem der Dotierstoff Si ist .
18. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem in der Trennzone AlGaN enthalten ist, dessen AI -Gehalt derart gewählt ist, dass es in Schritt (c) zersetzt wird, und AI in die Halbleiterschichtfolge eingesintert wird.
19. Verfahren nach Anspruch 18, bei dem der AI -Gehalt zwischen etwa 1% und etwa 10%, insbesondere zwischen etwa 1% und etwa 7% AI liegt.
20. Verfahren nach Anspruch 18 oder 19, bei dem in Schritt (c) AI aufgeschmolzen und in die Halbleiterschichtfolge eingesintert wird.
21. Verfahren nach mindestens einem der Ansprüche 18 bis 20, bei dem die Trennzone eine GaN-Schicht aufweist, an die sich gesehen vom Substrat eine AlGaN-Schicht anschließt und in Schritt (c) die gesamte GaN-Schicht und ein Teil der AlGaN-Schicht zersetzt wird.
22. Verfahren nach einem der Ansprüche 18 bis 21, bei dem an der Trennfläche der Halbleiterschichtfolge ein Aluminium- n-Kontakt erzeugt wird.
23. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem ein Saphir-Substrat verwendet wird.
24. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem auf die mikrostrukturierte Trennfläche der Halbleiterschichtfolge ein Kontaktpad, insbesondere eine Kontaktmetallisierung zum elektrischen Anschließen der Halbleiterschichtfolge aufgebracht wird.
25. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem durch die Mikrostrukturierung an der Trennfläche der Halbleiterschichtfolge eine Aufrauung auf einer Skala erzeugt wird, die einem Wellenlängenbereich einer von der Halbleiterschichtfolge in deren Betrieb ausgesandten elektromagnetischen Strahlung entspricht.
26. Verfahren nach Anspruch 25, bei dem die AufrauungsStrukturen in der Größenordnung einer halben inneren Wellenlänge liegt.
27. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Halbleiterschichtfolge insgesamt aus hexagonalem GaN-basiertem Material auf dem Substrat aufgewachsen wird, bei dem die 000-1-Kristallflache (N- Face des hexagonalen Nitridgitters) dem Substrat zugewandt wird.
28. Verfahren nach Anspruch 10 oder nach mindestens einem der Ansprüche 11 bis 27 unter Rückbezug auf Anspruch 10, bei dem in Schritt (c) eine Laser-Strahlungsquelle mit einer Wellenlänge im Bereich zwischen 350 nm und 360 nm oder kürzerer Wellenlänge verwendet wird.
29. Verfahren nach mindestens einem der vorangehenden Patentansprüche, bei dem in Schritt (b) ein Braggspiegel aufgebracht wird.
30. Verfahren nach mindestens einem der vorangehenden Patentansprüche, bei dem in Schritt (b) eine Spiegelschicht hergestellt wird, die eine strahlungsdurchlässige Schicht und eine, gesehen von der Halbleiterschichtfolge, dieser nachgeordnete reflektierende Schicht aufweist.
31. Verfahren nach mindestens einem der Patentansprüche 1 bis 30, bei dem die Spiegelschicht eine Reflexionsschicht mit einer Mehrzahl von Fenstern zur Halbleiterschichtfolge hin aufweist und in den Fenstern eine von der Reflexionsschicht verschiedene Stromtransportschicht angeordnet ist .
32. Elektromagnetische Strahlung emittierender Halbleiterchip mit zumindest - einer epitaktisch hergestellten Halbleiterschichtfolge, der eine n-leitende Halbleiterschicht, eine p-leitende Halbleiterschicht und einen zwischen diesen beiden Halbleiterschichten angeordneten elektromagnetische Strahlung erzeugenden Bereich aufweist, wobei zumindest eine der Halbleiterschichten ein Nitrid- Verbindungshalbleitermaterial aufweist, und - einem Trägerkörper, auf dem der Halbleiterschichtstapel angeordnet ist, d a d u r c h g e k e n n z e i c h n e t , dass zumindest eine Halbleiterschicht der Halbleiterschichtfolge mittels eines Verfahrens nach einem der vorangehenden Ansprüche mikrostrukturiert ist .
33. Halbleiterchip nach Anspruch 32, bei dem die Spiegelschicht strukturiert ist .
PCT/DE2004/000892 2004-04-29 2004-04-29 Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips WO2005106972A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
US11/579,194 US7897423B2 (en) 2004-04-29 2004-04-29 Method for production of a radiation-emitting semiconductor chip
DE112004002809.4T DE112004002809B9 (de) 2004-04-29 2004-04-29 Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
EP04730193A EP1741144A1 (de) 2004-04-29 2004-04-29 Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips
KR1020067025113A KR101248195B1 (ko) 2004-04-29 2004-04-29 방사선 방출 반도체 칩의 제조 방법
PCT/DE2004/000892 WO2005106972A1 (de) 2004-04-29 2004-04-29 Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips
CNB2004800428841A CN100423300C (zh) 2004-04-29 2004-04-29 辐射发射的半导体芯片及其制造方法
KR1020127022761A KR101361630B1 (ko) 2004-04-29 2004-04-29 방사선 방출 반도체 칩의 제조 방법
JP2007509862A JP4653804B2 (ja) 2004-04-29 2004-04-29 発光半導体チップの製造方法および半導体チップ
US13/027,810 US8273593B2 (en) 2004-04-29 2011-02-15 Method for production of a radiation-emitting semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2004/000892 WO2005106972A1 (de) 2004-04-29 2004-04-29 Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips

Publications (1)

Publication Number Publication Date
WO2005106972A1 true WO2005106972A1 (de) 2005-11-10

Family

ID=34957625

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000892 WO2005106972A1 (de) 2004-04-29 2004-04-29 Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips

Country Status (7)

Country Link
US (2) US7897423B2 (de)
EP (1) EP1741144A1 (de)
JP (1) JP4653804B2 (de)
KR (2) KR101248195B1 (de)
CN (1) CN100423300C (de)
DE (1) DE112004002809B9 (de)
WO (1) WO2005106972A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134834A1 (en) * 2005-12-09 2007-06-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing vertical gallium nitride based light emitting diode
JP2007258323A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 半導体発光素子
DE102007057756A1 (de) 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102009000287A1 (de) 2009-01-19 2010-07-22 Robert Bosch Gmbh Leuchtmodul
US20100320491A1 (en) * 2007-06-21 2010-12-23 Jae Cheon Han Semiconductor light emitting device and method of fabricating the same
WO2012049031A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435816B2 (en) * 2008-08-22 2013-05-07 Lattice Power (Jiangxi) Corporation Method for fabricating InGaAlN light emitting device on a combined substrate
US8815618B2 (en) * 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR101081129B1 (ko) 2009-11-30 2011-11-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
DE102009060749B4 (de) 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN101807649B (zh) * 2010-03-19 2013-01-23 厦门市三安光电科技有限公司 具有引入粗化层的高亮度铝镓铟磷基发光二极管及其制作方法
CN101807648B (zh) * 2010-03-19 2012-12-26 厦门市三安光电科技有限公司 引入式粗化氮极性面氮化镓基发光二极管及其制作方法
KR101055779B1 (ko) * 2010-06-15 2011-08-11 서울옵토디바이스주식회사 고효율 발광 다이오드 제조방법
US8906712B2 (en) * 2011-05-20 2014-12-09 Tsmc Solid State Lighting Ltd. Light emitting diode and method of fabrication thereof
JP5292456B2 (ja) 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
DE102012210494B4 (de) * 2012-06-21 2023-12-28 Pictiva Displays International Limited Organische Leuchtdiode
KR101878748B1 (ko) 2012-12-20 2018-08-17 삼성전자주식회사 그래핀의 전사 방법 및 이를 이용한 소자의 제조 방법
JP5514341B2 (ja) * 2013-03-12 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
DE102014105208A1 (de) * 2014-04-11 2015-10-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
US9595616B1 (en) * 2015-12-02 2017-03-14 Sandia Corporation Vertical III-nitride thin-film power diode
JP7007053B2 (ja) * 2017-10-17 2022-01-24 株式会社ディスコ リフトオフ方法
TWI735263B (zh) * 2020-06-19 2021-08-01 台灣愛司帝科技股份有限公司 紅光晶片承載結構的製作方法
US20230317873A1 (en) * 2020-10-10 2023-10-05 Enkris Semiconductor, Inc. Substrate stripping method for semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
DE10243757A1 (de) * 2002-01-31 2004-04-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739217A (en) * 1969-06-23 1973-06-12 Bell Telephone Labor Inc Surface roughening of electroluminescent diodes
DE69739368D1 (de) 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
JP3179346B2 (ja) 1996-08-27 2001-06-25 松下電子工業株式会社 窒化ガリウム結晶の製造方法
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6542526B1 (en) * 1996-10-30 2003-04-01 Hitachi, Ltd. Optical information processor and semiconductor light emitting device suitable for the same
JP3776538B2 (ja) 1996-12-24 2006-05-17 ローム株式会社 半導体発光素子およびその製法
US6233267B1 (en) * 1998-01-21 2001-05-15 Brown University Research Foundation Blue/ultraviolet/green vertical cavity surface emitting laser employing lateral edge overgrowth (LEO) technique
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
WO1999066565A1 (en) 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
US6294475B1 (en) * 1998-06-23 2001-09-25 Trustees Of Boston University Crystallographic wet chemical etching of III-nitride material
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
DE10026254A1 (de) 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer auf GaN basierenden strahlungsemittierenden Epitaxieschichtenfolge
CN1292494C (zh) 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
TWI292227B (en) * 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
DE10040448A1 (de) 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
JP4431925B2 (ja) * 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
DE10064448A1 (de) 2000-12-22 2002-07-04 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen eines Halbleiterchips für die Optoelektronik
JP5283293B2 (ja) * 2001-02-21 2013-09-04 ソニー株式会社 半導体発光素子
JP4524953B2 (ja) 2001-05-18 2010-08-18 パナソニック株式会社 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
US6750158B2 (en) 2001-05-18 2004-06-15 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
JP2003188142A (ja) 2001-12-19 2003-07-04 Sony Corp 半導体素子の製造方法及び半導体素子
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
JP4207781B2 (ja) * 2002-01-28 2009-01-14 日亜化学工業株式会社 支持基板を有する窒化物半導体素子及びその製造方法
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
JP4440529B2 (ja) 2002-11-27 2010-03-24 士郎 酒井 窒化物系半導体発光装置の製造方法
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
DE10243757A1 (de) * 2002-01-31 2004-04-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
I. SCHNITZER ET AL., APPL. PHYS. LETT., vol. 63, no. 16, 18 October 1993 (1993-10-18), pages 2174 - 2176
See also references of EP1741144A1
WONG ET AL., APPL. PHYS. LETT., vol. 77, no. 18, 30 October 2000 (2000-10-30)
WONG W S ET AL: "<roman>In</roman><inf>x</inf><roman>Ga</roman><inf>1-x</inf> <roman>N</roman></formula> light emitting diodes on Si substrates fabricated by Pd–In metal bonding and laser lift-off", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 77, no. 18, 30 October 2000 (2000-10-30), pages 2822 - 2824, XP012026482, ISSN: 0003-6951 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134834A1 (en) * 2005-12-09 2007-06-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing vertical gallium nitride based light emitting diode
US8361816B2 (en) * 2005-12-09 2013-01-29 Samsung Electronics Co., Ltd. Method of manufacturing vertical gallium nitride based light emitting diode
JP2007258323A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 半導体発光素子
US20100320491A1 (en) * 2007-06-21 2010-12-23 Jae Cheon Han Semiconductor light emitting device and method of fabricating the same
US9450017B2 (en) * 2007-06-21 2016-09-20 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
DE102007057756A1 (de) 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102007057756B4 (de) 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102009000287A1 (de) 2009-01-19 2010-07-22 Robert Bosch Gmbh Leuchtmodul
WO2012049031A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil
US9337388B2 (en) 2010-10-15 2016-05-10 Osram Opto Semiconductors Gmbh Method for producing a semiconductor layer sequence, radiation-emitting semiconductor chip and optoelectronic component

Also Published As

Publication number Publication date
DE112004002809B9 (de) 2024-02-01
KR101248195B1 (ko) 2013-03-27
JP2007535152A (ja) 2007-11-29
US20080093611A1 (en) 2008-04-24
CN1943044A (zh) 2007-04-04
US8273593B2 (en) 2012-09-25
EP1741144A1 (de) 2007-01-10
DE112004002809B4 (de) 2023-11-02
US20110140141A1 (en) 2011-06-16
JP4653804B2 (ja) 2011-03-16
CN100423300C (zh) 2008-10-01
KR20070026546A (ko) 2007-03-08
KR101361630B1 (ko) 2014-02-11
US7897423B2 (en) 2011-03-01
DE112004002809A5 (de) 2007-05-24
KR20120105059A (ko) 2012-09-24

Similar Documents

Publication Publication Date Title
DE112004002809B4 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP1277241B1 (de) Lumineszenzdiodenchip auf der basis von gan
EP1709694B1 (de) Dünnfilm-led mit einer stromaufweitungsstruktur
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
EP1284026A1 (de) Lumineszenzdiodenchip mit einer auf gan basierenden strahlungsemittierenden epitaxieschichtenfolge und verfahren zu dessen herstellung
DE102004030603A1 (de) Verfahren zum Herstellen von Halbleiterchips
DE112007000223T5 (de) Nitridhalbleiterlichtemissionselement mit einer verbesserten Lichtentnahmeeffizienz
WO2012049031A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil
EP2273574B1 (de) Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN
DE10322705B4 (de) Herstellverfahren für eine LED mit dicker Epitaxieschicht auf III-V-Halbleiterbasis und derartige LED
EP2519979B1 (de) Optoelektronischer halbleiterchip mit zwei auf algan basierenden zwischenschichten
DE102007057756B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
EP1299909B1 (de) LUMINESZENZDIODENCHIP AUF DER BASIS VON InGaN UND VERFAHREN ZU DESSEN HERSTELLUNG
DE102005003460A1 (de) Dünnfilm-LED mit einer Stromaufweitungsstruktur
DE102008038852B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008030821A1 (de) Elektroluminieszierende Vorrichtung und Verfahren zur Herstellung einer elektroluminieszierenden Vorrichtung
DE10244447B4 (de) Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür
DE102018119734A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
EP3841619A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102022120161A1 (de) Optoelektronisches halbleiterbauelement mit epitaktisch gewachsener schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2018177764A1 (de) Verfahren zur herstellung von leuchtdiodenchips und leuchtdiodenchip

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480042884.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004730193

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1120040028094

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2007509862

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067025113

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004730193

Country of ref document: EP

REF Corresponds to

Ref document number: 112004002809

Country of ref document: DE

Date of ref document: 20070524

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 11579194

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11579194

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020127022761

Country of ref document: KR