WO2012049031A1 - Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil - Google Patents

Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil Download PDF

Info

Publication number
WO2012049031A1
WO2012049031A1 PCT/EP2011/067154 EP2011067154W WO2012049031A1 WO 2012049031 A1 WO2012049031 A1 WO 2012049031A1 EP 2011067154 W EP2011067154 W EP 2011067154W WO 2012049031 A1 WO2012049031 A1 WO 2012049031A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
layer sequence
semiconductor
radiation
Prior art date
Application number
PCT/EP2011/067154
Other languages
English (en)
French (fr)
Inventor
Joachim Hertkorn
Tetsuya Taki
Jürgen OFF
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US13/878,212 priority Critical patent/US9337388B2/en
Priority to CN201180049670.7A priority patent/CN103155180B/zh
Priority to JP2013533146A priority patent/JP2013543265A/ja
Priority to EP11763943.5A priority patent/EP2628191A1/de
Priority to KR1020137010332A priority patent/KR20130061182A/ko
Publication of WO2012049031A1 publication Critical patent/WO2012049031A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Definitions

  • the invention relates to a method for producing a semiconductor layer sequence, in particular a
  • a semiconductor layer sequence for a radiation-emitting semiconductor chip for example a thin-film light-emitting diode chip, as well as the radiation-emitting semiconductor chip produced by the method and a
  • Optoelectronic component such a
  • the method according to the invention relates to the production of a semiconductor layer sequence which has a microstructured outer surface and is based on nitride compound semiconductor material. It includes the following
  • the semiconductor layer sequence is separated from the substrate by a separation zone of the semiconductor layer sequence is at least partially removed (that is, in particular decomposed or
  • the microstructuring of the first semiconductor layer in particular the outer surface of the first semiconductor layer, takes place, and the microstructured outer surface of the semiconductor layer sequence is formed.
  • nitride compound semiconductor material is produced in particular epitaxially, and which regularly has a layer sequence of several different individual layers, at least one single layer containing a material of nitride compound semiconductor material.
  • the semiconductor layer sequence which is produced in particular epitaxially, and which regularly has a layer sequence of several different individual layers, at least one single layer containing a material of nitride compound semiconductor material.
  • an active layer contained in the semiconductor layer sequence can also comprise or consist of a nitride compound semiconductor material. According to an embodiment, all layers of the membrane can also be used, with the exception of the etching stop layer
  • Semiconductor layer sequence consist of or comprise the nitride compound semiconductor material.
  • microstructured means that on the microstructured surface, i. H. the outer surface of the
  • microstructuring is chemically generated, in particular by virtue of the fact that chemical
  • Reaction structures are introduced into the surface to be structured, or - if in the zu
  • the microstructures can be relief or trench-like; in particular, however, it may be a structure based essentially on regular polyhedral structures or structures derived from polyhedra. In particular, such polyhedra in
  • Etch stop layer facing base surface or the interface with adjacent structural elements.
  • This separation takes place in a separation zone of the semiconductor layer sequence which is at least partially removed, in particular decomposed.
  • the technique is first of all to determine the roughening times experimentally in order, on the one hand, to the greatest extent possible, the desired outcoupling structures, in particular crystal facets,
  • the etch stop layer provided according to the invention therefore represents a targeted safeguard against excessively strong etching of the semiconductor layer sequence, with which, in particular, etching of layers other than the first layer of the
  • Semiconductor layer sequence can be prevented or at least greatly reduced. Consequently, the proportion of non-functional components or semiconductor layer sequences can be significantly reduced, although the length of the roughening time (or the exposure time of the etching medium) can be chosen so that the resulting microstructure (or the radiation decoupling structure)
  • Extraction efficiency of the component is optimal. Based on the total number of simultaneously produced
  • Semiconductor layer sequences sets themselves by the lower proportion of non-functional components a better yield, even if the extraction efficiency of the individual radiation-emitting semiconductor layer sequence is not increased compared to a semiconductor layer sequence produced according to the prior art.
  • composition according to the above formula may, for example, one or more
  • Quantities of other substances can be replaced and / or supplemented.
  • Semiconductor layer sequence may be formed from the compound semiconductor material AlGalnN. This
  • Semiconductor material is especially for light emitting diodes
  • a part of the emitted primary radiation can be converted by means of a luminescence conversion substance into a
  • a conventional pn junction for example, a conventional pn junction, a
  • quantum well structure encompasses in particular any structure in which
  • quantum well structure does not include information about the dimensionality of the quantization.
  • Quantum dots and any combination of these structures.
  • the first layer of the semiconductor layer sequence (ie the layer which is later patterned with the etchant) comprises or consists of In x Ga x -x N, where 0 ⁇ x ⁇ 1 and may, for example
  • Gallium nitride or include this.
  • Gallium nitride GaN and indium gallium nitride In x Ga x N are especially so especially good because with these
  • a ceramic etch stop layer of silicon nitride particularly good results can be achieved.
  • the etch stop layer used according to the invention is in particular formed from a conductive material.
  • the material is the
  • Etch stop layer to a material by the etchant, in particular a wet chemical etchant such as
  • etch stop layer is removed by the etchant, in particular a wet-chemical etchant, is at least a factor of 20, but is usually at least 100 times smaller than the speed the semiconductor material of the first layer of
  • Semiconductor layer sequence is removed.
  • this is understood to mean the removal rate of In x Gai- x N in the region of the crystal defects or amorphous structures (that is to say in particular to the formation of crystal facets), which is approximately in the range of 200 -300 nm per
  • Etching stop layer is thin enough, so ceramic materials such. Silicon oxide also the specification of the conductivity (in the lateral direction, ie transversely to
  • the etch stop layer may comprise, for example, silicon nitride, silicon dioxide and / or magnesium nitride or
  • a silicon nitride layer may be formed by using a
  • Silane (for example, S1H 4 ) and ammonia are generated and a magnesium nitride layer by using Cp 2 Mg and an N 2 source to which O 2 is added. Accordingly, silicon oxide layers as well as layers of other ceramic materials can be obtained.
  • Etch stop layer has a thickness that is less than or equal to 5 nm. In particular, the thickness can be greater or less
  • a layer thickness of up to 1 nm will be useful. In particular, by means of such a layer thickness ensures that a "Durchharten the first
  • Etch stop layer can effectively prevent etching of the further layers of the semiconductor layer sequence.
  • the thickness of the etch stop layer is understood to be the average or average thickness of the etch stop layer, which is determined, for example, by evaluation of TEM images (transmission electron micrographs) of a layer sequence segment represented by a lateral
  • Section through the layer sequence was obtained can be determined.
  • the layer thickness can be influenced to such an extent that, on the basis of empirical investigations, the exposure time of the films used for the
  • Semiconductor layer sequence covers the etch stop layer formed on the first layer, the underlying first
  • the first layer is associated with the Etch stop layer are covered. However, more than 90%, for example more than 98%, of the first layer may also be covered. If there is no complete coverage, the areas of the first layer that are not covered by the etch stop layer are usually distributed irregularly across the interface. The size of the areas not covered by the etching stop layer also varies.
  • the cause of such a non-completely occluding etch stop layer may be in the deposition process which, when in situ during epitaxy of the
  • Semiconductor layer sequence takes place (unlike, for example, in a deposition method using Atomic Layer
  • Etch stop layer can be determined, for example, in that, in the case of a finished semiconductor layer sequence, first the (microstructured) first layer is largely removed by means of a mechanical method or
  • the exposure time of the etching medium can be so short on the semiconductor layer sequence, that although the remaining remnants of the first layer of
  • the training in size and arrangement of regular etch stop layer-free areas can by means of
  • Photolithographic process can be achieved. However, this requires that the application of the etch stop layer or the introduction of the etch stop layer-free areas can not be done in situ with the epitaxial method, but that the corresponding steps must be performed ex situ. Accordingly, such a method is also more complex.
  • etch stop layer-free regions can be advantageous, in particular against the background, in that the further layers of the semiconductor layer sequence applied in method step C) are deposited on the surface of the first layer which is exposed in these regions
  • Semiconductor layer sequence can be epitaxially grown epitaxial and by means of epitaxial lateral overgrowth
  • overgrowth of a completely closed silicon nitride layer can be easily achieved by using AlGaN or AlN or other aluminum-containing layers
  • an overgrowth with non-aluminum-containing layers is possible.
  • a sapphire substrate is used as a growth substrate according to the application. This is in a big way
  • Wavelength range for electromagnetic radiation well-permeable which, for example, in terms of
  • Material of the separation zone for example of gallium nitride or indium gallium nitride, is of importance.
  • a growth substrate but also from another
  • Be formed material for example, silicon carbide or silicon.
  • a buffer layer can be applied to the substrate.
  • Such a buffer layer may serve to provide an optimal growth surface for subsequent growth of the layers
  • decomposed separation zone is either a part of the first layer of the semiconductor layer sequence or one between the first layer and the substrate
  • the separation zone comprises nitride compound semiconductor material or consists thereof, wherein the nitride compound semiconductor material is usually decomposed such that gaseous nitrogen is formed.
  • this is particularly preferably a laser Abhebe method (also called laser Liftoff short). Also an ion implantation, in which in
  • Separation zone for example, H + ions or noble gas ions are introduced, which subsequently form small gas bubbles and after heat treatment larger bubbles, which allow separation of the substrate, is possible.
  • the semiconductor layer sequence at the separating surface may be a part of the substrate downstream of the separating surface as viewed from the substrate
  • Semiconductor layer sequence have increased defect density.
  • the separation zone is often gallium nitride or essentially comprises only gallium nitride. On the separation surface of the semiconductor layer sequence then often remain anisotropic
  • residues remain on the separating surface of the semiconductor layer sequence, they can be completely or at least largely removed by means of a pre-etching step carried out before step E).
  • a pre-etching step carried out before step E.
  • the residues are at least largely eliminated. These residues remain after the separation step first on the
  • Separation surface as a continuous, island-like or reticulate layer or structures.
  • regions of the semiconductor layer sequence can also already be etched to different extents, so that a roughening of the separating surface of the semiconductor layer sequence already results from this.
  • the method according to the invention now has the advantage that even in the region in which residues are initially present, an optimum formation of an etching structure can be obtained without the etching being so extensive in the regions in which no residues existed from the beginning in that the first semiconductor layer is the
  • the pre-etching step can also be omitted if, during the separation of the semiconductor layer sequence from the growth substrate, only insignificant residues remain on the separation surface or these can be removed anyway with the etchant according to step E) without the intention thus intended
  • the first layer is etched by etching
  • the etchant can thereby be selectively etched.
  • the gaseous etchant may be a corrosive gas such as hydrogen or chlorine, which may be used at elevated temperatures, for example.
  • a wet-chemical etchant comes to be used at elevated temperatures, for example.
  • Alkali hydroxides are particularly preferred as the etchant.
  • the crystal facets formed can in particular form a pyramid-like structure.
  • the outer surface of the crystal facets formed can in particular form a pyramid-like structure.
  • a pyramid-like elevation is a polyhedron bounded by a mantle, a bottom and a top surface.
  • the lateral surface has at least three
  • Etch stop layer facing base surface or the interface with adjacent pyramids.
  • the method can be carried out in particular such that the nitride compound Semiconductor material is consumed so that the 000-1- crystal face, ie the N-face of the nitride grating faces the substrate.
  • the etching step therefore, the N-face of the semiconductor layer sequence is etched, which is possible for example by means of alkali metal hydroxide.
  • the Ga-face of the grating does not or only in such an etching step
  • Mirror layer can be done before or after the microstructuring and before or after the separation of the substrate.
  • An electromagnetic radiation emitting semiconductor chip manufactured according to the method according to the invention has at least one epitaxially produced one
  • the semiconductor layer sequence also has a
  • Semiconductor layers contains a nitride compound semiconductor material.
  • the radiation-emitting semiconductor chip may further comprise one or more features described above with respect to the method. As a radiation-emitting semiconductor chip comes
  • a thin-film light-emitting diode chip is characterized in particular by the following characteristic features:
  • Epitaxial layer sequence is applied or formed a reflective layer, which reflects back at least a part of the electromagnetic radiation generated in the epitaxial layer sequence;
  • the epitaxial layer sequence has a thickness in the range of 20 ⁇ or less, in particular in the range of 10 ⁇ on;
  • the epitaxial layer sequence contains at least one semiconductor layer having at least one surface which has a mixing structure which, in the ideal case, results in an approximately ergodic distribution of the light in the
  • a thin-film LED chip is a Lambertian surface emitter to a good approximation and is therefore suitable particularly well for the application in a headlight.
  • the invention is basically not restricted to the use of the semiconductor layer sequence in a thin-film light-emitting diode chip, but can basically be used wherever epitaxially produced and detached from the growth substrate
  • the radiation-emitting semiconductor chip according to the application which may, for example, be a thin-film light-emitting diode chip, may be contained in particular in an optoelectronic component.
  • the latter may have a contact pad on the microstructured outer surface
  • a contact metallization for the electrical connection of the semiconductor layer sequence.
  • conventionally known metallization layers are suitable.
  • a contacting of the microstructured side opposite side of the semiconductor layer sequence can take place, which then allows a flip-chip design.
  • Size ratios of the constituents and in particular of the layers with one another are not to be regarded as true to scale.
  • FIGS. 1A to 1F show a schematic representation of a
  • FIG. 2 an SEM image of a microstructured one
  • FIGS. 3A and 3B SEM images of a microstructured one
  • a GaN buffer layer 2 which can optionally also be Si-doped, is initially provided on a growth substrate 1, for example made of sapphire, Sic or Si, by means of MOVPE, and a Si-doped GaN.
  • a growth substrate 1 for example made of sapphire, Sic or Si, by means of MOVPE, and a Si-doped GaN.
  • Contact layer 3 grown.
  • the 000-1 crystal face (N face of the hexagonal nitride lattice) is usually turned towards the sapphire growth substrate.
  • the contact layer 3 which is generally in the context of the present application as "first
  • Silicon nitride layer as etch stop layer 4 with a Thickness of 0.5 nm generated (see Figure 1A).
  • etch stop layer 4 Magnesium nitride layer are deposited. Subsequently, further semiconductor layers are applied to the etch stop layer 4 by means of MOVPE. These are in particular (a) a Si-doped GaN cover layer 5, (b) a
  • electromagnetic radiation (in particular green or blue light) generating layer 6 having a multi-quantum well structure with a plurality of InGaN quantum wells and GaN barriers between them and (c) a p-doped AlGaN capping layer 7 (see FIG. 1B).
  • a further p-doped GaN layer may follow the cover layer 7 (not shown).
  • a metallic mirror layer 8 is subsequently applied to the semiconductor layer sequence 10, and the electromagnetic radiation generated in the active layer 6 is returned to the semiconductor layer sequence 10 or toward the later microstructured outer surface
  • mirror material is suitable
  • an electrically conductive carrier body 9 which may be formed for example of silicon, gallium arsenide, germanium or molybdenum. This can be done for example by eutectic bonding, soldering or gluing.
  • the sapphire substrate 1 by means of a laser lift-off process, which is indicated in Figure IC by the arrows 20, are separated.
  • the buffer layer 2 is decomposed in such a way that
  • a corresponding laser lift-off method is for example in the
  • Radiation source for the laser lift-off method for example, a laser radiation source with a
  • Wavelength can be used in the range between 350 nm and 360 nm or shortwave.
  • the remaining contact layer 3 is subsequently exposed to an etchant 30 which etches away the GaN material (compare FIG. 1D).
  • alkali metal hydroxide is preferably used as etchant.
  • the etching step becomes different
  • etching traces are detected. These etching traces result from the different
  • the structuring obtained with the method according to the application therefore has etching traces, in particular in the area of the surfaces which are not 000-1 crystal surfaces.
  • the entire buffer layer 2 is decomposed during the laser lifting process, so that it represents a separation zone or separation layer.
  • the buffer layer 2 and the laser lift-off method can be coordinated so that only a part of the
  • Buffer layer 2 or a part of the contact layer 3 are decomposed.
  • the microstructuring of the contact layer 3 produces a roughening on a scale which corresponds to the blue spectral range of the visible spectrum
  • Roughening structures are particularly in the
  • Figure 2 shows a surface of a contact layer 3 of GaN after an etching step with 30% KOH solution at about 70 ° C, in which the exposure time is 10 minutes optimally matched to the thickness of the cover layer, so that a substantially complete coverage of the Surface with crystal facets results and lying under the microstructured surface etching stop layer 4 is not visible.
  • the etching step was carried out much longer under the same conditions as mentioned above, for example, about 14 Minutes. It turns out that by longer etching between microstructured surface regions of the contact layer 3, the etch stop layer 4 can be partially recognized. Even more clearly than FIG. 3A, this shows the SEM image in FIG. 3B, in which the individual polyhedra of FIG. 3B, in which the individual polyhedra of FIG. 3B, in which the individual polyhedra of FIG. 3B, in which the individual polyhedra of FIG. 3B, in which the individual polyhedra of FIG. 3B, in which the individual polyhedra of FIG. 3B, in which the individual polyhedra of FIG.
  • Contact layer 3 at least in the area adjacent to the buffer layer 2 region in comparison to the subsequent layers 5, 6 and 7 have increased defect density. Furthermore, the contact layer 3 at least at the
  • Dopant concentration of 1 x 10 cm to 1 x 10 cm have. This allows a simple production of an ohmic contact on the contact layer 3.
  • An electrical connection can subsequently be applied to the semiconductor layer sequence having a microstructured surface, in particular of (GaN) polyhedra, shown in FIG. 1C (FIG. 1F).
  • this is a bond pad 11, in particular a bond pad metallization for electrically connecting the n-side of
  • a contact layer 12 for the electrical connection of the light-emitting diode chip is applied before or after its connection to the semiconductor layer sequence 10.
  • the imple mentation form shown in Figure 1F may alternatively also by a for a flip-chip mounting
  • the invention is not limited by the description based on the embodiments of these. Rather, it encompasses any new feature as well as any combination of features, even if that feature or combination is included in the

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Halbleiterschichtenfolge auf Basis von Nitrid-Verbindungshalbleitermaterial und mit einer mikrostrukturierten Außenfläche sowie ein damit hergestellter Halbleiterchip und ein optoelektronisches Bauteil mit einem derartigen Halbleiterchip angegeben. Das Verfahren umfasst folgende Schritte: A) Aufwachsen zumindest einer ersten Halbleiterschicht der Halbleiterschichtenfolge auf einem Substrat; B) Aufbringen einer Ätzstoppschicht auf der ersten Halbleiterschicht; C) Aufwachsen zumindest einer weiteren Halbleiterschicht auf der in Schritt B) erhaltenen Schichtenfolge; D) Trennen der Halbleiterschichtenfolge vom Substrat, indem dem eine Trennzone der Halbleiterschichtenfolge zumindest teilweise entfernt wird; E) Ätzen der erhaltenen Trennfläche der Halbleiterschichtenfolge mittels eines Ätzmittels, so dass eine Mikrostrukturierung der ersten Halbleiterschicht erfolgt und die mikrostrukturierte Außenfläche gebildet wird.

Description

Beschreibung
Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und
optoelektronisches Bauteil
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterschichtenfolge, insbesondere einer
Halbleiterschichtenfolge für einen strahlungsemittierenden Halbleiterchip, beispielsweise einen Dünnschicht- Leuchtdiodenchip, sowie den mit dem Verfahren hergestellten strahlungsemittierenden Halbleiterchip und ein
optoelektronisches Bauteil, das einen derartigen
strahlungsemittierenden Halbleiterchip umfasst.
Zur Erhöhung der Extraktionseffizienz Nitrid-basierter LEDs und zur Erzeugung einer mikrostrukturierten Oberfläche einer dafür benötigten Halbleiterschichtenfolge wird häufig nach einem Laser-Liftoff-Schritt an der erhaltenen
Oberfläche der Halbleiterschichtenfolge ein Aufrauschritt mittels eines ätzenden Mediums durchgeführt. Es besteht aber ein Bedarf, die Extraktionseffizienz derart erhaltener Halbleiterschichtenfolgen weiter zu verbessern. Eine Aufgabe der vorliegenden Erfindung ist daher, ein Verfahren und eine hiermit erzeugte strukturierte
Halbleiterschichtenfolge anzugeben, bei dem die
Extraktionseffizienz der strahlungsemittierenden
Halbleiterschichtenfolge gegenüber dem Stand der Technik verbessert ist und/oder weniger für den gewünschten Einsatz nicht oder nur schlecht geeignete Halbleiterschichtenfolgen erhalten werden. Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Unteransprüche, Beschreibung und
Beispiele lehren vorteilhafte Aus führungs formen und
Weiterbildungen .
Das erfindungsgemäße Verfahren betrifft die Herstellung einer Halbleiterschichtenfolge, die eine mikrostrukturierte Außenfläche aufweist und auf Nitrid-Verbindungs- Halbleitermaterial basiert. Es umfasst die folgenden
Schritte:
A) zunächst wird auf einem Substrat eine erste
Halbleiterschicht der Halbleiterschichtenfolge
aufgewachsen;
B) nachfolgend wird auf diese erste Halbleiterschicht eine Ätzstoppschicht aufgebracht;
C) auf der in Schritt B) erhaltenen Schichtenfolge wird zumindest eine weitere Halbleiterschicht aufgewachsen;
D) die Halbleiterschichtenfolge wird vom Substrat getrennt, indem eine Trennzone der Halbleiterschichtenfolge zumindest teilweise entfernt (d. h. insbesondere zersetzt bzw.
zerstört) wird;
E) die durch den Trennschritt erzeugte Trennfläche der
Halbleiterschichtenfolge wird mit einem Ätzmittel
beaufschlagt, sodass die eine Mikrostrukturierung der ersten Halbleiterschicht, insbesondere der Außenfläche der ersten Halbleiterschicht, erfolgt und dabei die mikrostrukturierte Außenfläche der Halbleiterschichtenfolge gebildet wird.
"Auf Basis von Nitrid-Verbindungs-Halbleitermaterial " bedeutet anmeldungsgemäß, dass die Halbleiterschichtenfolge, die insbesondere epitaktisch hergestellt wird, und die regelmäßig eine Schichtfolge aus mehreren unterschiedlichen Einzelschichten aufweist, mindestens eine Einzelschicht enthält, die ein Material aus Nitrid-Verbindungs- Halbleitermaterial umfasst. Insbesondere umfasst die
Schicht, die die mikrostrukturierte Außenfläche aufweist, dieses Material oder besteht daraus; ferner kann auch eine in der Halbleiterschichtenfolge enthaltene aktive Schicht ein Nitrid-Verbindungs-Halbleitermaterial umfassen oder daraus bestehen. Gemäß einer Aus führungs form können auch - bis auf die Ätzstoppschicht - alle Schichten der
Halbleiterschichtenfolge aus dem Nitrid-Verbindungs- Halbleitermaterial bestehen oder dieses umfassen.
Mikrostrukturiert heißt anmeldungsgemäß, dass sich auf der mikrostrukturierten Fläche, d. h. der Außenfläche der
Halbleiterschichtenfolge, zumindest bereichsweise
Erhebungen und Senkungen befinden. Diese
Mikrostrukturierung wird insbesondere chemisch erzeugt, und zwar insbesondere dadurch, dass durch eine chemische
Reaktion Strukturen in die zu strukturierende Fläche eingebracht werden, oder - sofern in der zu
strukturierenden Fläche bereits Strukturen vorhanden sind - ein Strukturprofil zu erzeugen, bei dem diesbezüglich höhere Erhebungen und/oder tiefere Senkungen vorliegen. Die Mikrostrukturen können relief- oder grabenartig ausgebildet sein; insbesondere kann es sich aber um eine Struktur handeln, die im Wesentlichen auf regelmäßigen Polyeder- Strukturen oder von Polyedern abgeleiteten Strukturen basiert. Insbesondere können derartige Polyeder in
unterschiedlichen Größen (d. h. dass die einzelnen Polyeder unterschiedliche Volumina aufweisen) oder auch mit im
Wesentlichen gleichen Größen vorliegen. Unter "von
Polyedern abgeleiteten Strukturen" werden insbesondere Strukturelemente verstanden, bei denen die von der
Halbleiterschichtenfolge abgewandte Spitze nach Art eines Polyeders ausgebildet ist, nicht aber eine der
Ätzstoppschicht zugewandte Basisfläche oder die Grenzfläche zu benachbarten Strukturelementen.
Das anmeldungsgemäße Verfahren zur Mikrostrukturierung baut auf dem Grundgedanken auf, nach dem epitaktischen
Aufwachsen der Halbleiterschichtenfolge auf einem
hinsichtlich der Aufwachsbedingungen weitgehend optimierten Aufwachs-Substrat und dem zwischenzeitlichen Aufbringen der Ätzstoppschicht die Halbleiterschichtenfolge vom
Aufwachssubstrat zu trennen. Diese Trennung erfolgt in einer Trennzone der Halbleiterschichtenfolge, die zumindest teilweise entfernt, insbesondere zersetzt, wird.
Nachfolgend erfolgt dann die Mikrostrukturierung der beim Trennen erhaltenen Oberfläche. Erfindungsgemäß wurde nun erkannt, dass durch das Einbringen einer Ätzstoppschicht, die direkt an die im späteren Mikrostrukturierungsschritt geätzte erste Halbleiterschicht angrenzt, eine effizientere Durchführung der Mikrostrukturierung möglich ist und zudem weniger Ausschuss produziert wird. Nach dem Stand der
Technik sind für ein gegebenes Halbleiterschichtfolgen- System die Aufrauzeiten zunächst experimentell zu ermitteln um zum einen in möglichst großem Umfang die gewünschten Auskoppelstrukturen, insbesondere Kristallfacetten,
erzeugen zu können und damit eine besonders hohe
Extraktionseffizienz zu erzielen, zum anderen aber die Ätzdauer so zu wählen, dass die Schichten, die an die zur Mikrostrukturierung vorgesehene Halbleiterschicht der
Halbleiterschichtenfolge angrenzen, nicht ebenfalls durch das Ätzmedium geätzt werden. Letzteres kann letztlich - insbesondere, wenn die aktive Zone der
Halbleiterschichtenfolge durch einen Kontakt mit dem
Ätzmittel tangiert ist - zu Kurzschlüssen und damit zum Totalausfall eines Bauteils bzw. einer
Halbleiterschichtenfolge führen.
Die erfindungsgemäß vorgesehene Ätzstoppschicht stellt also eine gezielte Absicherung gegen ein übermäßig starkes Ätzen der Halbleiterschichtenfolge dar, mit dem insbesondere ein Ätzen anderer Schichten als der ersten Schicht der
Halbleiterschichtenfolge verhindert oder zumindest stark vermindert werden kann. Folglich kann auch der Anteil nicht funktionsfähiger Bauteile bzw. Halbleiterschichtenfolgen deutlich reduziert werden, obwohl die Länge der Aufrauzeit (bzw. die Einwirkungszeit des Ätzmediums) so gewählt werden kann, dass durch die dabei entstandene Mikrostrukturierung (bzw. die Strahlungs-Auskoppelstruktur ) die
Extraktionseffizienz des Bauteils optimal ist. Bezogen auf die Gesamtzahl der gleichzeitig produzierten
Halbleiterschichtenfolgen stellt sich durch den geringeren Anteil funktionsunfähiger Bauteile eine bessere Ausbeute ein, und zwar auch dann, wenn die Extraktionseffizienz der einzelnen strahlungsemittierenden Halbleiterschichtenfolge gegenüber einer nach dem Stand der Technik hergestellten Halbleiterschichtenfolge nicht erhöht ist.
Gemäß einer Aus führungs form des anmeldungsgemäßen
Verfahrens besitzt das Nitrid-Verbindungs-
Halbleitermaterial die chemische Formel InxAlyGai-x-yN, wobei 0 < x < 1, 0 < y < 1 und x + y < 1 ist. Dabei muss dieses Material nicht zwingend eine mathematisch exakte
Zusammensetzung nach der vorstehenden Formel aufweisen. Vielmehr kann es beispielsweise ein oder mehrere
Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet die vorstehende Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringere
Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Beispielsweise können eine oder mehrere Schichten der
Halbleiterschichtenfolge aus dem Verbindungs- Halbleitermaterial AlGalnN gebildet sein. Dieses
Halbleitermaterial ist insbesondere für Leuchtdioden
geeignet, die im ultravioletten bis blauen Spektralbereich elektromagnetische Strahlung emittieren. Zur Erzeugung von Weißlicht kann ein Teil der emittierten Primärstrahlung mittels eines Lumineszenzkonversionsstoffs in eine
langwelligere Strahlung umgewandelt werden, sodass sich durch Mischung von Primärstrahlung und der so erzeugten
Sekundärstrahlung beispielsweise weißes Licht ergibt.
Die anmeldungsgemäße Halbleiterschichtenfolge kann
beispielsweise einen herkömmlichen pn-Übergang, eine
Doppelheterostruktur, eine Einfach-Quantentopfstruktur
(SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW- Struktur) aufweisen. Die Bezeichnung Quantentopfstruktur umfasst dabei insbesondere jegliche Struktur, bei der
Ladungsträger durch Einschluss ( "confinement " ) eine
Quantisierung ihrer Energiezustände erfahren können.
Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung.
Sie umfasst somit u.a. Quantentröge, Quantendrähte und
Quantenpunkte und jede Kombination dieser Strukturen.
Gemäß einer Aus führungs form umfasst die erste Schicht der Halbleiterschichtenfolge (d.h. die Schicht, die später mit dem Ätzmittel strukturiert wird) InxGai-xN oder besteht daraus, wobei 0 < x < 1 ist und kann beispielsweise aus
Galliumnitrid bestehen oder dieses umfassen. Galliumnitrid GaN und Indium-Galliumnitrid InxGai-xN eignen sich insbesondere deshalb besonders gut, da mit diesen
Materialien hinsichtlich Spannungskompensation und
nachfolgendem Aufbringen der Ätzstoppschicht,
beispielsweise einer keramischen Ätzstoppschicht aus Siliziumnitrid, besonders gute Ergebnisse erzielt werden.
Die erfindungsgemäß eingesetzte Ätzstoppschicht ist insbesondere aus einem leitfähigen Material gebildet. Insbesondere handelt es sich bei dem Material der
Ätzstoppschicht um ein Material, das durch das Ätzmittel, insbesondere ein nasschemisches Ätzmittel wie
beispielsweise KOH-Lösung, im Wesentlichen nicht
angegriffen wird. "Im Wesentlichen nicht angegriffen" kann dabei bedeuten, dass die Geschwindigkeit, mit der die Ätzstoppschicht durch das Ätzmittel, insbesondere ein nasschemisches Ätzmittel, abgetragen wird, mindestens um den Faktor 20, üblicherweise aber mindestens um den Faktor 100 kleiner ist als die Geschwindigkeit, mit der das Halbleitermaterial der ersten Schicht der
Halbleiterschichtenfolge abgetragen wird. Insbesondere ist darunter die Abtragungsgeschwindigkeit von InxGai-xN im Bereich der Kristalldefekte oder amorphen Strukturen (also insbesondere bis zur Ausbildung von Kristallfacetten) zu verstehen, die in etwa im Bereich von 200 -300 nm pro
Minute liegen kann, allerdings abhängig von der Temperatur ist. Eine derartige Vorgabe können beispielsweise
keramische Materialien erfüllen, etwa Metall- oder
Halbmetalloxide oder -nitride. Wenn die Dicke der
Ätzstoppschicht dünn genug ist, so genügen keramische Materialien wie z.B. Siliziumoxid auch der Vorgabe der Leitfähigkeit (in lateraler Richtung; d. h. quer zum
Schichtstapel der Halbleiterschichtenfolge) . Die Ätzstoppschicht kann beispielsweise Siliziumnitrid, Siliziumdioxid und/oder Magnesiumnitrid umfassen oder
daraus bestehen. Hierunter sind allerdings nicht nur die Materialien mit exakter Stöchiometrie von Silizium,
Magnesium, Stickstoff und Sauerstoff zu verstehen; vielmehr fallen auch Materialien mit nicht vollständig
stöchiometrischer Struktur unter den Begriff Siliziumnitrid, Siliziumoxid und Magnesiumnitrid.
Das Aufbringen der keramischen Ätzstoppschichten kann
insbesondere in situ während eines Epitaxieverfahrens zur Erzeugung der restlichen Schichten der
Halbleiterschichtenfolge erfolgen. Beispielsweise kann dabei eine Siliziumnitridschicht durch Verwendung eines
Silans (beispielsweise S1H4) und Ammoniak erzeugt werden und eine Magnesiumnitridschicht durch Verwendung von Cp2Mg und einer N2-Quelle, der O2 zugesetzt ist. Entsprechend können auch Siliziumoxidschichten sowie Schichten aus anderen keramischen Materialien erhalten werden.
Gemäß einer weiteren Aus führungs form weist die
Ätzstoppschicht eine Dicke auf, die kleiner oder gleich 5 nm ist. Insbesondere kann die Dicke dabei größer oder
gleich 0,2 nm sein und beispielsweise 0,4 bis 2 nm betragen. Häufig wird eine Schichtdicke von bis zu 1 nm sinnvoll sein. Insbesondere mittels einer derartigen Schichtdicke ist gewährleistet, dass ein "Durchätzen der ersten
Halbleiterschicht der Halbleiterschichtenfolge" und einer daran angrenzenden Schicht effektiv verhindert werden, gleichzeitig die laterale Leitfähigkeit erhalten bleibt und schließlich (insbesondere bei Schichten aus Siliziumnitrid, Siliziumoxid und Magnesiumnitrid) ein problemloses Aufwachsen der weiteren Halbleiterschicht ( en) gemäß Schritt C) des anmeldungsgemäßen Verfahrens möglich ist. Dies ist insbesondere zum einen vor dem Hintergrund zu sehen, dass die "erste Schicht" (bevor der Ätzschritt durchgeführt wird) häufig eine Dicke von bis zu 5 μπι aufweisen kann und zum anderen vor dem Hintergrund, dass die Einwirkungsdauer des Ätzmediums häufig etwa 5 bis 20 Minuten beträgt, beispielsweise etwa 10 Minuten. Die Schichtdicke gemäß dieser Aus führungs form gewährleistet also, dass an Stellen, an denen z. B. aufgrund einer besonders hohen
Kristalldefektdichte die "erste Schicht" relativ schnell durch das Ätzmittel abgetragen wird, die Dicke der
Ätzstoppschicht ein Anätzen der weiteren Schichten der Halbleiterschichtenfolge effektiv verhindern kann.
Als Dicke der Ätzstoppschicht wird anmeldungsgemäß die mittlere bzw. durchschnittliche Dicke der Ätzstoppschicht verstanden, die beispielsweise mittels Auswertung von TEM- Aufnahmen (Transmissionselektronenmikroskop-Aufnahmen) eines Schichtfolgensegments , das durch einen lateralen
Schnitt durch die Schichtenfolge erhalten wurde, bestimmt werden kann. Während des Verfahrens kann die Schichtdicke dahingehend beeinflusst werden, dass aufgrund empirischer Untersuchungen die Einwirkungszeit der für die
Ätzstoppschicht verwendeten Precursor-Materialien
entsprechend eingestellt wird.
In der mit dem anmeldungsgemäßen Verfahren erhaltenen
Halbleiterschichtenfolge bedeckt die auf der ersten Schicht gebildete Ätzstoppschicht die darunter liegende erste
Schicht im Regelfall vollständig oder größtenteils
vollständig. Unter größtenteils vollständig wird hierbei verstanden, dass zumindest 70 % der ersten Schicht mit der Ätzstoppschicht bedeckt sind. Es können aber auch mehr als 90 %, beispielsweise mehr als 98 % der ersten Schicht bedeckt sein. Liegt keine vollständige Bedeckung vor, so sind die Bereiche der ersten Schicht, die nicht durch die Ätzstoppschicht bedeckt sind im Regelfall unregelmäßig über die Grenzfläche verteilt. Auch die Größe der nicht durch die Ätzstoppschicht bedeckten Bereiche variiert dabei.
Die Ursache für eine derartige nicht vollständig bedeckende Ätzstoppschicht kann im Aufbringungsverfahren liegen, das wenn es in situ während der Epitaxie der
Halbleiterschichtenfolge erfolgt (anders als beispielsweise bei einem Aufbringungsverfahren mittels Atomic Layer
Deposition) keine Schichten mit im Wesentlichen
gleichmäßiger Schichtdicke erzeugt, sondern relativ große Schwankungsbreiten zulässt und dementsprechend bei genügend geringer Schichtdicke auch zu Bereichen, in denen keine Schicht erzeugt wird, führen kann. Soll eine vollständige Schicht mit im Wesentlichen gleicher Schichtdicke erzeugt werden, so kann diese allerdings mittels Atomic Layer
Deposition (ALD) oder auch durch metallorganische
Gasphasenepitaxie (MOVPE) mit entsprechend langen
Abscheidedauern erzeugt werden. Der Bedeckungsgrad der ersten Schicht mit der
Ätzstoppschicht kann beispielsweise dadurch ermittelt werden, dass bei einer fertigen Halbleiterschichtenfolge zunächst die (mikrostrukturierte) erste Schicht weitgehend mittels eines mechanischen Verfahrens abgetragen bzw.
gedünnt wird und nachfolgend die verbliebene Schicht von beispielsweise 100 nm Dicke mittels des Ätzmediums aus Schritt E) vollständig abgetragen wird. Hierdurch kann erreicht werden, dass die Einwirkungszeit des Ätzmediums auf die Halbleiterschichtenfolge so kurz sein kann, dass zwar die verbleibenden Reste der ersten Schicht der
Halbleiterschichtenfolge abgetragen werden, die angrenzende Ätzstoppschicht aber nur unwesentlich angegriffen wird.
Die Ausbildung bezüglich Größe und Anordnung regelmäßiger Ätzstoppschicht-freier Bereiche kann mittels
fotolithografischer Verfahren erreicht werden. Allerdings erfordert dies, dass das Aufbringen der Ätzstoppschicht bzw. das Einbringen der Ätzstoppschicht-freien Bereiche nicht in situ mit dem Epitaxieverfahren erfolgen kann, sondern dass ex situ die entsprechenden Schritte durchgeführt werden müssen. Dementsprechend ist ein derartiges Verfahren auch aufwändiger .
Das Vorhandensein von Ätzstoppschicht-freien Bereichen kann insbesondere vor dem Hintergrund vorteilhaft sein, dass die in Verfahrensschritt C) aufgebrachten weiteren Schichten der Halbleiterschichtenfolge auf der in diesen Bereichen freiliegenden Oberfläche der ersten Schicht der
Halbleiterschichtenfolge besser epitaktisch aufgewachsen werden können und mittels Epitaxial Lateral Overgrowth
(ELO) schneller die vollständige auf die Ätzstoppschicht folgende Schicht erhalten werden kann. Allerdings wurde erfindungsgemäß erkannt, dass das Vorhandensein von
Ätzstoppschicht-freien Bereichen nicht Vorraussetzung ist für das Aufwachsen der weiteren Schichten der
Halbleiterschichtenfolge sondern dass dies auch bei einer vollständigen Bedeckung der ersten Schicht gelingt. Das
Überwachsen einer vollständig geschlossenen Siliziumnitrid- Schicht kann beispielsweise problemlos durch Verwendung von AlGaN oder A1N oder anderen Aluminium-haltigen Schichten erfolgen, allerdings ist auch ein Überwachsen mit nicht Aluminium-haltigen Schichten möglich.
Als Aufwachssubstrat wird anmeldungsgemäß üblicherweise ein Saphir-Substrat verwendet. Dies ist in einem großen
Wellenlängenbereich für elektromagnetische Strahlung gut durchlässig, was beispielsweise im Hinblick auf den
Trennschritt D) und hinsichtlich der Zersetzung von
Material der Trennzone, beispielsweise aus Galliumnitrid oder Indium-Galliumnitrid, von Bedeutung ist. Alternativ kann als Aufwachssubstrat aber auch aus einem anderen
Material gebildet sein, beispielsweise auch Siliziumkarbid oder Silizium. Vor Aufbringen der ersten Schicht der
Halbleiterschichtenfolge kann eine Pufferschicht auf das Substrat aufgebracht werden. Eine derartige Pufferschicht kann dazu dienen, eine optimale Aufwachsoberfläche für das nachfolgende Aufwachsen der Schichten der
Halbleiterschichtenfolge herzustellen. Sie kann
insbesondere dazu dienen, Unterschiede zwischen den
Gitterkonstanten des Substrats und der
Halbleiterschichtenfolge sowie Kristalldefekte des
Substrats auszugleichen.
Die in Schritt D) zumindest teilweise entfernte,
insbesondere zersetzte, Trennzone ist entweder ein Teil der ersten Schicht der Halbleiterschichtenfolge oder stellt eine zwischen der ersten Schicht und dem Substrat
beziehungsweise einer gegebenenfalls vorhandenen Puffer¬ schicht angeordnete eigene Trennschicht dar. Sie kann auch zumindest einen Teil der Pufferschicht bilden. Im Regelfall umfasst die Trennzone Nitrid-Verbindungshalbleitermaterial oder besteht daraus, wobei das Nitrid- Verbindungshalbleitermaterial meist derart zersetzt wird, dass gasförmiger Stickstoff entsteht. Als Trennverfahren eignet sich hierzu besonders bevorzugt ein Laser-Abhebe-Verfahren (auch kurz Laser-Liftoff genannt) . Auch eine Ionenimplantation, bei der in die
Trennzone beispielsweise H+-ionen oder Edelgas- ionen eingebracht werden, die nachfolgend kleine Gasbläschen bilden und nach einer Wärmebehandlung größere Bläschen, die ein Abtrennen des Substrats erlauben, ist möglich. Oft verbleiben bei den Trennverfahren an der Trennfläche anisotrop Rückstände eines Bestandteils der Trennschicht, insbesondere eines metallischen Bestandteils der
Trennschicht.
Gemäß einer Aus führungs form kann die Halbleiterschichtfolge an der Trennfläche eine im Vergleich zu einem aus Sicht des Substrats der Trennfläche nachgeordnetem Teil der
Halbleiterschichtfolge erhöhte Defektdichte aufweisen.
Die Trennzone besteht häufig aus Galliumnitrid oder umfasst in wesentlich nur Galliumnitrid. Auf der Trennfläche der Halbleiterschichtfolge bleiben dann häufig anisotrop
Rückstände aus metallischem Ga zurück.
Verbleiben auf der Trennfläche der Halbleiterschichtenfolge Rückstände so können diese mittels eines vor Schritt E) durchgeführten Vorätzschritts vollständig oder zumindest weitgehend entfernt werden. Ein derartiger Vorätzschritts kann beispielsweise unter Nutzung der Rückstände als
Ätzmaske für ein Trockenätzverfahren, mittels eines
gasförmigen Ätzmittels oder mittels eines nass-chemischen Ätzmittels Material abtragend durchgeführt werden.
Vorzugsweise werden dabei gleichzeitig die Rückstände zumindest zu einem Großteil beseitigt. Diese Rückstände verbleiben nach dem Trennschritt zunächst auf der
Trennfläche als durchgängige, inselartige oder netzartige Schicht bzw. Strukturen.
Bei einem derartigen fakultativen Vorätzschritt können abhängig von der Schichtdicke der Rückstände auch Bereiche der Halbleiterschichtenfolge bereits unterschiedlich stark geätzt werden, sodass bereits hierdurch eine Aufrauung der Trennfläche der Halbleiterschichtenfolge entsteht. Das erfindungsgemäße Verfahren hat nun den Vorteil, dass auch in dem Bereich, in dem zunächst Rückstände vorhanden sind, eine optimale Ausbildung einer Ätzstruktur erhalten werden kann, ohne dass in den Bereichen, in denen von Anfang an keine Rückstände vorlagen, die Ätzung so weitgehend ist, dass die erste Halbleiterschicht der
Halbleiterschichtenfolge vollständig entfernt ist und daher die nachfolgende Schicht durch das Ätzmedium tangiert wird.
Der Vorätzschritt kann auch entfallen, wenn beim Trennen der Halbleiterschichtenfolge vom Aufwachssubstrat nur unwesentliche Rückstände auf der Trennfläche verbleiben oder diese mit dem Ätzmittel gemäß Schritt E) ohnehin entfernt werden können ohne die damit beabsichtigte
Mikrostrukturierung wesentlich zu beeinflussen.
Gemäß einer Aus führungs form werden in Verfahrensschritt E) durch das Ätzen der ersten Schicht der
Halbleiterschichtenfolge unterschiedliche Kristallfacetten freigelegt. Dies kann insbesondere dann erfolgen, wenn vorwiegend an Kristalldefekten ein Angriff des Ätzmittels erfolgt und somit unterschiedliche Kristallfacetten
selektiv geätzt werden. Das Ätzmittel kann dabei
insbesondere nass-chemisch oder gasförmig sein und eine Säure oder eine Base umfassen. Das gasförmige Ätzmittel kann ein korrosives Gas wie Wasserstoff oder Chlor sein, das beispielsweise bei erhöhten Temperaturen verwendet werden kann. Als nass-chemisches Ätzmittel kommt
insbesondere wässriges Alkalihydroxid in Betracht,
beispielsweise KOH. Alkalihydroxide sind als Ätzmittel besonders bevorzugt.
Die gebildeten Kristallfacetten können insbesondere eine pyramidenartige Struktur bilden. Die Außenfläche der
Halbleiterschichtenfolge weist dann eine Struktur auf, die durch eine Vielzahl pyramidenartiger Erhebungen gebildet ist. Eine pyramidenartige Erhebung ist dabei ein Polyeder, der durch eine Mantel-, eine Boden- und eine Deckfläche begrenzt ist. Die Mantelfläche weist zumindest drei
Seitenflächen auf, die zusammenlaufen und die Deckfläche seitlich begrenzen. Häufig liegen von idealen Pyramiden abgeleitete Strukturen vor, die keine Deckflächen aufweisen und lediglich aus Mantel- und Bodenflächen bestehen. Ferner ist die Bodenfläche der Pyramiden häufig sechseckig. Die Seitenflächen der pyramidenartigen Erhebung laufen also auf die Bodenfläche zu, die wiederum der Ätzstoppschicht zugewandt ist. Die pyramidenartige Struktur ist zumeist auch dadurch gekennzeichnet, dass zwar die Spitze nach Art einer Pyramide ausgebildet ist, nicht aber die der
Ätzstoppschicht zugewandte Basisfläche oder die Grenzfläche zu benachbarten Pyramiden.
Gemäß einer Aus führungs form kann das Verfahren insbesondere so durchgeführt werden, dass das Nitrid-Verbindungs- Halbleitermaterial so aufgebraucht wird, dass die 000-1- Kristallflache, d. h. das N-face des Nitrid-Gitters dem Substrat zugewandt ist. Beim Ätzschritt wird daher auch das N-face der Halbleiterschichtenfolge geätzt, was etwa mittels Alkalihydroxid möglich ist. Das Ga-face des Gitters wird bei einem derartigen Ätzschritt nicht oder nur
unwesentlich tangiert.
Gemäß einer weiteren Aus führungs form kann auf die
epitaktisch gewachsene Halbleiterschichtenfolge eine
Spiegelschicht aufgebracht werden. Bei einer
Strahlungsemittierenden Halbleiterschichtenfolge kann mittels einer derartigen Spiegelschicht zumindest ein Teil der erzeugten elektromagnetischen Strahlung in die
Halbleiterschichtenfolge zurück reflektiert werden. Mittels einer derartigen Spiegelschicht kann also die Effizienz einer Strahlungsemittierenden Halbleiterschichtenfolge erhöht werden, indem Strahlung in Richtung der
Lichtauskopplungsfläche, d. h. der mikrostrukturierten Außenfläche umgelenkt wird. Das Aufbringen der
Spiegelschicht kann vor oder nach der Mikrostrukturierung und vor oder nach der Abtrennung des Substrats erfolgen.
Ein nach dem Verfahren gemäß der Erfindung hergestellter elektromagnetische Strahlung emittierender Halbleiterchip weist zumindest eine epitaktisch hergestellte
Halbleiterschichtenfolge, die eine n-leitende
Halbleiterschicht, eine p-leitende Halbleiterschicht und einen zwischen diesen Schichten angeordneten Bereich, der im Betrieb elektromagnetische Strahlung erzeugen kann, auf. Die Halbleiterschichtenfolge weist ferner eine
mikrostrukturierte Außenfläche auf und angrenzend an die dem elektromagnetische Strahlung erzeugenden Bereich zugewandte Oberfläche der Strahlungsauskopplungsschicht eine Ätzstoppschicht auf. Zumindest eine der
Halbleiterschichten enthält dabei ein Nitrid-Verbindungs- Halbleitermaterial .
Der strahlungsemittierende Halbleiterchip kann weiterhin eines oder mehrere vorstehend mit Bezug auf das Verfahren beschriebene Merkmale aufweisen. Als strahlungsemittierender Halbleiterchip kommt
insbesondere ein Dünnfilm-Leuchtdiodenchip in Betracht. Ein Dünnfilm-Leuchtdioden-Chip zeichnet sich insbesondere durch folgende charakteristische Merkmale aus:
an einer zu einem Trägerelement hin gewandten ersten Hauptfläche einer Strahlungserzeugenden
Epitaxieschichtenfolge ist eine reflektierende Schicht aufgebracht oder ausgebildet, die zumindest einen Teil der in der Epitaxieschichtenfolge erzeugten elektromagnetischen Strahlung in diese zurückreflektiert;
- die Epitaxieschichtenfolge weist eine Dicke im Bereich von 20μπι oder weniger, insbesondere im Bereich von 10 μπι auf; und
die Epitaxieschichtenfolge enthält mindestens eine Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der
epitaktischen Epitaxieschichtenfolge führt, d.h. sie weist ein möglichst ergodisch stochastisches Streuverhalten auf. Ein Grundprinzip eines Dünnschicht-Leuchtdiodenchips ist beispielsweise in I. Schnitzer et al . , Appl . Phys . Lett. 63 (16), 18. Oktober 1993, 2174 - 2176 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug
aufgenommen wird.
Ein Dünnfilm-Leuchtdioden-Chip ist in guter Näherung ein Lambert ' scher Oberflächenstrahler und eignet sich von daher besonders gut für die Anwendung in einem Scheinwerfer.
Die Erfindung ist grundsätzlich aber nicht auf Verwendung der Halbleiterschichtenfolge in einem Dünnfilm- Leuchtdiodenchip eingeschränkt, sondern ist grundsätzlich überall dort einsetzbar, wo auf epitaktisch hergestellten und vom Aufwachssubstrat abgelösten
Halbleiterschichtenfolge mikrostrukturierte Oberflächen benötigt werden.
Der anmeldungsgemäße strahlungsemittierende Halbleiterchip, der beispielsweise ein Dünnfilm-Leuchtdiodenchip sein kann, kann insbesondere in einem optoelektronischen Bauteil enthalten sein.
Zur Kontaktierung des Halbleiterchips kann dieser auf der mikrostrukturierten Außenfläche ein Kontaktpad,
insbesondere eine Kontaktmetallisierung zum elektrischen Anschließen der Halbleiterschichtenfolge, aufweisen. Hierzu eignen sich herkömmlich bekannte Metallisierungsschichten. Alternativ kann aber auch eine Kontaktierung von der der mikrostrukturierten Seite gegenüberliegenden Seite der Halbleiterschichtenfolge erfolgen, die dann eine Flip-Chip- Bauweise ermöglicht.
Weiter Vorteile und vorteilhafte Aus führungs formen und Weiterbildungen der Erfindung ergeben sich aus den im
Folgenden in Verbindung mit den Figuren beschriebenen Aus führungs formen . Gleiche oder gleich wirkende
Bestandteile sind dabei mit den gleichen Bezugszeichen versehen. Die Größen der Bestandteile sowie die
Größenverhältnisse der Bestandteile und insbesondere der Schichten untereinander sind nicht als maßstabsgerecht anzusehen .
Es zeigen: Figuren 1A bis 1F: eine schematische Darstellung eines
Verfahrensablaufs zur Herstellung eines
strahlungsemittierenden Halbleiterchips ,
Figur 2: eine REM-Aufnahme einer mikrostrukturierten
Halbleiteroberfläche,
Figuren 3A und 3B: REM-Aufnahmen einer mikrostrukturierten
Halbleiteroberfläche mit einem Aufnahmewinkel von 90° und 60°.
Bei dem in den Figuren 1A bis 1F schematisch dargestellten Verfahrensablauf wird zunächst auf einem Aufwachssubstrat 1, beispielsweise aus Saphir, Sic oder Si, mittels MOVPE eine GaN-Pufferschicht 2, die optional auch Si-dotiert sein kann, und eine Si-dotierte GaN-Kontaktschicht 3 aufgewachsen.
Beim Aufwachsen der epitaktischen Schichtenfolge mittels MOVPE wird dabei üblicherweise die 000-1-Kristallfläche (N- face des hexagonalen Nitridgitters) dem Saphir- Aufwachssubstrat zugewandt. Auf die Kontaktschicht 3, die allgemein im Rahmen der vorliegenden Anmeldung als "erste
Schicht der Halbleiterschichtenfolge" bezeichnet wird, wird anschließend mittels MOVPE aus Silan und Ammoniak eine
Silizium-Nitrid-Schicht als Ätzstoppschicht 4 mit einer Dicke von 0,5 nm erzeugt (vergleiche Figur 1A) . Alternativ kann beispielsweise auch eine Siliziumoxid- oder
Magnesiumnitrid-Schicht abgeschieden werden. Anschließend werden auf die Ätzstoppschicht 4 mittels MOVPE weitere Halbleiterschichten aufgebracht. Dies sind insbesondere (a) eine Si-dotierte GaN-Deckschicht 5, (b) eine
elektromagnetische Strahlung (insbesondere grünes oder blaues Licht) erzeugende Schicht 6 mit einer Multi- Quantentopfstruktur mit einer Mehrzahl von InGaN- Quantentöpfen und zwischen diesen liegenden GaN-Barrieren und (c) eine p-dotierte AlGaN-Deckschicht 7 (vergleiche Figur 1B) . Auf die Deckschicht 7 kann noch eine weitere p- dotierte GaN-Schicht folgen (nicht gezeigt) . Auf die Halbleiterschichtenfolge 10 wird anschließend eine metallische Spiegelschicht 8 aufgebracht, die in der aktiven Schicht 6 erzeugte elektromagnetische Strahlung in die Halbleiterschichtenfolge 10 bzw. in Richtung der späteren mikrostrukturierten Außenfläche zurück
reflektieren kann. Als Spiegelmaterial eignet sich
beispielsweise Silber oder Aluminium (vergleiche Figur 1B) .
Die Halbleiterschichtenfolge wird nachfolgend mit der
Spiegelseite mit einem elektrisch leitenden Trägerkörper 9 verbunden, der beispielsweise aus Silizium, Galliumarsenid, Germanium oder Molybdän gebildet sein kann. Dies kann beispielsweise mittels eutektischem Bonden, Löten oder Kleben erfolgen. Nachfolgend kann das Saphir-Substrat 1 mittels eines Laser-Lift-Off-Verfahrens, das in Figur IC durch die Pfeile 20 angedeutet ist, abgetrennt werden. Die Pufferschicht 2 wird dabei derart zersetzt, dass
gasförmiger Stickstoff entsteht; gegebenenfalls können hierbei Rückstände aus metallischem Gallium auf der Oberfläche verbleiben (nicht gezeigt) . Ein entsprechendes Laser-Lift-Off-Verfahren ist beispielsweise in der
W098/14986A1 beschrieben, auf deren Offenbarungsgehalt diesbezüglich vollumfänglich Bezug genommen wird. Als
Strahlungsquelle für das Laser-Lift-Off-Verfahren kann beispielsweise eine Laser-Strahlungsquelle mit einer
Wellenlänge im Bereich zwischen 350 nm und 360 nm oder kurzwelliger verwendet werden. Die verbliebene Kontaktschicht 3 wird nachfolgend mit einem Ätzmittel 30 beaufschlagt, das GaN-Material abtragend ätzt (vergleiche Figur 1D) . Bevorzugt wird hierbei Alkalilauge als Ätzmittel verwendet. Beispielsweise kann mit KOH in 30 %-iger Lösung bei einer Temperatur von etwa 70 °C geätzt werden, wobei die Ätzzeit etwa 10 Minuten beträgt.
Mit diesem Ätzmittel werden üblicherweise auch Gallium- Rückstände entfernt. Gegebenenfalls kann hierfür aber auch ein Vorätzschritt mit beispielsweise KOH in wesentlich verdünnterer Form als Ätzmittel verwendet werden.
Durch den Ätzschritt werden unterschiedliche
Kristallfacetten der Kontaktschicht 3 freigelegt
(vergleiche Figur IE) . Das Ätzmittel ätzt vorwiegend an den Kristalldefekten. Insofern können am Übergang zwischen zwei durch das Ätzen erzeugten Strukturelementen der
mikrostrukturierten Außenfläche, insbesondere an gebildeten Polyedern, entsprechende Ätzspuren nachgewiesen werden. Diese Ätzspuren resultieren aus dem unterschiedlichen
Ätzverhalten der 000-1-Kristallflächen und daran
angrenzender Kristallflächen, die insbesondere im Bereich derartiger Übergänge auftreten. Das Vorliegen von 000-1- Kristallflächen beziehungsweise des N-face kann mittels Röntgenspektroskopie nachgewiesen werden. Im Unterschied zu Polyedern, die durch Epitaxie gewachsen sind weist die mit dem anmeldungsgemäßen Verfahren erhaltene Strukturierung also insbesondere im Bereich der Flächen, die keine 000-1- Kristallflächen sind, Ätzspuren auf.
Im geschilderten Beispiel wird die gesamte Pufferschicht 2 während des Laser-Abhebe-Verfahrens zersetzt, sodass diese eine Trennzone bzw. Trennschicht darstellt. Alternativ können die Pufferschicht 2 und das Laser-Abhebe-Verfahren so aufeinander abgestimmt sein, dass nur ein Teil der
Pufferschicht 2 oder ein Teil der Kontaktschicht 3 zersetzt werden. Durch die Mikrostrukturierung der Kontaktschicht 3 wird eine Aufrauung auf einer Skala erzeugt, die dem blauen Spektralbereich des sichtbaren Spektrums
elektromagnetischer Strahlung entspricht. Die
Aufrauungsstrukturen liegen insbesondere in der
Größenordnung einer halben inneren Wellenlänge der in der aktiven Halbleiterschicht erzeugten elektromagnetischen Strahlung .
Figur 2 zeigt eine Oberfläche einer Kontaktschicht 3 aus GaN nach einem Ätzschritt mit 30 %-iger KOH Lösung bei etwa 70 °C, bei dem die Einwirkungszeit 10 Minuten beträgt optimal auf die Dicke der Deckschicht abgestimmt ist, sodass sich eine im Wesentlichen vollständige Bedeckung der Oberfläche mit Kristallfacetten ergibt und die unter der mikrostrukturierten Oberfläche liegende Ätzstoppschicht 4 nicht sichtbar ist. Zum Vergleich wurde der Ätzschritt unter denselben Bedingungen wie vorstehend angegeben deutlich länger durchgeführt, beispielsweise etwa 14 Minuten. Es zeigt sich, dass durch längeres Ätzen zwischen mikrostrukturierten Oberflächenbereichen der Kontaktschicht 3 dann auch teilweise die Ätzstoppschicht 4 erkennbar wird. Noch deutlicher als Figur 3A zeigt dies die REM-Aufnähme in Figur 3B, bei der die einzelnen Polyeder der
Mikrostrukturierung deutlich sichtbar sind und dazwischen unstrukturierte Bereiche vorliegen, in denen somit die Ätzstoppschicht 4 sichtbar ist. Zur Verbesserung der Aufrauungswirkung kann die
Kontaktschicht 3 zumindest in dem an die Pufferschicht 2 angrenzenden Bereich ein im Vergleich zu den nachfolgenden Schichten 5, 6 und 7 erhöhte Defektdichte aufweisen. Ferner kann die Kontaktschicht 3 zumindest an der zur
Pufferschicht hin gewandten Seite eine Silizium-
Dotierstoff-Konzentration von 1 x 10 cm bis 1 x 10 cm aufweisen. Dies ermöglicht eine einfache Herstellung eines ohmschen Kontakts auf der Kontaktschicht 3. Auf die in Figur IE dargestellte Halbleiterschichtenfolge mit mikrostrukturierter Oberfläche, insbesondere aus (GaN) - Polyedern, kann nachfolgend ein elektrischer Anschluss aufgebracht werden (Figur 1F) . Beispielsweise wird hierzu ein Bondpad 11, insbesondere eine Bondpad-Metallisierung zum elektrischen Anschließen der n-Seite der
Halbleiterschichtenfolge 10 aufgebracht.
Auf der der Halbleiterschichtenfolge 10 abgewandten Seite des Trägerkörpers 9 wird vor oder nach dessen Verbinden mit der Halbleiterschichtenfolge 10 eine Kontaktschicht 12 zum elektrischen Anschließen des Leuchtdiodenchips aufgebracht. Die in Figur 1F dargestellte Aus führungs form kann alternativ auch durch eine für eine Flip-Chip-Montage
geeignete Aus führungs form ersetzt werden. In diesem Fall findet sich kein Kontakt 11 auf der Deckschicht; der n- Kontakt erfolgt vielmehr mittels Vias, d. h. von der
Trägerkörperseite 10 her.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst sie jedes neue Merkmal sowie jede Kombination von Merkmalen, auch wenn dieses Merkmal oder diese Kombination in den
Ausführungsbeispielen oder Patentansprüchen nicht explizit angegeben ist. Diese Patentanmeldung beansprucht die Priorität der
deutschen Patentanmeldung 10 2010 048 617.5, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer
Halbleiterschichtenfolge (10) auf Basis von Nitrid- Verbindungshalbleitermaterial und mit einer
mikrostrukturierten Außenfläche mit folgenden Schritten:
A) Aufwachsen zumindest einer ersten Halbleiterschicht (3) der Halbleiterschichtenfolge (10) auf einem Substrat ( 1 ) ;
B) Aufbringen einer Ätzstoppschicht (4) auf der ersten
Halbleiterschicht (3) ;
C) Aufwachsen zumindest einer weiteren Halbleiterschicht auf der in Schritt B) erhaltenen Schichtenfolge;
D) Trennen der Halbleiterschichtenfolge (10) vom Substrat (1), indem dem eine Trennzone der Halbleiterschichtenfolge zumindest teilweise entfernt wird;
E) Ätzen der erhaltenen Trennfläche der
Halbleiterschichtenfolge (10) mittels eines Ätzmittels (30), so dass eine Mikrostrukturierung der ersten
Halbleiterschicht (3) erfolgt und die mikrostrukturierte Außenfläche gebildet wird.
2. Verfahren nach dem vorhergehenden Anspruch, wobei zumindest eine Schicht der Halbleiterschichtenfolge (10) ein Material der Formel InxAlyGai-x-yN mit 0 < x < 1, 0 < y < 1 und x + y < 1 umfasst oder daraus besteht.
3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Schicht (3) der Halbleiterschichtenfolge (10) InxGai-xN mit 0 < x < 1 umfasst oder daraus besteht.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Ätzstoppschicht (4) ein keramisches Material umfasst oder daraus besteht.
5. Verfahren nach dem vorhergehenden Anspruch, wobei die Ätzstoppschicht (4) Siliziumnitrid, Siliziumoxid und/oder Magnesiumnitrid umfasst oder daraus besteht.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Dicke der Ätzstoppschicht (4) kleiner oder gleich 5 nm ist und insbesondere 0,4 bis 2 nm beträgt.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ätzmittel (30) eine Base, insbesondere ein
Alkalihydroxid, oder eine Säure umfasst.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei in Schritt E) unterschiedliche Kristallfacetten freigelegt werden.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleitermaterial so auf das Substrat (1) aufgewachsen wird, dass das N-face des Nitridgitters dem Substrat (1) zugewandt ist.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Trennen der Halbleiterschichtenfolge (10) mittels eines Abhebe-Verfahrens , insbesondere mittels eines Laser- Abhebe-Verfahrens (20) erfolgt.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei vor oder nach Schritt E) eine Spiegelschicht (8) auf die Halbleiterschichtenfolge (10) aufgebracht wird, die zumindest einen Teil einer in der Halbleiterschichtenfolge (10) im Betrieb erzeugten und zur Spiegelschicht (8) hin gerichteten elektromagnetischen Strahlung in die Halbleiterschichtenfolge (10) zurückreflektiert.
12. Strahlungsemittierender Halbleiterchip, insbesondere hergestellt nach einem der vorhergehenden Ansprüche, umfassend eine epitaktisch hergestellte
Halbleiterschichtenfolge (10), die eine n-leitende
Halbleiterschicht (5), eine p-leitende Halbleiterschicht (7) und einen zwischen diesen Schichten angeordneten
Strahlung erzeugenden Bereich (6) aufweist, wobei die
Strahlungsauskopplungsschicht des Halbleiterchips eine mikrostrukturierte Außenfläche aufweist und angrenzend an die Strahlungsauskopplungsschicht eine Ätzstoppschicht (4) ausgebildet ist, wobei zumindest eine der
Halbleiterschichten ein Nitrid-Verbindungshalbleitermaterial umfasst .
13. Strahlungsemittierender Halbleiterchip nach dem
vorhergehenden Anspruch, wobei
die Ätzstoppschicht (4) zumindest 70%, insbesondere 80-90% der Grenzfläche zwischen der Strahlungsauskopplungsschicht und der zweiten Halbeiterschicht, die auf die
Ätzstoppschicht (4) folgt, einnimmt.
14. Strahlungsemittierender Halbleiterchip nach dem
vorhergehenden Anspruch, wobei
Grenzflächenbereiche, in denen die
Strahlungsauskopplungsschicht und die zweite
Halbeiterschicht direkt aneinander grenzen eine
unterschiedliche Größe aufweisen und unregelmäßig über die Grenzfläche verteilt sind.
15. Optoelektronisches Bauteil umfassend einen strahlungsemittierenden Halbleiterchip nach einem vorhergehenden Ansprüche.
PCT/EP2011/067154 2010-10-15 2011-09-30 Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil WO2012049031A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US13/878,212 US9337388B2 (en) 2010-10-15 2011-09-30 Method for producing a semiconductor layer sequence, radiation-emitting semiconductor chip and optoelectronic component
CN201180049670.7A CN103155180B (zh) 2010-10-15 2011-09-30 制造半导体层序列的方法、半导体芯片和光电子器件
JP2013533146A JP2013543265A (ja) 2010-10-15 2011-09-30 半導体積層体の製造方法、放射放出半導体チップ、およびオプトエレクトロニクス部品
EP11763943.5A EP2628191A1 (de) 2010-10-15 2011-09-30 Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil
KR1020137010332A KR20130061182A (ko) 2010-10-15 2011-09-30 반도체 층 시퀀스의 제조 방법, 복사 방출 반도체 칩, 및 광전 소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010048617.5 2010-10-15
DE102010048617A DE102010048617A1 (de) 2010-10-15 2010-10-15 Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil

Publications (1)

Publication Number Publication Date
WO2012049031A1 true WO2012049031A1 (de) 2012-04-19

Family

ID=44720902

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/067154 WO2012049031A1 (de) 2010-10-15 2011-09-30 Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil

Country Status (8)

Country Link
US (1) US9337388B2 (de)
EP (1) EP2628191A1 (de)
JP (1) JP2013543265A (de)
KR (1) KR20130061182A (de)
CN (1) CN103155180B (de)
DE (1) DE102010048617A1 (de)
TW (1) TW201234421A (de)
WO (1) WO2012049031A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130120615A (ko) * 2012-04-26 2013-11-05 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN105633222B (zh) * 2014-11-06 2018-05-15 展晶科技(深圳)有限公司 垂直式发光二极管的制造方法
DE102015107661B4 (de) 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
US10050172B2 (en) * 2015-07-01 2018-08-14 Sensor Electronic Technology, Inc. Substrate structure removal
US10950747B2 (en) * 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
US9349687B1 (en) 2015-12-19 2016-05-24 International Business Machines Corporation Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect
DE102017103164A1 (de) * 2017-02-16 2018-08-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP3739700B8 (de) * 2019-05-16 2021-09-29 Changchun Institute of Optics, Fine Mechanics and Physics, Chinese Academy of Sciences Oberflächenemittierender laser mit vertikalen hohlräumen
JP7253994B2 (ja) * 2019-07-23 2023-04-07 株式会社ディスコ 光デバイスの移設方法
US20210343901A1 (en) * 2020-04-30 2021-11-04 Glo Ab Semiconductor device containing stress relaxation layer and method of making thereof
DE102021107019A1 (de) * 2021-03-22 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998014986A1 (de) 1996-10-01 1998-04-09 Siemens Aktiengesellschaft Verfahren zum trennen zweier materialschichten voneinander und nach diesem verfahren hergestellte elektronische bauelemente
EP1577958A1 (de) * 2004-03-19 2005-09-21 LumiLeds Lighting U.S., LLC Licht emittierendes Bauelement mit photonischem Kristall
WO2005106972A1 (de) * 2004-04-29 2005-11-10 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips
WO2007096405A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
US20080135856A1 (en) * 2006-11-03 2008-06-12 Lg Electronics Inc. Light emitting device having vertical topology and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
TWI234298B (en) * 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
DE102005047152A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE102006008929A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
JP4137961B2 (ja) * 2006-07-13 2008-08-20 ファナック株式会社 ガスレーザ発振装置
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998014986A1 (de) 1996-10-01 1998-04-09 Siemens Aktiengesellschaft Verfahren zum trennen zweier materialschichten voneinander und nach diesem verfahren hergestellte elektronische bauelemente
EP1577958A1 (de) * 2004-03-19 2005-09-21 LumiLeds Lighting U.S., LLC Licht emittierendes Bauelement mit photonischem Kristall
WO2005106972A1 (de) * 2004-04-29 2005-11-10 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips
WO2007096405A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
US20080135856A1 (en) * 2006-11-03 2008-06-12 Lg Electronics Inc. Light emitting device having vertical topology and method for manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
I. SCHNITZER ET AL., APPL. PHYS. LETT., vol. 63, no. 16, 18 October 1993 (1993-10-18), pages 2174 - 2176
PEARTON S J ET AL: "Recent progress in processing and properties of ZnO", PROGRESS IN MATERIALS SCIENCE, PERGAMON PRESS, GB, vol. 50, no. 3, 1 March 2005 (2005-03-01), pages 293 - 340, XP004609919, ISSN: 0079-6425, DOI: 10.1016/J.PMATSCI.2004.04.001 *

Also Published As

Publication number Publication date
US20130264598A1 (en) 2013-10-10
CN103155180A (zh) 2013-06-12
CN103155180B (zh) 2016-06-22
US9337388B2 (en) 2016-05-10
EP2628191A1 (de) 2013-08-21
TW201234421A (en) 2012-08-16
DE102010048617A1 (de) 2012-04-19
JP2013543265A (ja) 2013-11-28
KR20130061182A (ko) 2013-06-10

Similar Documents

Publication Publication Date Title
EP2628191A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil
DE112004002809B9 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE112014000592B4 (de) Verfahren zum Herstellen von lichtemittierenden Nanostrukturhalbleitervorrichtungen
DE112014000600B4 (de) Lichtemittierende Nanostruktur-Halbleitervorrichtung
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
DE10245628A1 (de) Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
DE112014000595T5 (de) Verfahren zum Herstellen eines nanostrukturierten lichtemittierenden Halbleiterelements
DE102006043400A1 (de) Optoelektronischer Halbleiterchip
DE102010046792A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP1920469A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
WO2009039812A1 (de) Optoelektronischer halbleiterkörper
WO2007121739A2 (de) Optoelektronisches halbleiterbauelement
WO2012116893A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102007057756B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102015117662B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102009060749B4 (de) Optoelektronischer Halbleiterchip
DE102009059887A1 (de) Optoelektronischer Halbleiterchip
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE102018123932A1 (de) Optoelektronisches Bauelement mit dielektrischer Spiegelschicht und Verfahren zur Herstellung des optoelektronischen Bauelements
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE102005056604A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102017105397A1 (de) Verfahren zur Herstellung von Leuchtdioden und Leuchtdiode
WO2023280990A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
WO2022200058A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180049670.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11763943

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011763943

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2013533146

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137010332

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13878212

Country of ref document: US