CN103155180B - 制造半导体层序列的方法、半导体芯片和光电子器件 - Google Patents

制造半导体层序列的方法、半导体芯片和光电子器件 Download PDF

Info

Publication number
CN103155180B
CN103155180B CN201180049670.7A CN201180049670A CN103155180B CN 103155180 B CN103155180 B CN 103155180B CN 201180049670 A CN201180049670 A CN 201180049670A CN 103155180 B CN103155180 B CN 103155180B
Authority
CN
China
Prior art keywords
layer
layer sequence
sequence
etching stopping
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180049670.7A
Other languages
English (en)
Other versions
CN103155180A (zh
Inventor
J.赫特科恩
泷哲也
J.奥夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN103155180A publication Critical patent/CN103155180A/zh
Application granted granted Critical
Publication of CN103155180B publication Critical patent/CN103155180B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

说明了用于制造半导体层序列的方法,该半导体层序列基于氮化物化合物半导体材料并且具有微结构化的外表面,以及说明用该方法制造的半导体芯片和具有这种半导体芯片的光电子器件。该方法包括下面的步骤:A)在衬底上生长半导体层序列的至少一个第一半导体层;B)在该第一半导体层上施加蚀刻停止层;C)在步骤B)中获得的层序列上生长至少一个另外的半导体层;D)将半导体层序列与衬底分离,其方式是半导体层序列的分离区至少部分地被去除;E)借助蚀刻剂蚀刻半导体层序列的所获得的分离面,使得进行第一半导体层的微结构化并且形成微结构化的外表面。

Description

制造半导体层序列的方法、半导体芯片和光电子器件
技术领域
本发明涉及用于制造半导体层序列、尤其是用于发射辐射的半导体芯片(例如薄层发光二极管芯片)的半导体层序列的方法,以及用该方法制造的发射辐射的半导体芯片和光电子器件,所述光电子器件包括这种发射辐射的半导体芯片。
背景技术
为了提高基于氮化物的LED的提取效率并且为了产生为此所需的半导体层序列的微结构化的表面,通常在激光剥离步骤之后在半导体层序列的所获得的表面处借助蚀刻性介质进行打毛步骤。但是存在进一步改善这样获得的半导体层序列的提取效率的需求。
发明内容
因此本发明的任务是,说明一种方法和以此产生的结构化的半导体层序列,其中相对于现有技术改善了发射辐射的半导体层序列的提取效率和/或较少地获得对于所希望的使用不适合的或仅仅差地适合的半导体层序列。
该任务通过下文所述的方法、半导体芯片和电子器件来解决。
本发明方法涉及半导体层序列的制造,该半导体层序列具有微结构化的外表面并且基于氮化物化合物半导体材料。该方法包括下面的步骤:
A)首先在衬底上生长半导体层序列的第一半导体层;
B)接着向该第一半导体层施加蚀刻停止层,使得蚀刻停止层完全覆盖其下方的该第一半导体层;
C)在步骤B)中获得的层序列上生长至少一个另外的半导体层;
D)将半导体层序列与衬底分离,其方式是半导体层序列的分离区至少部分地被去除(也即尤其是被分解或者损坏);
E)由该分离层产生的半导体层序列分离面被施加蚀刻剂,使得进行第一半导体层、尤其是第一半导体层的外表面的一个微结构化并且在此微结构化的半导体层序列外表面被形成,其中蚀刻停止层具有包含0.4nm和2nm在内的位于0.4nm和2nm之间的厚度,蚀刻停止层包括氮化硅、氧化硅和/或氮化镁或者由其组成,并且在实现微结构化时通过蚀刻停止层防止对与半导体层序列的第一半导体层不同的层的蚀刻。
“基于氮化物化合物半导体材料”按照本申请意味着,尤其是外延地制造并且经常具有由多个不同的单层组成的层序列的半导体层序列包含至少一个单层,该单层包括由氮化物化合物半导体材料构成的材料。具有微结构化的外表面的层尤其是包括该材料或者由其组成;此外包含在半导体层序列中的有源层也可以包括氮化物化合物半导体材料或者由其组成。按照一种实施方式,除了蚀刻停止层之外,半导体层序列的所有层也可以由氮化物化合物半导体材料组成或者包括所述氮化物化合物半导体材料。
被微结构化按照本申请意指,在微结构化面、也即半导体层序列的外表面上至少局部地存在突起和凹陷。该微结构化尤其是以化学方式产生,而且尤其是通过以下方式产生,即通过化学反应将结构引入待结构化的面中,或者只要在待结构化的面中已经存在结构,产生结构分布(Strukturprofil),在该结构分布情况下存在就此而言更高的突起和/或更深的凹陷。这些微结构可以浮雕或者沟槽状地被构造;但是尤其是可以是基本上基于规则多面体结构或者由多面体导出的结构的结构。这种多面体尤其是可以以不同的大小(也即各个多面体具有不同体积)或者也以基本上相同的大小而存在。“由多面体导出的结构”尤其是理解为其中背离半导体层序列的尖端按照多面体的类型构造的结构元素,但是不是朝向蚀刻停止层的基础面或者与相邻结构元素的界面。
按照本申请的用于微结构化的方法以如下基本构思为基础:当在就生长条件而言在很大程度上优化的生成衬底上外延生长半导体层序列并且在此期间施加蚀刻停止层之后将半导体层序列与生长衬底分离。该分离在半导体层序列的分离区中进行,该分离区至少部分地被去除、尤其是被分解。然后接着进行在分离时获得的表面的微结构化。按照本发明,现在识别出,通过引入直接邻接在稍后的微结构化步骤中被蚀刻的第一半导体层的蚀刻停止层能够实现微结构化的更有效的执行并且此外生产较少的次品。按照现有技术,对于给定的半导体层序列系统首先可以根据实验确定打毛时间,以便一方面能够以尽可能大的规模产生所希望的输出耦合结构、尤其是晶体刻面并且由此实现特别高的提取效率,但是另一方面将蚀刻持续时间选择为使得与半导体层序列的为了微结构化设置的半导体层邻接的层不同样被蚀刻介质蚀刻。后者可能最后——尤其是在半导体层序列的有源区通过接触而触及到蚀刻介质时——导致短路并且由此导致器件或者半导体层序列的完全失效。
按照本发明设置的蚀刻停止层因此是针对半导体层序列的过于强的蚀刻的有针对性的防护,利用其尤其是可以防止或者至少强烈地减少对与半导体层序列的第一层不同的层的蚀刻。因此也可以明显地减少无功能能力的器件或者半导体层序列的份额,尽管打毛时间(或者说蚀刻介质的作用时间)的长度可被选择为使得通过在此形成的微结构化部(或辐射输出耦合结构),器件的提取效率是最佳的。关于同时生产的半导体层序列的总数,由于无功能能力的器件的较小份额而出现较好的产出量,而且即使在各个发射辐射的半导体层序列的提取效率相对根据现有技术制造的半导体层序列没有提高时也出现较好的产出量。
按照本申请方法的一种实施方式,氮化物化合物半导体材料具有化学式InxAlyGa1-x-yN,其中0≤x≤1,0≤y≤1并且。在此,该材料不必强制性地具有按照上述分子式的数学上精确的成分。相反,例如可以具有一种或多种掺杂物质以及附加的组成部分。但是,出于简单的原因,上述分子式仅仅包含晶格的主要组分部分(Al,Ga,In,N),即使其可以部分地由较少量的其它物质代替和/或补充。半导体层序列的一个或多个层例如可以由化合物半导体材料AlGaInN构成。该半导体材料尤其是适于发光二极管,其在紫外至蓝色光谱范围中发射电磁辐射。为了产生白光,可以借助荧光变换材料将发射的初级辐射的一部分转化为较长波的辐射,使得通过初级辐射和这样产生的次级辐射的混合例如产生白色光。
本申请的半导体层序列例如可以具有传统的pn结、双异质结构、单量子阱结构(SQW结构)或者多量子阱结构(MQW结构)。名称“量子阱结构”在此尤其包括在其中载流子可以通过封入(Einschluss)(“约束(confinement)”)经历其能量状态的量子化的那种结构。尤其是,名称“量子阱结构”不包含关于量子化的维数的说明。它因此尤其是包括量子槽、量子线和量子点并且这些结构的每种组合。
按照一种实施方式,半导体层序列的第一层(也即,稍后用蚀刻剂被结构化的层)包括InxGa1-xN或者由其组成,其中0≤x≤1,并且可以例如由氮化镓组成或者包括所述氮化镓。氮化镓GaN和氮化铟镓InxGa1-xN因此尤其是特别好地适用,因为借助所述材料在压力补偿和随后的蚀刻停止层、例如由氮化硅组成的陶瓷蚀刻停止层的施加方面实现特别好的结果。
按照本发明所使用的蚀刻停止层尤其是由导电材料构成。
蚀刻停止层的材料尤其是如下材料,其基本上不通过蚀刻剂、尤其是湿化学蚀刻剂(例如KOH溶液)侵蚀。“基本上不被侵蚀”在此可以意味着,蚀刻停止层被蚀刻剂、尤其是湿化学蚀刻剂剥蚀的速度至少是半导体层序列的第一层的半导体材料被剥蚀的速度的1/20、但是通常是至少1/100。对此,尤其是可以理解为在晶体缺陷或者无定形结构(也即尤其是直至形成晶体刻面为止)的区域中InxGa1-xN的剥蚀速度,其大约可以处于200-300nm每分钟的范围中,然而取决于温度。例如陶瓷材料(如金属或半金属氧化物或氮化物)可以满足这种设定。如果蚀刻停止层的厚度足够薄,则例如氧化硅的陶瓷材料也满足导电性的设定(在横向方向;也即横向于半导体层序列的层堆叠)。
蚀刻停止层例如可以包括氮化硅、二氧化硅和/或氮化镁或者由其组成。但是,对此可以不仅仅理解为具有硅、镁、氮和氧的精确化学计量的材料;更确切地具有不完全化学计量结构的材料也在氮化硅、氧化硅和氮化镁概念之列。
施加陶瓷蚀刻停止层尤其可以在用于产生半导体层序列的剩余层的外延方法期间就地地进行。在此,氮化硅层例如可以通过使用硅烷(例如SiH4)和氨来产生并且氮化镁层通过使用Cp2Mg和N2源来产生,给其掺入O2。相应地,也可以获得氧化硅层以及由其它陶瓷材料构成的层。
按照另一个实施方式,蚀刻停止层具有小于或等于5nm的厚度。尤其是,该厚度在此可以大于或等于0.2nm并且例如为0.4至2nm。经常地,直至1nm的层厚将是有意义的。尤其是借助这种层厚保证,有效地防止“半导体层序列的第一半导体层”和与其邻接的层被蚀透,同时保持横向导电性和最后(尤其是在由氮化硅、氧化硅和氮化镁构成的层情况下)按照本申请方法的步骤C)可以实现(一个或多个)另外的半导体层的无问题的生长。这尤其是一方面在如下背景下可以看出,即“第一层”(在执行蚀刻步骤之前)经常可以具有直至5μm的厚度,并且另一方面在如下背景下可以看出,即蚀刻介质的作用持续时间经常大约为5至20分钟,例如大约10分钟。按照该实施方式的层厚因此保证,在例如由于特别高的晶体缺陷厚度而将“第一层”相对快速地通过蚀刻剂剥蚀的位置处,蚀刻停止层的厚度可以有效地防止半导体层序列的另外的层的轻微蚀刻。
按照本申请,蚀刻停止层的中等或者说平均厚度理解为蚀刻停止层的厚度,所述中等或者说平均厚度例如可借助分析层序列区段的TEM照片(透射电子显微镜照片)来确定,其中所述层序列区段通过穿过层序列的横向切割获得。在该方法期间,层厚可以如下地被影响,使得基于经验研究相应地调整为蚀刻停止层所使用的先驱(Precursor)材料的作用时间。
在借助本申请方法所获得的半导体层序列中,在第一层上构成的蚀刻停止层通常完全或者绝大部分地完全覆盖位于其下的第一层。在此情况下,“绝大部分地完全”理解为,第一层的至少70%用蚀刻停止层覆盖。但是第一层的超过90%、例如超过98%也可以被覆盖。如果不存在完全覆盖,则第一层的没有被蚀刻停止层覆盖的区域通常不规则地分布在界面上。没有被蚀刻停止层覆盖的区域的大小在此也变化。
这种没有被完全覆盖的蚀刻停止层的原因可能在于施加方法,其在就地地在半导体层序列外延期间进行(不同于例如在借助原子层沉积的施加方法中)时不产生具有基本上均匀的层厚的层,而是允许相对大的波动宽度并且与此相应地在足够小的层厚情况下也可导致其中不产生层的区域。然而,如果应该产生具有基本上相同的层厚的完整的层,则该层可以借助原子层沉积(ALD)或者也可以通过金属有机汽相外延(MOVPE)以相应长的沉积持续时间来产生。
利用蚀刻停止层对第一层的覆盖程度例如可以通过如下方式来确定,即在制成的半导体层序列中首先在很大程度上借助机械方法来剥蚀(微结构化的)第一层或者使其变薄并且接着借助步骤E)的蚀刻介质完全剥蚀剩下的例如100nm厚度的层。由此可以实现,蚀刻介质对半导体层序列的作用时间可以是如此短,使得虽然半导体层序列的第一层的剩下的剩余部分被剥蚀,但是邻接的蚀刻停止层仅仅无关紧要地被侵蚀。
规则的无蚀刻停止层的区域在大小和布置方面的构造可以借助光刻方法来实现。然而,这要求,蚀刻停止层的施加或者无蚀刻停止层的区域的引入不能就地地用外延方法来进行,而是必须外部地(exsitu)执行相应的步骤。因此,这种方法也是较耗费的。
尤其是在如下背景下存在无蚀刻停止层的区域可能是有利的,即在方法步骤C)中施加的、半导体层序列的另外的层可以在半导体层序列的第一层的在所述区域中暴露的表面上更好地外延生长并且可以借助外延横向过生长(ELO)较快速地获得在蚀刻停止层之后的完整的层。但是,按照本发明识别出,无蚀刻停止层的区域的存在不是对于半导体层序列的另外的层的生长的前提,而是即使在第一层的完全覆盖情况下也实现。完全封闭的氮化硅层的过生长例如可以无问题地通过使用AlGaN或ALN或其它含铝层来进行,但是不利用含铝层的过生长也是可能的。
按照本申请通常使用蓝宝石衬底作为生长衬底。这在大的波长范围中对于电磁辐射良好地可穿透,这例如鉴于分离步骤D)并且在分离区的材料(例如由氮化镓或者氮化铟镓组成)分解方面是重要的。但是,代替地,作为生长衬底也可以由其它材料构成,例如也可以由碳化硅或者硅构成。
在施加半导体层序列的第一层之前,可以将缓冲层施加到该衬底上。这种缓冲层可以用于,制造用于半导体层序列的层的接着的生长的最佳的生长表面。其尤其可以用于平衡在衬底和半导体层序列的晶格常数以及衬底的晶体缺陷之间的差别。
在步骤D)中至少部分去除的、尤其是分解的分离区或者是半导体层序列的第一层的一部分或者是布置于第一层和该衬底或者必要时存在的缓冲层之间的合适的分离层。其也可以构成缓冲层的至少一部分。通常,分离区包括氮化物化合物半导体材料或者由其组成,其中氮化物化合物半导体材料大多这样被分解,使得形成气体状的氮。
作为分离方法为此特别优选地适用的是激光揭离(Abhebe)方法(也简称Laser-Liftoff(激光剥离))。离子注入也是可能的,在离子注入情况下例如将H+离子或者惰性气体离子引入到分离区中,这些离子随后构成小的气泡并且在热处理之后构成较大的泡,这些较大的泡使衬底能够分离。在分离方法中在分离面处经常剩下分离层的组成部分的各向异性的剩余物,尤其是分离层的金属组合部分的剩余物。
按照一个实施方式,半导体层序列在分离面处可以具有与从衬底角度看设置在分离面之后的半导体层序列部分相比提高的缺陷密度。
分离区通常由氮化镓组成或者基本上仅仅包括氮化镓。在半导体层序列的分离面上于是通常留下由金属Ga构成的各向异性的剩余物。
如果在半导体层序列的分离面上剩下剩余物,则这些剩余物可以借助在步骤E)之前执行的预蚀刻步骤来完全地或者至少很大程度上被去除。这种预蚀刻步骤例如可以在使用剩余物作为用于干蚀刻方法的蚀刻掩模情况下借助气体状蚀刻剂或者借助湿化学蚀刻剂将材料剥蚀地来执行。优选地,在此同时至少大部分地除掉剩余物。这些剩余物在分离步骤之后首先在分离面上作为连续的、岛状的或者网状的层或者结构剩下。
在这种任选的预蚀刻步骤中,也已经可以根据剩余物的层厚不同地强烈地蚀刻半导体层序列的区域,使得由此已经形成半导体层序列的分离面的打毛。现在本发明的方法具有优点:即使在首先存在剩余物的区域中也可以获得蚀刻结构的最佳构造,而不在从开始不存在剩余物的区域中在如此程度上进行蚀刻,使得半导体层序列的第一半导体层完全地被去除并且因此接着的层通过蚀刻介质被触及。
如果在将半导体层序列与生长衬底分离时仅仅在分离面上剩下无关紧要的剩余物或者这些剩余物总归可以利用蚀刻剂按照步骤E)被去除而不明显影响由此打算的微结构化,也可以取消预蚀刻步骤。
按照一个实施方式,在方法步骤E)中通过蚀刻半导体层序列的第一层来暴露不同的晶体刻面。尤其是当主要在晶体缺陷处进行蚀刻剂的侵蚀并且由此选择性地蚀刻不同的晶体刻面时,这可以实现。在此蚀刻剂可以尤其是湿化学的或者气体状的并且包括酸或者碱。该气体状的蚀刻剂可以是腐蚀性气体如氢或氯,其例如在提高的温度情况下可以被使用。作为湿化学蚀刻剂尤其考虑水状的碱氢氧化物,例如KOH。作为蚀刻剂,碱金属氢氧化物是特别优选的。
所构成的晶体刻面尤其可以构成棱锥体状的结构。半导体层序列的外表面于是具有由多个棱锥体状突起构成的结构。棱锥体状突起在此是通过外罩面、底部面和盖面限定的多面体。外罩面具有至少三个侧面,这些侧面会聚并且在侧向限定盖面。通常存在由理想棱锥体导出的结构,这些结构不具有盖面并且仅仅由外罩面和底部面组成。此外,棱锥体的底部面通常是六角的。棱锥体状突起的侧面因此通向底部面,所述底部面又朝向蚀刻停止层。棱锥体状结构在大多数情况下特征也在于,虽然按照棱锥体类型构造尖端,但是不构造朝向蚀刻停止层的基础面或者与界面相邻的棱锥体。
按照一种实施方式,该方法尤其可以被执行为使得氮化物化合物半导体材料这样被施加,使得000-1-晶体面、也即氮化物晶格的N面朝向衬底。因此在蚀刻步骤中,也蚀刻半导体层序列的N面,这例如借助碱金属氢氧化物是可能的。晶格的Ga面在这种蚀刻步骤中不被触及或者仅仅无关紧要地被触及。
按照另一实施方式,可以将反射层施加到外延生长的半导体层序列上。在发射辐射的半导体层序列情况下,可以借助这种反射层将所产生的电磁辐射的至少一部分反射回到半导体层序列中。借助这种反射层因此可以提高发射辐射的半导体层序列的效率,其方式是在光输出耦合面方向上、也即微结构化的外表面方向上偏转辐射。反射层的施加可以在微结构化之前或者之后并且在衬底的分离之前或者之后进行。
按照根据本发明的方法制造的发射电磁辐射的半导体芯片具有至少一个外延制造的半导体层序列,其具有n型半导体层、p型半导体层和布置在这些层之间的在运行中可以产生电磁辐射的区域。半导体层序列此外具有微结构化的外表面并且与辐射输出耦合层的朝向产生电磁辐射的区域的表面邻接地具有蚀刻停止层。半导体层至少之一在此包含氮化物化合物半导体材料。
发射辐射的半导体芯片此外可以具有一个或多个前面参照该方法描述的特征。
作为发射辐射的半导体芯片尤其考虑薄膜发光二极管芯片。薄膜发光二极管芯片的特征尤其在于下面的特征性特征:
-在产生辐射的外延层序列的朝向载体元件的第一主面处施加或构造反射性层,该反射性层将在外延层序列中产生的电磁辐射的至少一部分反射回到该外延层序列中;
-外延层序列具有在20μm或更小范围中的厚度,尤其是在10μm范围中;以及
-外延层序列包含带有至少一个具有混匀结构的面的至少一个半导体层,所述混匀结构在理想情况下导致光在外延的外延层序列中的几乎遍历的分布,也即其具有尽可能遍历地随机的散射特性。
薄层发光二极管芯片的基本原理例如在I.Schnitzer等人的Appl.Phys.Lett.63(16),1993年10月18日,2174-2176中被描述,其公开内容就此而言通过参考被结合于此。
薄膜发光二极管芯片以良好的近似是朗伯表面辐射器并且因此特别好地适于在头灯中应用。
但是本发明原则上不限于半导体层序列在薄膜发光二极管芯片中的使用,而是原则上可以到处地使用在那里,即在外延地制造并且从生长衬底脱落的半导体层序列上需要微结构化的表面的地方。
按照本申请的、例如可以是薄膜发光二极管芯片的发射辐射的半导体芯片尤其是可以被包含在光电子器件中。
为了接触半导体芯片,该半导体芯片在微结构化的外表面上可以具有接触焊盘、尤其是用于电连接半导体层序列的接触金属化结构。传统已知的金属化层适用于此。但是代替地,也可以进行半导体层序列的与微结构化的侧相对的侧的接触,其于是能够实现倒装芯片结构方式。
本发明的其它优点和有利的实施方式和改进方案从下面结合图描述的实施方式中得到。在此,相同的或者作用相同的组成部分配备有相同的参考标记。组成部分的大小以及组成部分和尤其是层相互间的大小关系不应看作是按比例的。
附图说明
图1A至1F示出用于制造发射辐射的半导体芯片的方法流程的示意图,
图2示出微结构化的半导体表面的REM照片,
图3A和3B示出微结构化的半导体表面的以90°和60°拍摄角的REM照片。
具体实施方式
在图1A至1F中示意性示出的方法流程中,首先借助MOVPE在例如由蓝宝石、SiC或Si构成的生长衬底1上生长可选地也可以被Si掺杂的GaN缓冲层2和Si掺杂的GaN接触层3。在借助MOVPE生长外延层序列的情况下,在此通常使000-1晶体面(六边形的氮化物晶格的N面)朝向蓝宝石生长衬底。在接触层3上,接着借助MOVPE由硅烷和氨产生氮化硅层作为厚度为0.5nm的蚀刻停止层4(参见图1A),其中该接触层一般在本申请的范围中被称为“半导体层序列的第一层”。代替地,例如也可以沉积氧化硅或者氮化镁层。接着,向蚀刻停止层4借助MOVPE施加另外的半导体层。这尤其是(a)Si掺杂的GaN盖层5,(b)产生电磁辐射(尤其是绿色或蓝色光)的层6,该层具有带有多个InGaN量子槽和位于其之间的GaN势垒的多量子阱结构,和(c)p掺杂的AlGaN盖层7(参见图1B)。在盖层7之后还可以有另外的p掺杂的GaN层(未示出)。
接着将金属反射层8施加到半导体层序列10上,该反射层可以将在有源层6中产生的电磁辐射反射回到半导体层序列10中或者稍后的微结构化的外表面的方向上。作为反射材料例如适用的是银或铝(参见图1B)。
随后,将半导体层序列以反射侧与导电的载体本体9连接,该载体本体例如可以由硅、砷化镓、锗或者钼构成。这可以例如借助低共熔的接合、焊接或粘接来进行。随后,蓝宝石衬底1可以借助在图1C中通过箭头20示出的激光剥离方法被分离。在此,缓冲层2被分解为,使得产生气体状的氮;必要时,在此情况下由金属镓构成的剩余物可能在该表面上剩下(未示出)。相应的激光剥离方法例如在WO98/14986A1中被描述,其公开内容就此全面地被参考。作为激光剥离方法的辐射源,例如可以使用具有在350nm和360nm之间范围中的波长或者短波波长的激光辐射源。
所剩下的接触层3随后被施加蚀刻剂30,其将GaN材料剥蚀地蚀刻(参见图1D)。在此,优选地,在此情况下使用碱液作为蚀刻剂。例如可以用KOH以30%的溶液在大约70℃的温度下被蚀刻,其中蚀刻时间大约为10分钟。
利用该蚀刻剂通常也去除镓剩余物。但是必要时,为此也可以使用例如具有以明显更稀释的形式的KOH作为蚀刻剂的预蚀刻步骤。
通过蚀刻步骤,暴露接触层3的不同的晶体刻面(参见图1E)。该蚀刻剂主要在晶体缺陷处蚀刻。就此而言,在微结构化的外表面的两个通过蚀刻产生的结构元件之间的结(übergang)处、尤其是在所构成的多面体处可以探测相应的蚀刻痕迹。这些蚀刻痕迹从000-1晶体面和与其邻接的晶体面的不同的蚀刻特性而得到,它们尤其是出现在这种结的区域中。000-1晶体面或者N面的存在可以借助X射线光谱学来探测。与通过外延而生长的多面体不同,利用本申请方法获得的结构化部因此尤其是在不是000-1晶体面的面的区域中具有蚀刻痕迹。
在描述的例子中,整个缓冲层2在激光揭离方法期间被分解,使得该缓冲层是分离区或分离层。代替地,缓冲层2和激光揭离方法可以相互协调,使得仅仅缓冲层2的一部分或者接触层3的一部分被分解。
通过接触层3的微结构化,在如下标度(Skala)上产生打毛,该标度相应于电磁辐射的可见光谱的蓝色光谱范围。打毛结构尤其处于在有源半导体层中产生的电磁辐射的一半内部波长的数量级。
图2示出了由GaN构成的接触层3在用30%的KOH溶液在大约70℃下的蚀刻步骤之后的表面,其中作用时间为10分钟,最佳地与盖层的厚度协调,使得得到该表面用晶体刻面的基本上完全的覆盖并且处于微结构化的表面之下的蚀刻停止层4不可见。为了比较,在与上面说明的相同的条件下明显更长地执行蚀刻步骤,例如大约14分钟。示出了,通过更长的蚀刻在接触层3的微结构化的表面区域之间于是也可部分地识别出蚀刻停止层4。比图3A更明显地,这在图3B中示出REM照片,其中微结构化的各个多面体明显可见并且存在其间未结构化的区域,在这些区域中因此蚀刻停止层4是可见的。
为了改善打毛效果,接触层3可以至少在与缓冲层2邻接的区域中具有比随后的层5、6和7提高的缺陷密度。此外,接触层3可以至少在朝向缓冲层的侧具有1×1018cm-3至1×1019cm-3的硅掺杂物质浓度。这能够实现在接触层3上简单地制造欧姆接触。
随后可以向在图1E中示出的具有尤其由(GaN)多面体构成的微结构化的表面的半导体层序列施加电连接(图1F)。为此,例如可以施加接合焊盘11、尤其是接合焊盘金属化结构,用于半导体层序列10的n侧的电连接。
在载体本体9的背离半导体层序列10的侧上,在其与半导体层序列10连接之前或之后施加接触层12用于电连接发光二极管芯片。
在图1F中示出的实施方式也可以代替地通过适用于倒装芯片安装的实施方式来代替。在该情况下,在盖层上没有接触11;n接触相反借助通孔、也即从载体本体侧10来进行。
本发明不通过借助实施例的描述而被局限于此。相反,本发明包括每个新的特征以及特征的每种组合,即使该特征或该组合在实施例或权利要求中没有明确说明。
该专利申请要求德国专利申请102010048617.5的优先权,其公开内容通过引用被结合于此。

Claims (13)

1.用于制造半导体层序列(10)的方法,该半导体层序列基于氮化物化合物半导体材料并且具有微结构化的外表面,该方法包括下面的骤:
A)在衬底(1)上生长半导体层序列(10)的至少一个第一半导体层(3);
B)在该第一半导体层(3)上施加蚀刻停止层(4),使得蚀刻停止层(4)完全覆盖其下方的该第一半导体层(3);
C)在步骤B)中获得的层序列上生长至少一个另外的半导体层;
D)将半导体层序列(10)与衬底(1)分离,其方式是半导体层序列的分离区至少部分地被去除;
E)借助蚀刻剂(30)蚀刻半导体层序列(10)的所获得的分离面,使得对第一半导体层(3)进行微结构化并由此形成微结构化的外表面,
其中蚀刻停止层(4)具有包含0.4nm和2nm在内的位于0.4nm和2nm之间的厚度,
其中蚀刻停止层(4)包括氮化硅、氧化硅和/或氮化镁,或者蚀刻停止层(4)由氮化硅、氧化硅和/或氮化镁组成,并且
其中在实现微结构化时通过蚀刻停止层(4)防止对与半导体层序列(10)的第一半导体层(3)不同的层的蚀刻。
2.根据权利要求1所述的方法,其中所述半导体层序列(10)的至少一个层包括分子式InxAlyGa1-x-yN的材料或者由其组成,其中0≤x≤1,0≤y≤1并且x+y≤1。
3.根据权利要求2所述的方法,其中所述半导体层序列(10)的第一半导体层(3)包括InxGa1-xN或者由其组成,其中0≤x≤1。
4.根据权利要求1至3之一所述的方法,其中蚀刻停止层(4)在垂直于光输出耦合面的方向上不是电绝缘的。
5.根据权利要求1至3之一所述的方法,其中蚀刻停止层(4)被直接施加到半导体层序列(10)上。
6.根据权利要求5所述的方法,其中在蚀刻停止层(4)的背离第一半导体层(3)的侧上施加接合焊盘(11)形式的电连接,用于半导体层序列(10)的n侧的电连接。
7.根据权利要求1至3之一所述的方法,其中蚀刻剂(30)包括碱金属氢氧化物。
8.根据权利要求1至3之一所述的方法,其中在步骤E)中暴露不同的晶体刻面。
9.根据权利要求1至3之一所述的方法,其中半导体材料这样生长到衬底(1)上,使得氮化物晶格的N面朝向衬底(1)。
10.根据权利要求1至3之一所述的方法,其中半导体层序列(10)的分离借助激光揭离方法(20)来进行。
11.根据权利要求1至3之一所述的方法,其中在步骤E)之前,将反射层(8)施加到半导体层序列(10)上,该反射层将在半导体层序列(10)中在运行中所产生的并且向反射层(8)对准的电磁辐射的至少一部分反射回到半导体层序列(10)中。
12.按照如权利要求1所述的方法制造的发射辐射的半导体芯片,包括外延地制造的半导体层序列(10),所述半导体层序列具有n型半导体层、p型半导体层(7)和布置在这些层之间的产生辐射的区域(6),其中半导体芯片的辐射输出耦合层具有微结构化的外表面并且与辐射输出耦合层邻接地构造蚀刻停止层(4),其中半导体层至少之一包括氮化物化合物半导体材料。
13.光电子器件,包括根据权利要求12所述的发射辐射的半导体芯片。
CN201180049670.7A 2010-10-15 2011-09-30 制造半导体层序列的方法、半导体芯片和光电子器件 Expired - Fee Related CN103155180B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010048617.5 2010-10-15
DE102010048617A DE102010048617A1 (de) 2010-10-15 2010-10-15 Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
PCT/EP2011/067154 WO2012049031A1 (de) 2010-10-15 2011-09-30 Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil

Publications (2)

Publication Number Publication Date
CN103155180A CN103155180A (zh) 2013-06-12
CN103155180B true CN103155180B (zh) 2016-06-22

Family

ID=44720902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180049670.7A Expired - Fee Related CN103155180B (zh) 2010-10-15 2011-09-30 制造半导体层序列的方法、半导体芯片和光电子器件

Country Status (8)

Country Link
US (1) US9337388B2 (zh)
EP (1) EP2628191A1 (zh)
JP (1) JP2013543265A (zh)
KR (1) KR20130061182A (zh)
CN (1) CN103155180B (zh)
DE (1) DE102010048617A1 (zh)
TW (1) TW201234421A (zh)
WO (1) WO2012049031A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130120615A (ko) * 2012-04-26 2013-11-05 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN105633222B (zh) * 2014-11-06 2018-05-15 展晶科技(深圳)有限公司 垂直式发光二极管的制造方法
DE102015107661B4 (de) 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
KR102066928B1 (ko) 2015-07-01 2020-01-16 센서 일렉트로닉 테크놀로지, 인크 기판 구조체 제거
US10950747B2 (en) 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
US9349687B1 (en) 2015-12-19 2016-05-24 International Business Machines Corporation Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect
DE102017103164A1 (de) 2017-02-16 2018-08-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP3739700B8 (en) * 2019-05-16 2021-09-29 Changchun Institute of Optics, Fine Mechanics and Physics, Chinese Academy of Sciences Vertical-cavity surface-emitting laser
JP7253994B2 (ja) * 2019-07-23 2023-04-07 株式会社ディスコ 光デバイスの移設方法
US20210343901A1 (en) * 2020-04-30 2021-11-04 Glo Ab Semiconductor device containing stress relaxation layer and method of making thereof
DE102021107019A1 (de) * 2021-03-22 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1577958A1 (en) * 2004-03-19 2005-09-21 LumiLeds Lighting U.S., LLC Photonic crystal light emitting device
CN101427391A (zh) * 2006-02-23 2009-05-06 阿祖罗半导体股份公司 氮化物半导体部件及其制造工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
TWI234298B (en) * 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
JP4653804B2 (ja) * 2004-04-29 2011-03-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体チップの製造方法および半導体チップ
DE102005047152A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
EP2112699B1 (de) * 2006-02-23 2020-05-06 ALLOS Semiconductors GmbH Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
JP4137961B2 (ja) * 2006-07-13 2008-08-20 ファナック株式会社 ガスレーザ発振装置
KR101282775B1 (ko) * 2006-11-03 2013-07-05 엘지이노텍 주식회사 수직형 발광 소자 및 그 제조방법
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1577958A1 (en) * 2004-03-19 2005-09-21 LumiLeds Lighting U.S., LLC Photonic crystal light emitting device
CN101427391A (zh) * 2006-02-23 2009-05-06 阿祖罗半导体股份公司 氮化物半导体部件及其制造工艺

Also Published As

Publication number Publication date
US20130264598A1 (en) 2013-10-10
KR20130061182A (ko) 2013-06-10
CN103155180A (zh) 2013-06-12
US9337388B2 (en) 2016-05-10
JP2013543265A (ja) 2013-11-28
TW201234421A (en) 2012-08-16
WO2012049031A1 (de) 2012-04-19
EP2628191A1 (de) 2013-08-21
DE102010048617A1 (de) 2012-04-19

Similar Documents

Publication Publication Date Title
CN103155180B (zh) 制造半导体层序列的方法、半导体芯片和光电子器件
US9373755B2 (en) Light-emitting diodes on concave texture substrate
CN101615647B (zh) 发光器件及其制造方法
US8574939B2 (en) Semiconductor optoelectronics structure with increased light extraction efficiency and fabrication method thereof
TWI300245B (zh)
CN101764185B (zh) 半导体器件以及半导体器件制造方法
CN102947955B (zh) 紫外半导体发光元件
KR100668351B1 (ko) 질화물계 발광소자 및 그 제조방법
KR101361630B1 (ko) 방사선 방출 반도체 칩의 제조 방법
US8486730B2 (en) Method of separating light-emitting diode from a growth substrate
WO2007060931A1 (ja) 窒化物半導体素子
US9490119B2 (en) Fabrication of thin-film devices using selective area epitaxy
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
US20080290346A1 (en) Light emitting device and manufacturing method thereof
KR20120094528A (ko) 광전자 반도체 칩 그리고 AlGaN을 기본으로 하는 중간층의 용도
US20100289036A1 (en) Iii-nitride semiconductor light emitting device and method for manufacturing the same
WO2022240716A9 (en) Iii-nitride based devices grown on a thin template on thermally decomposed material
US20150263229A1 (en) Semiconductor light-emitting device and method of manufacturing the same
JP2003188142A (ja) 半導体素子の製造方法及び半導体素子
US20100102338A1 (en) III-Nitride Semiconductor Light Emitting Device
JP2022104770A (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
KR20110078569A (ko) 발광 다이오드 및 그 제조방법
JP2009277700A (ja) GaN系半導体素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160622

Termination date: 20190930