WO2022200058A1 - Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge - Google Patents

Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge Download PDF

Info

Publication number
WO2022200058A1
WO2022200058A1 PCT/EP2022/056153 EP2022056153W WO2022200058A1 WO 2022200058 A1 WO2022200058 A1 WO 2022200058A1 EP 2022056153 W EP2022056153 W EP 2022056153W WO 2022200058 A1 WO2022200058 A1 WO 2022200058A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
etch stop
layer
layer sequence
region
Prior art date
Application number
PCT/EP2022/056153
Other languages
English (en)
French (fr)
Inventor
Joachim Hertkorn
Markus TAUTZ
Original Assignee
Ams-Osram International Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams-Osram International Gmbh filed Critical Ams-Osram International Gmbh
Publication of WO2022200058A1 publication Critical patent/WO2022200058A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Definitions

  • a method for producing a semiconductor layer sequence and a semiconductor layer sequence are specified.
  • One problem to be solved is to specify a method with which a semiconductor layer sequence can be produced particularly economically.
  • a further problem to be solved consists in specifying a correspondingly produced semiconductor layer sequence.
  • a first region of a first semiconductor layer which is based on group III nitrides such as GaN, is applied to a growth substrate.
  • the growth substrate is a sapphire substrate, for example.
  • the first region of the first semiconductor layer is, for example, the first region of an n-doped semiconductor layer.
  • the first semiconductor layer can in particular be an n-conducting semiconductor layer.
  • the first semiconductor layer is based on group III nitrides, in particular on GaN.
  • group III nitrides or “based on GaN” mean that the Semiconductor layer consists of dopants from group III nitrides or from GaN.
  • group III nitrides or “based on GaN” can mean that the semiconductor layer is a ternary or quaternary mixed crystal based on GaN, such as InGaN or AlInGaN, except for dopants.
  • an etching stop layer sequence is applied to the first region of the first semiconductor layer.
  • the etch stop layer sequence comprises at least one etch stop layer based on SiN.
  • the etch stop layer is formed with or consists of a silicon nitride, in particular with S13N4.
  • the etch stop layer sequence further includes at least one growth layer based on AlGaN. That is, the growth layer contains or consists of AlGaN. The growth layer can also contain one or more dopants.
  • the etch stop layer sequence can be several
  • etch stop layers and multiple growth layers which are arranged alternately one above the other.
  • the etching stop layer in each case faces the first region of the first semiconductor layer.
  • the method for producing a semiconductor layer sequence comprises a further method step in which a second region of the first semiconductor layer, which is based on group III nitrides, for example based on GaN, is applied to the etch stop layer sequence.
  • the second region follows, in particular, a growth layer of the etch stop layer sequence.
  • the composition of the second area can be identical to that of the first area.
  • the second region can differ from the first region, for example with regard to the dopant concentration.
  • the second region can be n-doped, for example.
  • the second region may be thinner than the first region.
  • the method comprises the following steps:
  • a first area of a first semiconductor layer which is based on group III nitrides, for example GaN, on a growth substrate,
  • the etch stop layer sequence comprises an etch stop layer based on SiN
  • the etch stop layer sequence comprises a growth layer based on AlGaN
  • the etch stop layer faces the first region of the first semiconductor layer.
  • the process steps described here can, for example, take place directly one after the other in a growth chamber, for example a MOVPE reactor.
  • a growth chamber for example a MOVPE reactor.
  • the application of the individual layers, in particular the Etch stop layer sequence then takes place in situ.
  • the semiconductor layers are in particular grown epitaxially.
  • the semiconductor layer sequence produced in this way can be used, for example, in an electronic semiconductor chip, in particular an optoelectronic semiconductor chip.
  • the optoelectronic semiconductor chip can be, for example, a luminescence diode chip such as a light-emitting diode chip.
  • a roughening step is carried out after the semiconductor layer sequence has been detached from the growth substrate, in which a KOH solution is used, for example.
  • This roughening step in which the semiconductor material is partially dissolved, forms pyramidal structures. Light generated in the semiconductor chip is refracted at the facets of the pyramids and can consequently leave the semiconductor chip, with the probability of total internal reflection being reduced. This makes the light-emitting diode chip brighter and more efficient.
  • the roughening step is an etching step, which is destructive.
  • the remaining thickness of the semiconductor layer sequence is reduced as the etching time increases.
  • the etching is carried out for too long, for example, functional areas of the semiconductor layer sequence, such as for example an active layer sequence, are also damaged dissolved and thus destroyed. Short circuits can then occur in the component, for example.
  • an etching stop layer can be used to prevent penetration of the active layer sequence in particular during etching. It has been shown that silicon nitride cannot be etched by KOH or only extremely slowly, with an etching speed of less than 0.2 nm/m.
  • An etching stop layer based on SiN can, for example, be deposited in situ in the growth device, in particular a MOVPE reactor, by using the precursors S1H4 and NH3. The etch stop layer can be made a few atomic layers thick and acts as an etch stop layer in wet-chemical etching using KOH.
  • the pure in situ deposition of such an etch stop layer induces the 3D growth mode during the deposition of the group III nitride or GaN based semiconductor layer. This can be undesirable as it creates Group III nitrides or GaN islands that must first coalesce before the 2D growth mode resumes. As a result, a relatively thick semiconductor layer has to be deposited.
  • a finding on which the method described here is based is now that a growth layer that is based on AlGaN and that follows the etch stop layer in the direction of growth leads to the growth mode remaining unaffected during the subsequent deposition of the second region of the first semiconductor layer and thus to a 2D growth occurs.
  • the group III nitride-based or the GaN-based semiconductor layer can therefore be applied after the etch stop layer be grown further in the same manner as before the etch stop layer.
  • An additional three-dimensional layer for the coalescence of islands of semiconductor material is not required. This brings great advantages in terms of the process time, the process costs and possibly also the stress management of the semiconductor layer sequence.
  • an etch stop layer as a targeted safeguard against excessive etching, which would result in the total failure of a component with the semiconductor layer sequence.
  • the use of an etch stop layer can thus increase the time process window of the roughening before component failure can occur. Since the duration of the roughening is linked directly to the extraction efficiency of, for example, an optoelectronic, radiation-emitting component with the semiconductor layer sequence, the extraction efficiency can be increased by the method described here without a yield loss occurring.
  • a semiconductor layer sequence is also specified.
  • the semiconductor layer sequence described here can be produced in particular using a method described here.
  • the semiconductor layer sequence comprises a first region of a first semiconductor layer which is based on group III nitrides, for example GaN. Furthermore, the semiconductor layer sequence comprises an etch stop layer sequence on the first region of the first semiconductor layer.
  • the etch stop layer sequence can, for example, directly adjoin the first region of the first semiconductor layer.
  • the semiconductor layer sequence comprises a second region of the first semiconductor layer on that side of the etch stop layer sequence which is remote from the first region.
  • the first semiconductor layer can be, for example, an n-doped semiconductor layer of the semiconductor layer sequence.
  • the etch stop layer sequence comprises at least one etch stop layer based on SiN and a growth layer based on AlGaN.
  • the layers described can in particular follow one another directly in the semiconductor layer sequence.
  • the etch stop layer sequence can comprise an alternating sequence of etch stop layers and growth layers.
  • the following embodiments relate in particular to the method and the semiconductor layer sequence.
  • an active layer sequence is applied to the second region of the first semiconductor layer.
  • the active layer sequence can be a single or multiple quantum well structure, for example.
  • the active The layer sequence forms the functional area of the component in the subsequent component.
  • the active layer sequence is provided for generating electromagnetic radiation such as blue light.
  • a second semiconductor layer can then be applied to the active layer sequence.
  • the second semiconductor layer can, for example, likewise be based on group III nitrides, for example on GaN.
  • the second semiconductor layer is then in particular p-doped.
  • the growth substrate, the first region of the first semiconductor layer and the etch stop layer sequence are removed after the second semiconductor layer has been applied.
  • the growth substrate can be removed, for example, by a laser detachment process.
  • the first region of the first semiconductor layer can be removed by etching, in particular with KOH.
  • the etch stop layer sequence can be removed, for example, by dry etching, wet etching and/or polishing.
  • the etch stop layer sequence remains in the component and the first region of the first semiconductor layer is only partially removed.
  • the first region of the first semiconductor layer has a roughened outer surface, with the roughening not leading to damage to the active layer sequence due to the etch stop layer.
  • the etch stop layer sequence comprises an alternating sequence of etch stop layers and growth layers.
  • the etch stop layer sequence comprises three or more etch stop layers and three or more growth layers. It has been shown that the formation of pyramids during roughening can result in the selectivity of the etch stop layer decreasing the deeper it is used in the material.
  • etch stop layer This may be due to the fact that the Z amplitude or roughness of the surface increases and the etch stop layer is thus reached at different times in different areas of the wafer. This can be prevented by an alternating arrangement of etch stop layer and growth layers.
  • the selectivity at the etch stop layer can be multiplied by the sequence of a plurality of SiN-based etch stop layers, and as a result a sufficient etch stop effect can be achieved even with a deeper-lying etch stop layer.
  • the etch stop layer sequence may include etch stop layers and growth layers formed as described herein.
  • the etching stop layers and the growth layers can each be formed in the same way.
  • etch stop layers can have the same thickness and/or the same material composition within the scope of the manufacturing tolerance.
  • all growth layers can have the same thickness and/or the same material composition within the scope of the manufacturing tolerance.
  • an etch stop layer is directly adjacent to the first region of the first Semiconductor layer and a growth layer is directly adjacent to the second region of the first semiconductor layer.
  • a first growth layer to be arranged between the etching stop layer and the first region.
  • a further etching stop layer which is based on SiN and directly borders the growth layer and the second region of the first semiconductor layer, is arranged between a growth layer and the second region of the first semiconductor layer.
  • a 3D growth in the semiconductor layer sequence can be induced by this further etching stop layer.
  • This further etching stop layer is then not followed by a growth layer in the direction of growth. This can be advantageous if defects in the semiconductor layer sequence are to be further reduced by inducing 3D growth.
  • the first region of the first semiconductor layer has a thickness of at least 30 nm and at most 3 ⁇ m, for example 300 nm.
  • the first region of the first semiconductor layer has a thickness of 2 gm.
  • the first region of the first semiconductor layer is thus made relatively thin. This is possible because the further layers, that is to say for example the second region of the first semiconductor layer, are protected from damage by the etch stop layer sequence. In this way, after the detachment of the growth substrate, as little epitaxially grown semiconductor material as possible has to be removed during the roughening.
  • the second region of the first semiconductor layer has a thickness of less than 1 ⁇ m. Such a thin second region is possible since the subsequent active layer sequence is protected by the etch stop layer sequence described here when the first semiconductor layer is detached and etched.
  • the etch stop layer has a thickness of at most 5 atomic layers.
  • the etch stop layer can be formed, for example, as a sub-monolayer layer or monolayer layer. In addition, it is possible for the etch stop layer to have a thickness of at most 3 atomic layers.
  • the growth layer has a thickness of between at least 15 nm and at most 45 nm, in particular approximately 30 nm.
  • Such a growth layer with the composition described and with the thickness described proves to be particularly advantageous for inducing a 2D growth.
  • such a layer has particularly low absorption for electromagnetic radiation generated in the active layer sequence.
  • Such a growth layer can therefore advantageously remain in the semiconductor layer sequence and thus in the finished component.
  • the aluminum concentration specified applies in particular to the use of the semiconductor layer sequence in a radiation-emitting component with a peak of Emission wavelength greater than or equal to 360 nm with InGaN quantum wells in the active layer.
  • the first semiconductor layers would be formed from AlGaN. Significantly higher aluminum concentrations are then possible for the growth layer.
  • the first region of the first semiconductor layer is n-doped and roughened, the roughening not penetrating the etch stop layer sequence.
  • a comparative example for one described here is based on the schematic sectional representations of FIGS. 1A to ID Method explained in more detail in which an etch stop layer sequence described here is not used.
  • FIG. 3 shows an exemplary embodiment of a semiconductor layer sequence described here.
  • FIGS. 4A to 4C show examples of etch stop layer sequences as are used in exemplary embodiments of the methods and semiconductor layer sequences described here.
  • a first semiconductor layer 2 is applied to a growth substrate 1, FIG. 1A.
  • the semiconductor layer 2 is based on group III nitrides, for example on GaN, the growth substrate is formed with sapphire, for example.
  • An active layer sequence 3 is then applied to the first semiconductor layer 2 .
  • the active layer sequence 3 is followed by a second semiconductor layer 4 which, for example, is also based on group III nitrides, for example on GaN.
  • the first semiconductor layer 2 can in particular be n-doped and the second semiconductor layer 4 is p-doped.
  • a carrier 5 is then attached to the side of the semiconductor layer sequence which is remote from the substrate 1, FIG. 1B.
  • the carrier 5 can be a silicon substrate, for example.
  • the growth substrate 1 is removed, for example by means of a laser detachment method, FIG.
  • the first semiconductor layer 2 is roughened with KOH at a high temperature of approximately 80°. Deep damage and
  • Crystal defects 8 such as tears, which originate from the pre-process of detaching the substrate 1, are etched deeper into the material during the roughening than is the case in the surrounding, less damaged areas. When the target removal or the target roughness is reached, it can then happen that the original crystal damage 8 already extends into the active layer sequence 3 . This may lead to an aging risk and often to short circuits and thus to the immediate failure of the component produced, see Figure ID.
  • a first region 2a of a first semiconductor layer 2 which is based on group III nitrides, for example on GaN, is applied to a growth substrate 1, which is formed with sapphire, for example.
  • An etching stop layer sequence 6 is then applied to the first region 2a of the first semiconductor layer 2 .
  • the etch stop layer sequence 6 can include, for example, an etch stop layer 61 based on SiN and a growth layer 62 based on AlGaN. Furthermore, it is possible for the etch stop layer sequence, as shown schematically in FIG. 4B, to comprise a plurality of etch stop layers 61 and a plurality of growth layers 62 in alternation. Finally, it is possible, as shown schematically in FIG. 4C, for such an etch stop layer sequence as shown in FIG. 4A or 4B to be followed by a further etch stop layer 7 formed with SiN.
  • a second region 2b of the first semiconductor layer 2 is applied.
  • an active layer sequence 3 is applied to the second region 2b of the first semiconductor layer 2, which is provided in the subsequent component, for example for generating radiation.
  • the active layer sequence 3 is followed by a second semiconductor layer 4.
  • the first semiconductor layer 2 is n-doped, for example, and the second semiconductor layer 4 is then p-doped. All layers can be deposited in situ in the growth chamber.
  • a carrier 5 is applied to the side of the second semiconductor layer 4 facing away from the growth substrate 1, which carrier can be a silicon carrier, for example.
  • the growth substrate 1 is detached, for example by a laser detachment method, and the first region 2a of the first semiconductor layer 2 is subsequently roughened by wet-chemical etching with, for example, KOH. During this etching, the etching process at the etch stop layer sequence 6 is selectively stopped. Depending on how selective the etch stop layer sequence is required, the described sequence of several SiN/AlGaN sequences can be installed.
  • the growth layer which is based on AlGaN, faces away from the first area 2a of the first semiconductor layer and faces the second area 2b. Because of the etch stop layer sequence 6, the active layer sequence 3 is not damaged.
  • the second region 2b of the first semiconductor layer 2 can be made particularly thin and have a thickness of less than 1 ⁇ m, for example.
  • the etch stop layer sequence 6 can be removed either mechanically by polishing, wet-chemically using controlled etching conditions, for example with buffered hydrofluoric acid, or dry-chemically over the entire area.
  • a homogeneous surface based on group III nitrides, for example GaN-based is uncovered, which in turn can be roughened by hot KOH without being influenced by the previous laser detachment process. In this case, one results
  • the ICP-OES method is used to determine the selectivity of the etch stop layer sequence 6 .
  • a sample is taken from the KOH solution at different etching times, in which the gallium nitride material of the semiconductor layer 2 is etched and the concentration of the dissolved and thus etched gallium is determined therein.
  • This gallium concentration is converted into a mean etching removal, measured in nm, via the area and density of gallium nitride of the entire semiconductor layer sequence. Before etching, the damage caused due to the
  • Laser detachment process is removed with the help of a mechanical polishing step in order to achieve good reproducibility of the measured values.
  • first semiconductor layer sequences are grown which contain no etch stop layer 61 (sample A) or a simple SiN etch stop layer 61 (sample B).
  • the etching behavior determined from these layer stacks is shown in FIG.
  • sample A a decrease in the etch rate from 600 nm etch removal z (GaN) can be seen. From this point a constant etch rate is observed up to a total time of 5 min.
  • sample C which after a 300 nm thick GaN layer has a combined etch stop layer sequence 6 consisting of a SiN etch stop layer 61 and a 30 nm thick Al Q llG a 0.8gN growth layer 62, shows the identical plateau formation that occurs in the Sample B is observed.
  • Etch stop layer 61 means that on the one hand the etch stop layer 61 is functional, but on the other hand the material properties relevant to the etching are not changed, which results in an identical etching rate as for sample A.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Halbleiterschichtenfolge mit den folgenden Schritten angegeben: - Aufbringen eines ersten Bereichs (2a) einer ersten Halbleiterschicht (2), die auf Gruppe-III-Nitriden basiert, auf ein Aufwachssubstrat (1), - Aufbringen einer Ätzstoppschichtenfolge (6) auf dem ersten Bereich (2a) der ersten Halbleiterschicht (2), - Aufbringen eines zweiten Bereichs (2b) der ersten Halbleiterschicht (2), auf der Ätzstoppschichtenfolge (6), wobei - die Ätzstoppschichtenfolge (6) eine Ätzstoppschicht (61) umfasst, die auf SiN basiert, - die Ätzstoppschichtenfolge (6) eine Aufwachsschicht (62) umfasst, die auf AlGaN basiert, und - die Ätzstoppschicht (61) dem ersten Bereich (2a) der ersten Halbleiterschicht (2) zugewandt ist.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERSCHICHTENFOLGE UND
HALBLEITERSCHICHTENFOLGE
Es werden ein Verfahren zur Herstellung einer Halbleiterschichtenfolge sowie eine Halbleiterschichtenfolge angegeben .
Eine zu lösende Aufgabe besteht darin, ein Verfahren anzugeben, mit dem eine Halbleiterschichtenfolge besonders wirtschaftlich hergestellt werden kann. Eine weitere zu lösende Aufgabe besteht darin, eine entsprechend hergestellte Halbleiterschichtenfolge anzugeben.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Halbleiterschichtenfolge wird ein erster Bereich einer ersten Halbleiterschicht, die auf Gruppe-III- Nitriden wie zum Beispiel GaN basiert, auf ein Aufwachssubstrat aufgebracht.
Bei dem Aufwachssubstrat handelt es sich beispielsweise um ein Saphirsubstrat.
Bei dem ersten Bereich der ersten Halbleiterschicht handelt es sich beispielsweise um den ersten Bereich einer n- dotierten Halbleiterschicht. Das heißt, bei der ersten Halbleiterschicht kann es sich insbesondere um eine n- leitende Halbleiterschicht handeln.
Die erste Halbleiterschicht basiert auf Gruppe-III-Nitriden, insbesondere auf GaN. Hier und im Folgenden kann "auf Gruppe- III-Nitriden" oder "auf GaN basieren" bedeuten, dass die Halbleiterschicht bis auf Dotierstoffe aus Gruppe-III- Nitriden beziehungsweise aus GaN besteht. Ferner kann "auf Gruppe-III-Nitriden basieren" oder "auf GaN basieren" bedeuten, dass die Halbleiterschicht bis auf Dotierstoffe ein ternärer oder quaternärer auf GaN basierender Mischkristall, wie zum Beispiel InGaN oder AlInGaN, ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem weiteren Verfahrensschritt eine Ätzstoppschichtenfolge auf den ersten Bereich der ersten Halbleiterschicht aufgebracht .
Die Ätzstoppschichtenfolge umfasst zumindest eine Ätzstoppschicht, die auf SiN basiert. Das heißt, die Ätzstoppschicht ist mit einem Siliziumnitrid, insbesondere mit S13N4, gebildet oder besteht daraus.
Die Ätzstoppschichtenfolge umfasst weiter wenigstens eine Aufwachsschicht, die auf AlGaN basiert. Das heißt, die Aufwachsschicht enthält oder besteht aus AlGaN. Dabei kann die Aufwachsschicht auch einen oder mehrere Dotierstoffe enthalten .
Die Ätzstoppschichtenfolge kann dabei mehrere
Ätzstoppschichten und mehrere Aufwachsschichten umfassen, die alternierend übereinander angeordnet sind. Die Ätzstoppschicht ist dabei jeweils dem ersten Bereich der ersten Halbleiterschicht zugewandt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren zur Herstellung einer Halbleiterschichtenfolge einen weiteren Verfahrensschritt, bei dem ein zweiter Bereich der ersten Halbleiterschicht, die auf Gruppe-III-Nitriden, zum Beispiel auf GaN basiert, auf der Ätzstoppschichtenfolge aufgebracht wird. Der zweite Bereich folgt insbesondere einer Aufwachsschicht der Ätzstoppschichtenfolge nach. Der zweite Bereich kann hinsichtlich seiner Zusammensetzung identisch zum ersten Bereich ausgebildet sein. Ferner kann sich der zweite Bereich beispielsweise hinsichtlich der Dotierstoffkonzentration vom ersten Bereich unterscheiden.
Der zweite Bereich kann wie der erste Bereich beispielsweise n-dotiert sein. Der zweite Bereich kann zum Beispiel dünner als der erste Bereich sein.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Halbleiterschichtenfolge umfasst das Verfahren die folgenden Schritte:
Aufbringen eines ersten Bereichs einer ersten Halbleiterschicht, die auf Gruppe-III-Nitriden, zum Beispiel GaN, basiert, auf ein Aufwachssubstrat,
Aufbringen einer Ätzstoppschichtenfolge auf dem ersten Bereich der ersten Halbleiterschicht,
Aufbringen eines zweiten Bereichs der ersten Halbleiterschicht auf der Ätzstoppschichtenfolge, wobei die Ätzstoppschichtenfolge eine Ätzstoppschicht umfasst, die auf SiN basiert, die Ätzstoppschichtenfolge eine Aufwachsschicht umfasst, die auf AlGaN basiert, und die Ätzstoppschicht dem ersten Bereich der ersten Halbleiterschicht zugewandt ist.
Die hier beschriebenen Verfahrensschritte können beispielsweise direkt nacheinander in einer Aufwachskammer, zum Beispiel einem MOVPE-Reaktor, erfolgen. Das Aufbringen der einzelnen Schichten, insbesondere auch der Ätzstoppschichtenfolge, erfolgt dann in situ. Die Halbleiterschichten werden insbesondere epitaktisch aufgewachsen .
Die so hergestellte Halbleiterschichtenfolge kann beispielsweise in einem elektronischen Halbleiterchip, insbesondere einem optoelektronischen Halbleiterchip, Verwendung finden. Bei dem optoelektronischen Halbleiterchip kann es sich beispielsweise um einen Lumineszenzdiodenchip wie etwa einen Leuchtdiodenchip handeln.
Dem hier beschriebenen Verfahren liegen dabei unter anderem die folgenden Überlegungen zugrunde. Zur Erhöhung der Extraktionseffizienz eines Leuchtdiodenchips, der beispielsweise auf InGaN basiert, wird nach dem Äblösen der Halbleiterschichtenfolge vom Aufwachssubstrat ein Aufrauschritt durchgeführt, bei dem beispielsweise eine KOH- Lösung Verwendung findet. Durch diesen Aufrauschritt, bei dem das Halbleitermaterial zum Teil aufgelöst wird, bilden sich pyramidale Strukturen aus. An den Facetten der Pyramiden wird im Halbleiterchip erzeugtes Licht gebrochen und kann folglich den Halbleiterchip verlassen, wobei die Wahrscheinlichkeit für eine Totalreflexion reduziert ist. Der Leuchtdiodenchip wird dadurch heller und effizienter.
Bei dem Aufrauschritt handelt es sich jedoch um einen Ätzschritt, der destruktiv ist. Mit zunehmender Ätzdauer reduziert sich die verbleibende Dicke der Halbleiterschichtenfolge. Im Extremfall, wenn das Ätzen beispielsweise zu lange durchgeführt wird, werden funktionelle Bereiche der Halbleiterschichtenfolge, wie beispielsweise eine aktive Schichtenfolge, ebenfalls aufgelöst und damit zerstört. Im Bauteil kann es dann beispielsweise zu Kurzschlüssen kommen.
Dem Verfahren liegt nun unter anderem die Überlegung zugrunde, dass durch eine Ätzstoppschicht ein Durchdringen insbesondere der aktiven Schichtenfolge beim Ätzen vermieden werden kann. Dabei hat sich gezeigt, dass Siliziumnitrid durch KOH nicht oder nur äußerst langsam, mit einer Ätzgeschwindigkeit von kleiner als 0,2 nm/m, geätzt werden kann. Eine auf SiN basierende Ätzstoppschicht kann beispielsweise durch Verwendung der Precursor S1H4 und NH3 in situ in der Aufwachsvorrichtung, insbesondere einem MOVPE- Reaktor, abgeschieden werden. Die Ätzstoppschicht kann dabei wenige Atomlagen dick ausgebildet werden und wirkt als Ätzstoppschicht bei einer nasschemischen Ätzung mittels KOH.
Jedoch wird durch die reine in situ-Abscheidung einer solchen Ätzstoppschicht der 3D-Wachstumsmodus während der Abscheidung der auf Gruppe-III-Nitriden oder GaN basierenden Halbleiterschicht induziert. Dies kann unerwünscht sein, da dadurch Gruppe-III-Nitriden oder GaN-Inseln erzeugt werden, die zunächst koaleszieren müssen, bevor sich der 2D- Wachstumsmodus wieder einstellt. Dadurch muss eine relativ dicke Halbleiterschicht abgeschieden werden.
Eine Erkenntnis, die dem hier beschriebenen Verfahren zugrunde liegt, ist nun, dass eine Aufwachsschicht, die auf AlGaN basiert und die der Ätzstoppschicht in Aufwachsrichtung nachfolgt, dazu führt, dass beim nachfolgenden Abscheiden des zweiten Bereichs der ersten Halbleiterschicht der Wachstumsmodus unberührt bleibt und also ein 2D-Wachstum erfolgt. Nach der Ätzstoppschicht kann also die Gruppe-III- Nitriden-basierte oder die GaN-basierte Halbleiterschicht auf die gleiche Art und Weise wie vor der Ätzstoppschicht weitergewachsen werden. Eine zusätzliche dreidimensionale Schicht zur Koaleszenz von Inseln aus Halbleitermaterial ist nicht erforderlich. Dies bringt große Vorteile bei der Prozesszeit, den Prozesskosten und gegebenenfalls auch beim Verspannungshaushalt der Halbleiterschichtenfolge. Je dicker die abgeschiedene Halbleiterschichtenfolge ist desto größer und problematischer können Verspannungen werden, die beispielsweise auf unterschiedliche thermische Ausdehnungskoeffizienten zwischen dem Aufwachssubstrat, welches beispielsweise mit Saphir gebildet ist, und der Halbleiterschichtenfolge zurückgehen.
Zugleich besteht der Vorteil einer Ätzstoppschicht als gezielte Absicherung gegen ein übermäßiges Ätzen, welches den Totalausfall eines Bauelements mit der Halbleiterschichtenfolge zur Folge hätte. Durch die Verwendung einer Ätzstoppschicht kann also das Zeit- Prozessfenster der Aufrauung erhöht werden, ehe es zu einem Ausfall von Bauelementen kommen kann. Da die Dauer der Aufrauung direkt mit der Extraktionseffizienz eines beispielsweise optoelektronischen, strahlungsemittierenden Bauelements mit der Halbleiterschichtenfolge verknüpft ist, kann die Extraktionseffizienz durch das hier beschriebene Verfahren gesteigert werden, ohne dass es zu einem Yieldverlust kommt.
Es wird ferner eine Halbleiterschichtenfolge angegeben. Die hier beschriebene Halbleiterschichtenfolge kann insbesondere mit einem hier beschriebenen Verfahren hergestellt werden.
Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für die Halbleiterschichtenfolge offenbart und umgekehrt . Gemäß zumindest einer Ausführungsform der
Halbleiterschichtenfolge umfasst die Halbleiterschichtenfolge einen ersten Bereich einer ersten Halbleiterschicht, die auf Gruppe-III-Nitriden, zum Beispiel GaN basiert. Ferner umfasst die Halbleiterschichtenfolge eine Ätzstoppschichtenfolge auf dem ersten Bereich der ersten Halbleiterschicht. Die Ätzstoppschichtenfolge kann beispielsweise direkt an den ersten Bereich der ersten Halbleiterschicht grenzen. Die Halbleiterschichtenfolge umfasst an der dem ersten Bereich abgewandten Seite der Ätzstoppschichtenfolge eine zweiten Bereich der ersten Halbleiterschicht. Die erste Halbleiterschicht kann dabei beispielsweise eine n-dotierte Halbleiterschicht der Halbleiterschichtenfolge sein. Die Ätzstoppschichtenfolge umfasst zumindest eine Ätzstoppschicht, die auf SiN basiert und eine Aufwachsschicht, die auf AlGaN basiert.
Die beschriebenen Schichten können in der Halbleiterschichtenfolge insbesondere direkt aufeinanderfolgen . Die Ätzstoppschichtenfolge kann eine alternierende Abfolge von Ätzstoppschichten und Aufwachsschichten umfassen.
Die nachfolgenden Ausführungsformen beziehen sich insbesondere auf das Verfahren und die Halbleiterschichtenfolge .
Gemäß zumindest einer Ausführungsform wird auf den zweiten Bereich der ersten Halbleiterschicht eine aktive Schichtenfolge aufgebracht. Bei der aktiven Schichtenfolge kann es sich beispielsweise um eine Einfach- oder MehrfachquantentopfStruktur handeln. Die aktive Schichtenfolge bildet im späteren Bauelement den funktionalen Bereich des Bauelements. Zum Beispiel ist die aktive Schichtenfolge zur Erzeugung von elektromagnetischer Strahlung wie beispielsweise blauem Licht vorgesehen. Auf die aktive Schichtenfolge kann nachfolgend eine zweite Halbleiterschicht aufgebracht werden. Die zweite Halbleiterschicht kann beispielsweise ebenfalls auf Gruppe- III-Nitriden, zum Beispiel auf GaN basieren. Die zweite Halbleiterschicht ist dann insbesondere p-dotiert.
Gemäß zumindest einer Ausführungsform werden das Aufwachssubstrat, der erste Bereich der ersten Halbleiterschicht und die Ätzstoppschichtenfolge nach dem Aufbringen der zweiten Halbleiterschicht entfernt.
Das Aufwachssubstrat kann beispielsweise durch einen Laserablöseprozess entfernt werden.
Der erste Bereich der ersten Halbleiterschicht kann durch Ätzen insbesondere mit KOH entfernt werden.
Die Ätzstoppschichtenfolge kann beispielsweise durch ein Trockenätzen, ein Nassätzen und/oder Polieren entfernt werden.
Ferner isst es möglich, dass die Ätzstoppschichtenfolge im Bauteil verbleibt und der erste Bereich der ersten Halbleiterschicht nur teilweise abgetragen wird. In diesem Fall weist der erste Bereich der ersten Halbleiterschicht eine aufgeraute Außenfläche auf, wobei aufgrund der Ätzstoppschicht die Aufrauung nicht zu einer Beschädigung der aktiven Schichtenfolge führt. Gemäß zumindest einer Ausführungsform umfasst die Ätzstoppschichtenfolge eine alternierende Abfolge von Ätzstoppschichten und Aufwachsschichten. Zum Beispiel umfasst die Ätzstoppschichtenfolge drei oder mehr Ätzstoppschichten und drei oder mehr Aufwachsschichten. Dabei hat sich gezeigt, dass es durch die Entstehung von Pyramiden bei der Aufrauung dazu kommen kann, dass die Selektivität der Ätzstoppschicht sinkt, je tiefer im Material sie angewendet wird. Dies kann darin begründet sein, dass die Z-Amplitude beziehungsweise Rauigkeit der Oberfläche zunimmt und dadurch die Ätzstoppschicht an unterschiedlichen Bereichen auf dem Wafer zu unterschiedlichen Zeiten erreicht wird. Dies kann durch eine alternierende Anordnung von Ätzstoppschicht und Aufwachsschichten unterbunden werden. Durch die Abfolge mehrerer SiN-basierten Ätzstoppschichten kann die Selektivität an der Ätzstoppschicht vervielfacht werden und dadurch kann auch bei einer tieferliegenden Ätzstoppschicht eine ausreichende Ätzstoppwirkung erzielt werden.
Die Ätzstoppschichtenfolge kann Ätzstoppschichten und Aufwachsschichten aufweisen, die wie hier beschrieben ausgebildet sind. Insbesondere können die Ätzstoppschichten und die Aufwachsschichten jeweils gleich ausgebildet sein.
Das heißt allen Ätzstoppschichten können ihm Rahmen der Herstellungstoleranz dieselbe Dicke und/oder dieselbe Materialzusammensetzung aufweisen. Das heißt ferner, alle Aufwachsschichten können ihm Rahmen der Herstellungstoleranz dieselbe Dicke und/oder dieselbe Materialzusammensetzung aufweisen .
Gemäß zumindest einer Ausführungsform grenzt eine Ätzstoppschicht direkt an den ersten Bereich der ersten Halbleiterschicht und eine Aufwachsschicht grenzt direkt an den zweiten Bereich der ersten Halbleiterschicht.
Ferner ist es möglich, dass zwischen der Ätzstoppschicht und dem ersten Bereich eine erste Aufwachsschicht angeordnet wird.
Gemäß zumindest einer Ausführungsform ist zwischen einer Aufwachsschicht und dem zweiten Bereich der ersten Halbleiterschicht eine weitere Ätzstoppschicht angeordnet, die auf SiN basiert und die direkt an die Aufwachsschicht und den zweiten Bereich der ersten Halbleiterschicht grenzt.
Durch diese weitere Ätzstoppschicht kann ein 3D-Wachstum in der Halbleiterschichtenfolge induziert werden. Dieser weiteren Ätzstoppschicht folgt dann in Wachstumsrichtung keine Aufwachsschicht nach. Dies kann vorteilhaft sein, wenn Defekte in der Halbleiterschichtenfolge durch das Induzieren eines 3D-Wachstums weiter reduziert werden sollen.
Gemäß zumindest einer Ausführungsform weist der erste Bereich der ersten Halbleiterschicht eine Dicke von wenigstens 30 nm und höchstens 3 gm, zum Beispiel von 300 nm auf. Zum Beispiel weist der erste Bereich der ersten Halbleiterschicht eine Dicke von 2 gm auf. Der erste Bereich der ersten Halbleiterschicht ist damit relativ dünn ausgebildet. Dies ist möglich, dass die weiteren Schichten, also zum Beispiel der zweite Bereich der ersten Halbleiterschicht, durch die Ätzstoppschichtenfolge vor einer Beschädigung geschützt sind. Auf diese Weise muss nach dem Ablösen des Aufwachssubstrats möglichst wenig epitaktisch gewachsenes Halbleitermaterial bei der Aufrauung entfernt werden. Gemäß zumindest einer Ausführungsform weist der zweite Bereich der ersten Halbleiterschicht eine Dicke von weniger als 1 gm auf. Ein solch dünner zweiter Bereich ist möglich, da die nachfolgende aktive Schichtenfolge beim Ablösen und Ätzen der ersten Halbleiterschicht durch die hier beschriebene Ätzstoppschichtenfolge geschützt ist.
Gemäß zumindest einer Ausführungsform weist die Ätzstoppschicht eine Dicke von höchstens 5 Atomlagen auf. Die Ätzstoppschicht kann beispielsweise als Submonolagenschicht oder Monolagenschicht ausgebildet sein. Darüber hinaus ist es möglich, dass die Ätzstoppschicht eine Dicke von höchstens 3 Atomlagen aufweist.
Gemäß zumindest einer Ausführungsform weist die Aufwachsschicht eine Dicke zwischen wenigstens 15 nm und höchstens 45 nm, insbesondere von zirka 30 nm, auf.
Gemäß zumindest einer Ausführungsform ist die Aufwachsschicht mit AlxGa]__xN mit 0,05 < x < 0,2, insbesondere x = 0,11, gebildet. Eine solche Aufwachsschicht mit der beschriebenen Zusammensetzung und mit der beschriebenen Dicke erweist sich als besonders vorteilhaft zur Induzierung eines 2D-Wachstums. Darüber hinaus weist eine solche Schicht eine besonders geringe Absorption für in der aktiven Schichtenfolge erzeugte elektromagnetische Strahlung auf. Mit Vorteil kann eine solche Aufwachsschicht daher besonders gut in der Halbleiterschichtenfolge und damit im fertigen Bauelement verbleiben .
Die angegeben Aluminiumkonzentration gilt insbesondere für die Verwendung der Halbleiterschichtenfolge in einem strahlungsemittierenden Bauelement mit einem Peak der Emissionswellenlänge von größer oder gleich 360 nm mit InGaN Quantentöpfen in der aktiven Schicht. Bei der Verwendung der Halbleiterschichtenfolge in einem strahlungsemittierenden Bauelement mit einem Peak der Emissionswellenlänge von kleiner 360 nm UV-LEDs wären die ersten Halbleiterschichten aus AlGaN gebildet. Für die Aufwachsschicht sind dann deutlich höhere Aluminium-Konzentrationen möglich.
Die hier angegebenen Werte für die Dicke und die Zusammensetzung von Schichten der Aufwachsschichtenfolge beziehen sich jeweils auf alle Ätzstoppschichten und Aufwachsschichten der Ätzstoppschichtenfolge.
Gemäß zumindest einer Ausführungsform ist der erste Bereich der ersten Halbleiterschicht n-dotiert und aufgeraut, wobei die Aufrauung die Ätzstoppschichtenfolge nicht durchdringt.
Im Folgenden werden das hier beschriebene Verfahren und die hier beschriebene Halbleiterschichtenfolge anhand von Ausführungsbeispielen und den zugehörigen Figuren näher beschrieben .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
Anhand der schematischen Schnittdarstellungen der Figuren 1A bis ID ist ein Vergleichsbeispiel für ein hier beschriebenes Verfahren näher erläutert, bei dem eine hier beschriebene Ätzstoppschichtenfolge nicht zum Einsatz kommt.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 2A bis 2E ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
Die schematische Schnittdarstellung der Figur 3 zeigt ein Ausführungsbeispiel einer hier beschriebenen Halbleiterschichtenfolge .
Die schematischen Schnittdarstellungen der Figuren 4A bis 4C zeigen Beispiele von Ätzstoppschichtenfolgen, wie sie in Ausführungsbeispielen von hier beschriebenen Verfahren und Halbleiterschichtenfolgen zum Einsatz kommen.
Anhand der grafischen Auftragung der Figur 5 ist das hier beschriebene Verfahren näher erläutert.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 1A bis ID ist ein Vergleichsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Bei dem Verfahren wird eine erste Halbleiterschicht 2 auf ein Aufwachssubstrat 1 aufgebracht, Figur 1A. Die Halbleiterschicht 2 basiert auf Gruppe-III-Nitriden, zum Beispiel auf GaN, das Aufwachssubstrat ist beispielsweise mit Saphir gebildet. Nachfolgend wird eine aktive Schichtenfolge 3 auf die erste Halbleiterschicht 2 aufgebracht. Der aktiven Schichtenfolge 3 folgt eine zweite Halbleiterschicht 4 nach, die beispielsweise ebenfalls auf Gruppe-III-Nitriden, zum Beispiel auf GaN basiert. Die erste Halbleiterschicht 2 kann dabei insbesondere n-dotiert sein und die zweite Halbleiterschicht 4 ist p-dotiert. Nachfolgend wird ein Träger 5 an der dem Substrat 1 abgewandten Seite der Halbleiterschichtenfolge befestigt, Figur 1B. Der Träger 5 kann beispielsweise ein Siliziumsubstrat sein.
In einem nachfolgenden Verfahrensschritt wird das Aufwachssubstrat 1 beispielsweise mittels eines Laserablöseverfahrens entfernt, Figur IC.
Die erste Halbleiterschicht 2 wird zur Steigerung der Lichtausbeute mit KOH bei einer hohen Temperatur von zirka 80° aufgeraut. Tiefgehende Schädigungen und
Kristallschädigungen 8 wie zum Beispiel Ausrisse, die aus dem Vorprozess der Ablösung des Substrats 1 stammen, werden während des Aufrauens tiefer in das Material geätzt als es in den umgebenden, weniger geschädigten Bereichen der Fall ist. Beim Erreichen des Zielabtrags beziehungsweise der Zielrauigkeit kann es dann dazu kommen, dass die ursprünglichen Kristallschädigungen 8 bereits in die aktive Schichtenfolge 3 hineinreichen. Dies führt gegebenenfalls zu einem Alterungsrisiko und häufig zu Kurzschlüssen und damit zum sofortigen Ausfall des hergestellten Bauteils, siehe Figur ID.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 2A bis 2E ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Bei dem Verfahren wird ein erster Bereich 2a einer ersten Halbleiterschicht 2, die auf Gruppe-III-Nitriden, zum Beispiel auf GaN basiert, auf ein Aufwachssubstrat 1 aufgebracht, das beispielsweise mit Saphir gebildet ist. Nachfolgend wird eine Ätzstoppschichtenfolge 6 auf den ersten Bereich 2a der ersten Halbleiterschicht 2 aufgebracht.
Die Ätzstoppschichtenfolge 6 kann, wie in der Figur 4A gezeigt, beispielsweise eine Ätzstoppschicht 61 umfassen, die auf SiN basiert und eine Aufwachsschicht 62, die auf AlGaN basiert. Ferner ist es möglich, dass die Ätzstoppschichtenfolge, wie schematisch in der Figur 4B dargestellt, alternierend mehrere Ätzstoppschichten 61 und mehrere Aufwachsschichten 62 umfasst. Schließlich ist es möglich, wie schematisch in der Figur 4C dargestellt, dass einer solchen Ätzstoppschichtenfolge, wie sie in der Figur 4A oder 4B gezeigt ist, eine weitere Ätzstoppschicht 7 nachfolgt, die mit SiN gebildet ist.
Wie in der Figur 2A gezeigt ist, erfolgt nach dem Aufbringen der Ätzstoppschichtenfolge 6 das Aufbringen eines zweiten Bereichs 2b der ersten Halbleiterschicht 2.
Wie weiter in der Figur 2A dargestellt ist, wird auf den zweiten Bereich 2b der ersten Halbleiterschicht 2 eine aktive Schichtenfolge 3 aufgebracht, die im späteren Bauteil beispielsweise zur Strahlungserzeugung vorgesehen ist. Auf die aktive Schichtenfolge 3 folgt eine zweite Halbleiterschicht 4. Die erste Halbleiterschicht 2 ist beispielsweise n-dotiert, die zweite Halbleiterschicht 4 ist dann p-dotiert. Dabei können sämtliche Schichten in situ in der Aufwachskammer abgeschieden werden.
In einem nachfolgenden Verfahrensschritt, Figur 2B, wird an der dem Aufwachssubstrat 1 abgewandten Seite der zweiten Halbleiterschicht 4 ein Träger 5 aufgebracht, bei dem es sich beispielsweise um einen Siliziumträger handeln kann. Im nächsten Verfahrensschritt, Figur 2C, erfolgt ein Ablösen des Aufwachssubstrats 1, beispielsweise durch ein Laserablöseverfahren und ein nachfolgendes Aufrauen des ersten Bereichs 2a der ersten Halbleiterschicht 2 durch nasschemisches Ätzen mit zum Beispiel KOH. Während dieses Ätzens wird der Ätzprozess an der Ätzstoppschichtenfolge 6 selektiv gestoppt. Je nachdem, wie selektiv die Ätzstoppschichtenfolge benötigt wird, kann die beschriebene Abfolge aus mehreren SiN/AlGaN-Sequenzen eingebaut werden.
Die Aufwachsschicht, die auf AlGaN basiert, ist dabei dem ersten Bereich 2a der ersten Halbleiterschicht abgewandt und dem zweiten Bereich 2b zugewandt. Aufgrund der Ätzstoppschichtenfolge 6 erfolgt keine Beschädigung der aktiven Schichtenfolge 3.
Es resultiert ein Bauelement mit einer
Halbleiterschichtenfolge, wie es beispielsweise in der Figur 3 dargestellt ist. Hierbei kann der zweite Bereich 2b der ersten Halbleiterschicht 2 besonders dünn ausgebildet sein und beispielsweise eine Dicke von weniger als 1 pm aufweisen.
Alternativ ist es möglich, dass das Abtragen des ersten Bereichs 2a der ersten Halbleiterschicht 2 fortgeführt wird, bis der erste Bereich 2a vollständig abgetragen ist, Figur 2D.
Nachdem die Ätzstoppschichtenfolge 6 auf diese Weise freigelegt ist, kann die Ätzstoppschichtenfolge entweder mechanisch durch Polieren, nasschemisch durch kontrollierte Ätzbedingungen, beispielsweise mit gepufferter Flusssäure oder ganzflächig trockenchemisch entfernt werden. Auf diese Weise wird eine homogene eine auf Gruppe-III- Nitriden basierende, zum Beispiel GaN-basierte Oberfläche freigelegt, welche ohne Beeinflussung durch den vorherigen Laserablöseprozess wiederum durch heiße KOH aufgeraut werden kann. In diesem Fall resultiert eine
Halbleiterschichtenfolge, wie sie in der Figur 2E schematisch dargestellt ist.
In Verbindung mit der grafischen Auftragung der Figur 5 ist das hier beschriebene Verfahren näher erläutert.
Zur Ermittlung der Selektivität der Ätzstoppschichtenfolge 6 wird das Verfahren ICP-OES verwendet. Hierbei wird zu verschiedenen Ätzzeiten eine Probe aus der KOH-Lösung entnommen, in der das Galliumnitridmaterial der Halbleiterschicht 2 geätzt wird und darin die Konzentration des gelösten und damit geätzten Galliums bestimmt. Diese Galliumkonzentration wird über die Fläche und Dichte von Galliumnitrid der gesamten Halbleiterschichtenfolge in einen mittleren Ätzabtrag, gemessen in nm, umgerechnet. Vor der Ätzung wird der Schaden, der aufgrund des
Laserablöseverfahrens entsteht, mithilfe eines mechanischen Polierschritts entfernt, um eine gute Reproduzierbarkeit der Messwerte zu erreichen.
Um die Funktionalität des SiN/AlGaN-Schichtstapels als Ätzstoppschichtenfolge 6 zu untersuchen, werden zunächst Halbleiterschichtenfolgen gewachsen, welche keine Ätzstoppschicht 61 (Probe A) beziehungsweise eine einfache SiN-Ätzstoppschicht 61 (Probe B) beinhalten. Die aus diesen Schichtstapeln ermittelten Ätzverhalten sind in der Figur 5 gezeigt . Bei der Probe A ist eine Abnahme der Ätzrate ab 600 nm Ätzabtrag z (GaN) ersichtlich. Ab diesem Punkt wird eine konstante Ätzrate bis zu einer Gesamtzeit von 5 min beobachtet .
Im Vergleich dazu führte die Einführung einer SiN- Ätzstoppschicht 61 nach 300 nm in der Probe B dazu, dass ein Plateau erreicht wird, welches zwischen 0,5 min und 1,5 min einen signifikanten Ätzabtrag verhindert. Nach 2 min Ätzzeit steigt die Ätzrate bei der Probe B deutlich an, was auf den Wechsel auf den 3D-Wachstumsmodus zurückzuführen ist. Die Ätzrate des Materials nach der SiN-Schicht ist also deutlich höher als im Referenzmaterial der Probe A, welches keine SiN- Ätzstoppschicht 61 beinhaltet.
Im Vergleich hierzu zeigt Probe C, welche nach einer 300 nm dicken GaN-Schicht eine kombinierte Ätzstoppschichtenfolge 6 aus einer SiN-Ätzstoppschicht 61 und einer 30 nm dicken AIQ llGao,8gN-Aufwachsschicht 62 besitzt, die identische Plateaubildung, die bei der Probe B beobachtet wird.
Jedoch stellt sich nach Durchdringung des Plateaus die identische Ätzrate ein, welche auch Probe A zeigt. Somit führt die Einführung der Alg n Gag sgN-Schicht nach der SiN-
Ätzstoppschicht 61 dazu, dass zwar zum einen die Ätzstoppschicht 61 funktional ist, auf der anderen Seite aber die für die Ätzung relevanten Materialeigenschaften nicht verändert sind, was in einer identischen Ätzrate wie für die Probe A resultiert.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102021 107 019.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 Aufwachssubstrat
2 erste Halbleiterschicht 2a erster Bereich der ersten Halbleiterschicht 2b zweiter Bereich der ersten Halbleiterschicht
3 aktive Schichtenfolge
4 zweite Halbleiterschicht
5 Träger 6 Ätzstoppschichtenfolge 61 ÄtzstoppSchicht 62 AufwachsSchicht 7 weitere Ätzstoppschicht
8 Kristallschädigungen

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Halbleiterschichtenfolge mit den folgenden Schritten:
Aufbringen eines ersten Bereichs (2a) einer ersten Halbleiterschicht (2), die auf Gruppe-III-Nitriden basiert, auf ein Aufwachssubstrat (1),
Aufbringen einer Ätzstoppschichtenfolge (6) auf dem ersten Bereich (2a) der ersten Halbleiterschicht (2), Aufbringen eines zweiten Bereichs (2b) der ersten Halbleiterschicht (2), auf der Ätzstoppschichtenfolge (6), wobei die Ätzstoppschichtenfolge (6) eine Ätzstoppschicht (61) umfasst, die auf SiN basiert, die Ätzstoppschichtenfolge (6) eine Aufwachsschicht (62) umfasst, die auf AlGaN basiert, und die Ätzstoppschicht (61) dem ersten Bereich (2a) der ersten Halbleiterschicht (2) zugewandt ist.
2. Verfahren nach dem vorherigen Anspruch, wobei auf den zweiten Bereich (2b) der ersten
Halbleiterschicht (2) eine aktive Schichtenfolge (3) aufgebracht wird, und auf die aktive Schichtenfolge (3) eine zweite Halbleiterschicht (4) aufgebracht wird.
3. Verfahren nach einem der vorherigen Ansprüche, wobei das Aufwachssubstrat (1), der erste Bereich (2a) der ersten Halbleiterschicht (2) und die Ätzstoppschichtenfolge (6) nach dem Aufbringen der zweiten Halbleiterschicht (4) entfernt werden.
4. Verfahren nach einem der vorherigen Ansprüche, wobei die Ätzstoppschichtenfolge (6) eine alternierende Äbfolge von Ätzstoppschichten (61) und Aufwachsschichten (62) umfasst .
5. Verfahren nach dem vorherigen Anspruch, wobei die Ätzstoppschichtenfolge (6) drei oder mehr Ätzstoppschichten (61) und drei oder mehr Aufwachsschichten (62) umfasst.
6. Verfahren nach einem der vorherigen Ansprüche, wobei eine Ätzstoppschicht (61) direkt an den ersten Bereich (2a) der ersten Halbeiterschicht (2) grenzt und eine Aufwachsschicht (62) direkt an den zweiten Bereich (2b) der ersten Halbeiterschicht (2) grenzt.
7. Verfahren nach einem der Ansprüche 1 bis 5, wobei zwischen einer Aufwachsschicht (62) und dem zweiten Bereich (2b) der ersten Halbeiterschicht (2) eine weitere Ätzstoppschicht (7) angeordnet ist, die auf SiN basiert und die direkt an die Aufwachsschicht (62) und den zweiten Bereich (2b) der ersten Halbeiterschicht (2) grenzt.
8. Verfahren nach einem der vorherigen Ansprüche, wobei der erste Bereich (2a) der ersten Halbeiterschicht (2) eine Dicke von wenigstens 30 nm und höchstens 3 gm aufweist.
9. Verfahren nach einem der vorherigen Ansprüche, wobei der zweite Bereich (2b) der ersten Halbeiterschicht (2) eine Dicke von weniger als 1 gm aufweist.
10. Verfahren nach einem der vorherigen Ansprüche, wobei die Ätzstoppschicht (61) eine Dicke von höchstens 5 Atomlagen aufweist.
11. Verfahren nach einem der vorherigen Ansprüche, wobei die Aufwachsschicht (62) eine Dicke zwischen wenigstens 15 nm und höchstens 45 nm aufweist.
12. Verfahren nach einem der vorherigen Ansprüche, wobei die Aufwachsschicht (62) AlxGa(]__x)N mit 0,05 < x < 0,2 umfasst .
13. Verfahren nach einem der vorherigen Ansprüche, wobei der zweite Bereich (2b) der ersten Halbleiterschicht (2) in einem 2D-Wachstumsmodus auf der Ätzstoppschichtenfolge (6) aufwächst.
14. Halbleiterschichtenfolge mit einem ersten Bereich (2a) einer ersten Halbleiterschicht (2), die auf Gruppe-III-Nitriden basiert, einer Ätzstoppschichtenfolge (6) auf dem ersten Bereich (2a) der ersten Halbleiterschicht (2), einem zweiten Bereich (2b) der ersten Halbleiterschicht (2), auf der Ätzstoppschichtenfolge (6), wobei die Ätzstoppschichtenfolge (6) eine Ätzstoppschicht (61) umfasst, die auf SiN basiert, die Ätzstoppschichtenfolge (6) eine Aufwachsschicht (62) umfasst, die auf AlGaN basiert, und die Ätzstoppschicht (61) dem ersten Bereich (2a) der ersten Halbleiterschicht (2) zugewandt ist.
15. Halbleiterschichtenfolge nach dem vorherigen Anspruch, bei der der erste Bereich (2a) der ersten Halbleiterschicht (2) n-dotiert und aufgeraut ist, wobei die Aufrauung die
Ätzstoppschichtenfolge (6) nicht durchdringt.
PCT/EP2022/056153 2021-03-22 2022-03-10 Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge WO2022200058A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021107019.8 2021-03-22
DE102021107019.8A DE102021107019A1 (de) 2021-03-22 2021-03-22 Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge

Publications (1)

Publication Number Publication Date
WO2022200058A1 true WO2022200058A1 (de) 2022-09-29

Family

ID=80999982

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/056153 WO2022200058A1 (de) 2021-03-22 2022-03-10 Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge

Country Status (2)

Country Link
DE (1) DE102021107019A1 (de)
WO (1) WO2022200058A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1577958A1 (de) * 2004-03-19 2005-09-21 LumiLeds Lighting U.S., LLC Licht emittierendes Bauelement mit photonischem Kristall
US20080135856A1 (en) * 2006-11-03 2008-06-12 Lg Electronics Inc. Light emitting device having vertical topology and method for manufacturing the same
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
DE102010048617A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709881B2 (en) 2000-11-28 2004-03-23 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1577958A1 (de) * 2004-03-19 2005-09-21 LumiLeds Lighting U.S., LLC Licht emittierendes Bauelement mit photonischem Kristall
US20080135856A1 (en) * 2006-11-03 2008-06-12 Lg Electronics Inc. Light emitting device having vertical topology and method for manufacturing the same
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
DE102010048617A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil

Also Published As

Publication number Publication date
DE102021107019A1 (de) 2022-09-22

Similar Documents

Publication Publication Date Title
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
DE102008049395B4 (de) Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE112004002809B9 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
EP2270875B1 (de) Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
DE102009020819B4 (de) Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung
EP1901357A2 (de) Optoelektronischer Halbleiterchip
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
WO2012116893A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE10020464A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2014048991A2 (de) Optoelektronisches bauelement mit einer schichtstruktur
DE102009060749B4 (de) Optoelektronischer Halbleiterchip
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
WO2017129446A1 (de) Konversionselement und strahlungsemittierendes halbleiterbauelement mit einem solchen konversionselement
DE102019126506A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2022200058A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge
WO2015169554A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge
WO2000013239A1 (de) VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS
DE102014102461A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge und optoelektronisches Halbleiterbauteil
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102012103394A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derart hergestellter optoelektronischer Halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22713904

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22713904

Country of ref document: EP

Kind code of ref document: A1