JP2007520179A - 外挿法によって画像フィールドデータを修正する手法 - Google Patents

Abstract

２次元光センサからのデータ中に現れる画像シェーディング変動を補正するためにデジタルカメラ、ビデオ画像取り込み装置および他の光学系で実施され得る画像のデータを修正する手法が提供される。これらの変動は、例えば、不完全なレンズ、光センサにおける不均一な感度、および光学系のハウジング内での内部反射に起因し得る。これらの変動について補正するために、シェーディング強度の基本値および勾配を含む少量の修正データ、好ましくは各原色について別々の補正データが、カメラまたは他の光学系内の小型メモリに格納される。画像データが捕捉される速度と同じ速度で、格納されている修正データから個々のピクセル補正の内挿法によって、個々のピクセルからの画像データが即座に補正されるので、画像センサからのピクチャーデータのデータ転送の速度を低下させることなく補正が行われる。

Description

本発明は、全体的にはビデオ信号データを処理する手法に関し、特に、例えばレンズに起因するシェーディング効果、センサ感度変動およびカメラにおけるハウジング内反射を補正するなどの、画像化された光学場における変動を補正するビデオバイナリーデータの処理に関する。

画像シェーディングは、画像フィールドにおける不均一な光レスポンスである。それは、光学系において、レンズの特性、光が向けられている光センサにおける感度変動、使用される光センサの画像平面に関してのレンズの不適切なアライメント、カメラ内反射、および場合によってはそのシステムに存在するその他の要因の結果であり得る。レンズだけの場合、光強度が一様なシーンを見るために使用される単純なレンズは、通常、そのシーンの、顕著に不均一な光強度を有する画像を生じさせる。光強度は普通その画像の中央で最強で、その縁では６０％以上も低下する。このようなレンズは、この効果が補正されなければ、明らかに殆どの光学アプリケーションについて不適当である。シーンに強度変動を与えることなくシーンを画像化する複数のレンズの複雑なアセンブリーを用いることによって補正を提供することができる。

電子カメラは、電荷結合素子（ＣＣＤ）、相補形メタルオンシリコン（complementary metal-on-silicon（ＣＭＯＳ））素子または他のタイプの光センサのような２次元センサ上にシーンを画像化する。これらのデバイスは小さな２次元表面上に配置された多数の光検出素子（通常、二百万、三百万、四百万或いはそれ以上）を含み、それら各々は、この素子に当たった光または他の光輻射（可視光波長に隣接する赤外および紫外のスペクトル領域を含む）の強度に比例する信号を生成する。画像のピクセルを形成するこれらの素子は、通常、ラスタパターンで走査されて、走査されている間１センサ素子から次の素子へと次々に当たる輻射の強度についてのデータのシリアル・ストリームを生成する。カラーデータは、最も一般的には、センサに交互に分散させられた（赤色、緑色および青色のような）別々の色成分の各々に対して敏感な光検出素子を用いることにより得られる。対象シーンを光センサ上に画像化するレンズのシェーディング効果、当たった光の種々の色に対する光センサの不均一な感度、および潜在的な他の要因が光センサ上での光の不均一な分布を生じさせ、従ってこのセンサからのビデオ信号は、それに重なった望ましくない強度変動のデータを含むことになる。

高価で慎重に選択された画像光センサと共に複雑で高価なレンズを使ってレンズ・シェーディング効果を除去するのではなくて、これらの効果を補償するように光センサからの信号を処理し得ることが示唆されている。各光検出素子からの信号に加えられる補償の量は、画像光センサの表面における素子の位置による。

本発明の電子信号処理手法は、測定され量子化され得る多素子２次元光センサにより検出される光パターンに共同で変動を重ね合わせるレンズ・シェーディングおよび／または他の同様の、センサ感度変動およびカメラ内反射のような現象の補償を可能にする。このような強度シェーディング補償手法は、特にデジタルカメラおよび他のタイプのビデオ装置に応用されるが、このような光写真システムの応用に限定されるものではない。この手法は、低コストで実施され得、最少量のメモリを必要とし、修正されるビデオデータが光センサから得られるのと同じ速度で動作し、これによりビデオシステムの性能に悪影響を及ぼさない。これは、光センサにおける望ましくない固定された強度変動を補償するために光センサの出力信号に補正係数を実時間で適用することによって達成される。

前に『関連出願との相互参照』において特定された２つの特許出願では、画像におけるシェーディング変動は、この変動を１つ以上の、円、楕円または双曲線のような幾何学的形状として特徴づけ、この幾何学的形状を特徴付けるのに必要な少量のデータを記憶させることによって補償される。好ましい形では、強度シェーディング変動のデータが、望ましくない強度パターンの光学的中心からの各ピクセルの半径方向位置の関数として維持される。このような『光学的中心』は、代りに、『重心』或いは『アンカーポイント』として引用される。各ピクセルの半径方向位置は、主として足し算を含むアルゴリズムによって順番に計算され、これは、その半径方向位置に基いて各ピクセルについて補正係数を計算する高速で簡単な方法である。

しかし、シェーディング強度パターンを１つまたは少数の単純な幾何学的形状によって所望の精度で表すのがあまりに困難であるか或いは実際的でない場合がある。代わりとして、本発明によれば、光センサのピクセルのマトリックスを、一辺に固定された数のピクセルを各々含む多数の隣り合う長方形ブロックの格子に論理的に分割することができる。較正時に、個々のブロック上のシェーディング・パターンについてのデータが計算されて記憶され、光センサからピクチャーデータが実時間で通常はラスタ走査パターンで走査されるときに記憶されたデータから個々のピクセルについての補正係数が計算される。ブロックのシェーディング強度データを記憶するのに必要なメモリの量は、光センサの各ピクセルについて補正係数を記憶するのに必要なメモリの量より顕著に少ない。従って、カメラまたは他の画像捕捉装置のために必要な集積回路のサイズおよびコストが低減される。捕捉されたピクチャーデータの補正のレベルと、得られる品質とは、依然として非常に良好なままである。

個々のピクセル強度調整は、記憶された較正データの縮小したセットから、そのデータに内挿法を行うことによって計算される。特定の実装例では、ピクセルの個々のブロックにおけるシェーディング強度の変化率（勾配）は、直交するＸ方向およびＹ方向の両方について記憶される。光センサの左上隅に存する走査の開始ピクセルにおける絶対強度も記憶される。走査が始まるとき、第１のピクセル後のピクセルの強度が、記憶されている勾配値から計算される。これは、好ましくは、（勾配により正または負の数である）強度増分を直前のピクセルの強度増分に加えることにより行われ、その増分は、現在のピクセルが存在する長方形について記憶されている勾配により決まる。掛け算或いは割り算の代わりに足し算および引算を用いれば、特に計算が専用論理回路で行われるとき、実施が容易になる。

各カメラまたは他の光学系は、一例では、均一強度のシーンを光センサ上に画像化し、その結果としての、この光センサにおける強度変化についての各ピクセルのデータを捕捉し、ピクセルアレイをブロックの格子に論理的に分割し、各ブロックにおける強度の平均変化率を計算することによって、較正される。これらの割合に少数の強度勾配値、ピクセル格子の特性および各々の走査されたフレームの第１のピクセルの絶対強度が、光センサにおけるシェーディング強度変化を、縮小した量のデータで特徴付ける。画像処理に利用される各原色について１セットずつ、合計３つのこのようなデータのセットを得るのが普通は望ましい。

本発明の追加の目的、利点および特徴は、添付図面と関連して考慮されるべきであるその代表的な実施形態についての以下の説明に含まれる。本願明細書で引用されている各々の特許、特許出願、論文或いは刊行物は、あらゆる目的のために本願明細書において参照により援用されている。

前に論じられた現象に起因する、画像または他の所望の光パターンへの変動の重なりは、その光パターンの各ピクセルにおけるエネルギーの変動をもたらす。このエネルギー変動は、捕捉された画像または他のピクチャーデータ自体とは無関係である。光センサにおけるこのエネルギー変動を補償するために、各ピクセル値を掛け算によるなどしてシェーディング補正密度係数と結合させることができる。この係数は、そのピクセルの画像センサマトリックスにおける地理的位置に応じて画像センサの各ピクセルに特有である。理想的な場合には、画像の各ピクセルについて所要の補償係数をメモリに記憶させる係数のテーブルを較正手続き中に作ることができる。これは、画像捕捉装置において処理ユニットで以下の方程式を実行することによって必要なシェーディング補償を行うことを可能にする。
ピクセルアウト＝ピクセルイン＊Ｆ（Ｘ，Ｙ） （１）
ここで、
ピクセルアウト＝画像シェーディング補償モジュールの出力、すなわち補正済みピクセルである。
ピクセルイン＝画像シェーディング補償モジュールへの入力であり、補正前のピクセルである。
Ｆ（Ｘ，Ｙ）＝補正係数であり、ＸおよびＹ直交座標で表されたピクセルの位置による。

光センサの各ピクセルについての補正係数の記憶装置を有する集積回路で、この方程式により定義されるプロセスを実行することは、非常に高価である。各ピクセルについての補正係数を記憶させるには大きなメモリが必要であり、従ってこのメモリのために大面積のシリコンを利用する。記憶されている個々の補正係数をピクセル値に掛けることは、掛け算を実行する専用回路のための相当の量のシリコン面積をさらに必要とし、かつ／または補正済みデータが得られる速度を低下させる可能性がある。従って、本願明細書に記載されている手法は、必要なメモリおよび処理能力が非常に僅かであるが、望ましくない光パターンを画像から除去するこのプロセスの独特の近似を使用する。望ましくない強度シェーディング・パターンの、少量のデータ（或いはその逆、すなわちシェーディング補正係数）を１つ以上の疎な２次元ルックアップテーブルに格納することができる。各色について別々のルックアップテーブルを使用することができる。

本願明細書では、デジタルカメラ、ビデオ捕捉装置または他のタイプのデジタル画像化装置の光学写真システム（すなわち、レンズ、画像センサ、および／またはハウジング）のためのシェーディング補正係数は、較正手続き中に導出される。この較正は、較正される装置に使用される光センサ上にそのレンズシステムおよびハウジングも用いて均一強度のシーンを画像化することにより実行される。個々のピクセル強度値が捕捉され、光センサにおける格子の個々の長方形についての勾配値が計算されて、較正される装置の中のメモリに格納される。較正手続き中にデジタル画像化装置の完全な光学写真システムが使用されるので、この手法は、レンズ・シェーディングのみに起因する不均一性を補正する他に、画像センサおよび／またはこれと入射画像光との相互作用に起因する任意の強度変動を補正する。

光学装置の例
本発明の手法の実装例をカメラまたは他のビデオ捕捉装置に関して説明するが、カメラの光学系、光センサ、およびカメラ内面からの反射によって画像全体に重ねられた強度変動を補正するように画像または他の捕捉された光パターンのデジタルデータが即座に修正される。図１において、ケース１１と、画像化光学系１３と、制御信号１７を生成するユーザ制御装置１５と、内部電気結線２１を有するビデオ入出力レセプタクル１９と、不揮発性メモリカード２７が取り外し可能に挿入される、内部電気結線２５を有するカードスロット２３とを含むように、このようなカメラを概略的に示す。カメラにより捕捉された画像のデータは、メモリカード２７に、または内部不揮発性メモリ（図示せず）に格納され得る。画像データは、レセプタクル１９を通して他のビデオ装置に出力されてもよい。メモリカード２７は、市販されている半導体フラッシュ形の電気的に消去可能でプログラム可能な読み出し専用メモリ（ＥＥＰＲＯＭ）、小型の取り外し可能な回転磁気ディスク、或いは他の、カメラによりビデオデータをプログラムすることのできる不揮発性メモリであり得る。或いは、特にカメラが毎秒３０画像フレームほどのムービーを取っているときには、代わりに磁気テープまたは書き込み可能な光ディスクなどの、より大きな容量を持つ記憶媒体を使用することができる。

光学系１３は、図に示されているように単レンズであり得るが、普通は１組のレンズである。シーン３１の画像２９が可視光輻射でシャッタ３３を通して画像センサ３５の２次元表面上に形成される。このセンサの電気的出力３７は、画像２９が投射されたセンサ３５の表面の個々の光検出素子を走査することから得られたアナログ信号を担持する。センサ３５は、画像２９の個々のピクセルを検出するように行および列の２次元アレイに配置された多数の個々の光検出素子を通常含む。個々の光検出素子に当たった光の強度に比例する信号が、通常はそれらをラスタパターンで走査することにより、出力３７において時系列で得られ、ここで光検出素子の行は、一番上の行から始まって一度に１行ずつ左から右へと走査されて１フレームのビデオデータを生成し、これから画像２９を再生することができる。アナログ信号３７は、画像２９のデジタルデータを回路４１に生成するアナログ・デジタル変換回路チップ３９に加えられる。通常、回路４１に存する信号は、センサ３５の個々の光検出素子に当たった光の強度を表すデジタルデータの個々のブロックのシーケンスである。

回路４１におけるビデオデータの処理とカメラ動作の制御とは、この実施形態では、単一の集積回路チップ４３により提供される。回路１７，２１，２５および４１と接続されている他に、回路チップ４３は制御および状態ライン４５に接続されている。ライン４５は、シャッタ３３、センサ２９、アナログ・デジタル変換器３９およびカメラの他のコンポーネントに、これらの同期動作を提供するように、接続されている。一時的なデータ記憶のために別の揮発性ランダムアクセスメモリ回路チップ４７もプロセッサチップ４３に接続されている。また、プロセッサプログラム、較正データなどの記憶のために別の不揮発性再プログラム可能なメモリチップ４９がプロセッサチップ４３に接続されている。回路チップおよび他のコンポーネントにクロック信号を提供するために普通のクロック回路５１がカメラ内に設けられている。或いは、システムのためのクロック回路は、別個のコンポーネントではなくて、プロセッサチップ４３に代わりに含まれてもよい。

プロセッサチップ４３の機能ブロック図が図２に示されている。デジタル信号プロセッサ（ＤＳＰ）５５は、基本的なコンポーネントであり、チップ４３とカメラの他のコンポーネントとの両方の動作を制御する。しかし、ＤＳＰ５５は、以下で論じられるように、ビデオデータを広範に処理するものではないので、割合に単純で安価なプロセッサであってよい。メモリ管理ユニット５７は、ＤＳＰ５５を外部メモリチップ４７および４９と出力インターフェイス回路５９とにインターフェイスし、この出力インターフェイス回路は、入出力コネクタ１９とカードスロット２３（図１）とに各々の回路２１および２５を通して接続されている。

アナログ・デジタル変換器３９（図１）からの、図２のブロック図を通るビデオデータの流れがここで一般的に説明される。ライン４１の入力データは、ブロック６１で前処理されてから１入力として掛け算器６３に入力される。掛け算器６３への他の入力６５は、入ってきたビデオデータを修正するデータを担持し、修正されたビデオデータは掛け算器６３の出力６７に出現する。この例では、ライン６５の修正データは、レンズ・シェーディングの効果と、カメラのエレメントによって画像全体に与えられた強度変動とを補正する。適切なさらなる画像処理６９の後に、ビデオデータは、メモリ管理ユニット５７を通して出力インターフェイス回路５９に向けられ、その後、表示および／または記憶のためにライン２１を通してカメラの入出力レセプタクル１９に、またはライン２５を通してメモリカードスロット２３（図１）に、或いはその両方に、向けられる。

ライン６５の補正データは、専用処理回路のブロック７１によって生成される。ブロック７１は、ビデオデータが現在捕捉されている各画像ピクセルの（Ｘ，Ｙ）位置を提供する回路７３を含む。このピクセル位置は、掛け算器６３に加えられる修正係数を生成する計算回路７５により使用される。メモリ７７は、ルックアップテーブルを記憶する。メモリ７７のサイズを減ずるために、少量の補正データのみがルックアップテーブルに格納され、回路７５はこのデータから個々のピクセルの補正値を計算する。一組のレジスタ７９は、これらの計算回路７３および７５の両方により使用されるパラメータと中間結果とを記憶する。

計算回路７３および７５は、ＤＳＰ５５から独立して動作する。ＤＳＰは或いはこれらの計算を行うために代わりに使用され得るが、それは極めて高速のプロセッサを必要とし、たとえ充分な速度が利用可能であっても高価であり、チップ４３上で相当な余分のスペースを占める。回路７３および７５は、必要な反復計算をＤＳＰ５５による関与なしに実行することに専用されるものであり、その構造は非常に簡単であり、チップ４３上で僅かなスペースを占め、他の機能を実行するようにＤＳＰ５５を解放する。

画像修正データおよびパラメータを記憶するメモリ７７および７９は、好ましくは、これら全てがコスト効率の良い単一のチップに含まれ得るようにアクセス速度および他のプロセッサ回路とのプロセス両立性を目的として揮発性ランダムアクセス型である。画像修正データおよびパラメータは、各カメラについてその製造の最終段階で一度生成されてから不揮発性メモリ４９に永久的に格納される。そのとき、これらのデータは、制御および状態ライン８３を通して動作するＤＳＰ５５の制御下で、システムが初期化される毎にライン８１を通してメモリ７７および７９にロードされる。

図３Ａを参照して、図２のシステムの動作の１つの態様が説明され、ここでセンサ３５（図１）は各画像ピクセルについて単一の光検出素子を含む。このセンサのデジタル化された出力４１は、センサ３５の１行の隣り合う光検出素子からのデータの連続するブロック８７，８９，９１などを含む。データの各ブロックは、単一の光検出素子により感知された画像２９の１つのピクセルの強度を量子化した１０ビット、１２ビット或いはそれより多数のビットを含み、制御するカウンタ８５（図２）を通してシステムクロック５１により制御される速度で回路４１に出現する。例えば、データブロック８７，８９，９１などのうちの１つが、クロック信号の各サイクルの間に出現することができる。

データブロック９３，９５，９７などが、修正処理回路７１（図２）によって、画像データ８７，８９，９１などと同じ速度でかつ同期して生成される。すなわち、修正データ９３は画像データ８７と同時に掛け算器６３に出現するように生成されるなどである。光検出素子の走査パターンは分かっているので、計算回路７３は、センサ３５の表面の光検出素子の位置の半径を、画像データがこれらの光検出素子から読み取られるのと同じ順序でかつ同じ速度で、生成する。特定の画像ピクセルについて生成された修正係数データが、そのピクセルの強度のデータと結合される。掛け算器６３における同じピクセルについての画像データ８７と生成された修正データ９３との結合は、修正済みデータ９８をもたらす。修正済みデータブロック９９および１００は、データ８９および９５、並びに９１および９７の結合によって同様にそれぞれ得られる。

普通のビデオシステムは、画像の複数の別個の色成分の各々についてのデータを処理する。代表的な商用センサは、赤、緑および青のフィルタで覆われた光検出素子を行に沿って交互に配置している。商業的に使用される感色性光検出素子の配置方法は幾つかある。このような１つの配置方法では、１つの行は交互に位置する赤感応光検出素子および緑感応光検出素子を含み、その次の行は交互に位置する青感応光検出素子および緑感応光検出素子を含み、光検出素子は列においても交互の感色性を提供するように行に沿って配置される。他の標準的な配置方法は、２つの交互の色の他の組み合わせを使用する。図３Ｂに示されているように、１つのこのようなセンサのライン４１の出力は連続する赤色データ片、緑色データ片および青色データ片を含む。ブロック１０１，１０３，１０５などは交互に位置する赤感応光検出素子および緑感応光検出素子の別々のデータを表し、１つのブロックが、連続するクロックサイクルの各々の間に出力される。

検出される別々の色の全てについて補正データが１セットだけある場合、各画像ピクセルについて色に関わらずにそのデータのセットから画像修正係数が生成される。信号修正によって除去される画像全体にわたる変動が全ての色に同じ程度に或いは殆ど同じ程度に影響を及ぼす場合には、これで充分である。しかし、変動が顕著に色に支配される場合には、各色成分について別々の補正係数が使用される。色に支配される修正の使用が図３Ｂに示され、ここで連続する修正係数１１３，１１５，１１７などが画像データの各々の連続するブロック１０１，１０３，１０５などと結合される。その結果は、修正済みデータブロック１２０，１２２，１２４などである。修正係数１１３，１１７，１２１などは赤色補正データから得られ、修正係数１１５，１１９，１２３などは緑色補正データから得られる。

商業的に利用し得る１つの特定のタイプの光センサは、各光サイト或いはピクセルに複数の光検出素子を積み重ねる。一番上の検出素子は赤色と緑色とを通過させるが、それ自体が敏感な色、例えば青色、をフィルタリングして除去する。この一番上の検出素子の直ぐ下の検出素子は、緑色を通過させ、それ自体が敏感な色、この例では赤色、をフィルタリングして除去する。底のセンサは緑色に敏感である。図３Ｃは、このタイプのセンサでの図２のシステムの動作を示す。データのブロック１２５，１２７，１２９，１３１などが、１ピクセルの全ての色について３個出力され、次の隣接するピクセルについて別の３個が出力される、などである。全ての色について補正データの唯一のセットが維持される場合、色データブロック１２５，１２７および１２９を生成するサイトについての修正係数１３３など、各光サイトからの３つのデータブロックに同じ修正係数が結合される。各色について別々の補正データが維持される場合、修正係数は異なり得るが、画像センサにおける単一の半径方向位置について３個全てが計算される。掛け算器６３で結合されたとき、結果として連続する修正済みデータブロック１３７，１３８，１３９などが得られる。

他のタイプのカラーシステムも、本願明細書に記載されている手法で補正され得る。例えば、２つの色成分だけを使用する商用カラーシステムがあった。また、４カラーシステムもあり、このシステムでは『黒白』情報を得るために広いスペクトル範囲を有する１つの独立の検出素子が使用される。

シェーディング補正処理
本発明の２次元表面外挿法アプローチでは、シェーディング補正係数の２次元サブセットが維持される。これらの補正係数は、２次元画像平面内の殆ど全てのピクセルについてシェーディング補正係数の値を内挿するために使用される。

図４および５は、以下の説明のための骨組みを提供する。１つの光センサが図４に概略的に示され、その多数のピクセルは、破線略図で示されている格子パターンの長方形に論理的に分割されている。１ラインあたりに４８００個の水平ピクセル、３２００本の垂直ラインの特定の例が説明され、ディスプレイ内に合計１５，３６０，０００個のピクセルがある。この格子パターンは水平方向に１６ブロック、垂直方向に８ブロックを含む。図５は、図４の格子パターンの長方形のうちの１つを拡大して示す。この特定の例において各ブロックは水平方向に３００個のピクセルを、また垂直方向にピクセルの４００本のラインを含む。格子パターンで示されている長方形の形状および数と、図４および５に示されているピクセルの数とは、もちろん、特定の例の説明のために選択された数に限定されなくてもよい。

個々のピクセルについての補正係数を、アレイの全ピクセルについてこのような係数を記憶することを必要とせずに決定する１つの方法は、各ブロック内のピクセルのうちの代表的な少数のピクセルについてそれらを記憶させ、他の個々のピクセルについての補正を線形または他の内挿法によって計算するという方法である。すなわち、図４および５の格子パターンのブロックのサイズは、個々のブロックにおけるシェーディングパターンの強度変動をこのブロックに関して記憶されている少数の値から予測し得るように充分に小さくされる。各ピクセル位置について、補正係数は、以下の方程式に従ってこの記憶されているサブセットから外挿される。
ピクセルアウト
＝ピクセルイン＊Ｆ［（Ｘ，Ｙ）位置、補正値の記憶されているサブセット］（２）
ここで、
ピクセルアウト＝画像シェーディング処理モジュール７１の出力であり、換言すれば、補正済みピクセルである。
ピクセルイン＝画像シェーディング処理モジュール７１への入力であり、換言すれば、補正前のピクセルである。
Ｆ［．．］＝補正係数であり、ピクセル位置（Ｘ，Ｙ）と、その補正されるピクセルが存在するブロックの小数のピクセルについてメモリ７７に記憶されているシェーディング補正値のサブセットとの関数である。
この場合、補正係数外挿公式は、現在位置にある関心対象であるピクセルと補正係数の限定されたテーブルに格納されているシェーディング補正係数により表される隣接するピクセルとの間の幾何学的距離に応答する２次元外挿として実現される。図５の隅のピクセルＡ，Ｂ，ＣおよびＤについての補正係数の値Ｇａｉｎ_A ，Ｇａｉｎ_B ，Ｇａｉｎ_C およびＧａｉｎ_D は、メモリに格納され得る。点Ａ，Ｂ，ＣおよびＤの間のブロックの中の関心対象であるピクセル、すなわちピクセルＰにおける画像強度の補正済みの値は、
点Ｐにおける補正済みピクセルアウト
＝（点Ｐにおける未補正ピクセルイン）＊Ｇａｉｎ_P （３）
として外挿され得る。ここで、点Ｐにおけるシェーディング補正係数ゲインＧａｉｎ_P は以下のように表される。
Ｇａｉｎ_P ＝１／２［Ｇａｉｎ_A ＊（Ｄｉｓｔａｎｃｅ（Ａ，Ｐ）／Ｄｉｓｔａｎｃｅ（Ａ，Ｃ））＋Ｇａｉｎ_B ＊（Ｄｉｓｔａｎｃｅ（Ｂ，Ｐ）／Ｄｉｓｔａｎｃｅ（Ｂ，Ｄ））＋Ｇａｉｎ_C ＊（Ｄｉｓｔａｎｃｅ（Ｃ，Ｐ）／Ｄｉｓｔａｎｃｅ（Ａ，Ｃ））＋Ｇａｉｎ_D ＊（Ｄｉｓｔａｎｃｅ（Ｄ，Ｐ）／Ｄｉｓｔａｎｃｅ（Ｂ，Ｄ））］ （４）
ここで、Ｄｉｓｔａｎｃｅ（Ａ，Ｐ），（Ｂ，Ｐ），（Ｃ，Ｐ）および（Ｄ，Ｐ）は、ピクセルＡ，Ｂ，ＣおよびＤと関心対象であるピクセルＰとの間の幾何学的距離であり、Ｄｉｓｔａｎｃｅ（Ａ，Ｃ）および（Ｂ，Ｄ）は、それぞれ隅のピクセルＡおよびＣの間の幾何学的距離および隅のピクセルＢおよびＤの間の幾何学的距離である。これらの距離は、数個のピクセルを単位として測られるのが非常に好都合である。

しかし、このプロセスを集積回路の形で具体化するコストは高い。なぜならば、必要な掛け算の数が多く、また多数のシェーディング補正係数ゲインを集積回路に包含させる必要があるため、シェーディング補正係数ゲインの数は光センサ内のピクセルの数に正比例するからである。図４の長方形の隅ピクセルの各々について補正係数を記憶させなければならない。しかし、ゲイン自体の絶対値の代わりに、隣り合うブロック隅点のシェーディング補正係数ゲイン間の変化分をテーブルに格納することによって、また中間計算データを記憶する一組のレジスタと共に加算器を用いることによって、必要な掛け算の数が顕著に低減され、従って集積回路の実装例のコストが顕著に低減される。

シェーディング補正係数ゲイン自体の代わりに、補正係数ゲイン変化分或いは勾配を用いるのは、例えばデジタルカメラにおいて、レンズまたは光センサの不均一な光レスポンスに起因して画像強度が、水平方向および垂直方向の両方において、水平ラインまたは垂直の列の始端部ではこのラインまたは列の中央での強度より低くてこのラインまたは列の終端部で再び高くなるように、変化し得るという事実の故である。シーンが取り込まれるときに均一な明るさの画像を取り込み、記憶させ、表示するために、光センサにおける明るさの変化分が較正時に記憶され、それらの測定値は後にそれらの変化分を補償するために使用される。

特定の例の目的上、画像または他の補正されるべき光パターンを受ける光センサの領域は、図４に示されている数のブロックに論理的に分割される。これは、ブロック同士の間と画像の縁の周りとに合計１６個の水平境界と８個の垂直境界とを提供する。より粗い或いは細かい画像分割を用いることができる。選択されるブロックの範囲は、光センサのインターフェイスカウンタによりサポートされる最大ピクセル解像度と一致すべきである。画像のどんな部分がビデオ信号処理ユニット４３（図１）に処理のために持ち込まれるかに関わらず、ブロック境界は光センサの光学像サイズ全体にわたって延びる。

較正時に、全体にわたって均一な強度の明視野が、カメラの光学系または他の光学装置を通して光センサ上に向けられる。較正光分布における明るさ変化分が、全てのブロックにおいてシェーディング強度のｄＸ勾配、ｄＹ勾配および２次部分勾配 (second partial slope) ｄＸＹを計算することによって光センサ出力において測定される。ブロックのｄＸ勾配は、そのブロックのピクセルの一番上のラインを横切るときの光強度の変化分を表し、ｄＸＹ勾配は、１つのブロックのピクセルの一番上のラインから底のラインまで、連続するライン間でのｄＸ勾配の変化分を表す。例えば、このブロックのラインｉの明るさ変化分は、そのブロックのｄＸ勾配とｉ＊ｄＸＹ勾配との和によって表される。ｄＹ勾配は、画像の第１の列を構成する連続するブロック同士の間での垂直方向における明るさ変化分を表す。３つの勾配テーブルがこれらの測定値から形成されて、デジタル画像取り込み装置に含められて、画像シェーディング補正のために使用される。それらは、
１）ＨＧＳＴ（水平ゲイン勾配テーブル）−Ｘ変化分（ｄＸ）勾配テーブルであり、この特定の例では図４のブロックの各々について１つずつ、合計１２８個（１６×８）のエントリを有し、各エントリは２２ビット（１符号、２１フラクション）を有する。
２）ＶＧＳＴ１（垂直ゲイン勾配テーブル１）−Ｙ変化分（ｄＹ）勾配テーブルであり、図４のブロックの各行について１つずつ、合計８個のエントリを有し、各エントリは２２ビット幅（１符合、２１フラクション）である。
３）ＶＧＳＴ２（垂直ゲイン勾配テーブル２）−Ｘ変化分の２次部分導関数（ｄＸＹ）勾配テーブルであり、１２８個のエントリを有し、各エントリは１７ビット幅（１符合ビット、１６フラクションビット）である。

テーブルＨＧＳＴは、画像中の各ブロックについて、このブロック中の各ピクセルについてのゲインの勾配（ＨＧＳ）を明示する。換言すれば、これは、図５に示されているようにブロック内で水平走査ラインに沿うピクセルｘのゲインと次のピクセルｘ＋１のゲインとの差を明示する。より具体的には、点ＡおよびＢの間の水平線に沿ってのピクセルあたりのゲインの増分差（勾配）ＨＧＳ_ABは、
ＨＧＳ_AB＝（Ｇａｉｎ_B −Ｇａｉｎ_A ）／Ｄ_AB （５）
であり、量ＨＧＳ_CDは、図５に示されているように、ブロックの点ＣおよびＤの間の水平ラインに沿っての勾配である。
ＨＧＳ_CD＝（Ｇａｉｎ_C −Ｇａｉｎ_D ）／Ｄ_CD （６）
ここで、Ｄ_ABは１つの個数のピクセルを単位として測られた点ＡおよびＢの間の距離であり、Ｄ_CDは図５の点ＣおよびＤの間の距離である。特定の例では、カメラの動作中にメモリ７７（図２）に格納されているＨＧＳＴテーブルの一部であるこれらの量の各々は、２２ビット幅の２進数（１符合ビットおよび２１フラクションビット）として表される。

テーブルＶＧＳＴ１は、図４のブロックの各行について１つのエントリを含む。これは、ブロックの行の中の各第１のブロックについて、この第１のブロック内の全ピクセルについてのゲインの垂直勾配を明示する。換言すれば、これは、ブロックの左端に隣接する同じ列内のピクセル（０、Ｙ）のゲインと、隣接するピクセル（０、Ｙ＋１）のゲインとの差を明示する。ピクセルあたりのゲインのこの増分差（勾配）ＶＧＳ_ACは、
ＶＧＳ１＝（Ｇａｉｎ_C −Ｇａｉｎ_A ）／Ｄ_AC （７）
と表されて良く、ここでＤ_ACはピクセルの個数として測られた隅のピクセルＡおよびＣの間の距離である。この例では、テーブルの各エントリは２２ビット幅の２進数（１符合ビットおよび２１フラクションビット）である。

テーブルＶＧＳＴ２は、画像を構成する各ブロックについて１つのエントリを含む。これは、各ブロックについて、このブロック中の各ラインについてのＨＧＳの垂直勾配（これは２次導関数である）を明示する。換言すれば、これは、ラインｙ内の第１のピクセルのＨＧＳと次の順のラインｙ＋１内の第１のピクセルのＨＧＳとの差を明示する。ピクセルあたりのゲインのこの増分差（勾配）ＶＧＳ_ACは以下のように表される。
ＶＧＳ２＝（ＨＧＳ_CD−ＨＧＳ_AB）／Ｄ_AC （８）
この例では、このテーブルの各エントリは１７ビット幅の２進数（１符合ビットおよび１６フラクションビット）である。

較正手続きは、デジタル画像取り込み装置に含まれる『基本ゲイン』も供給する。基本ゲインは、画像の第１のブロックのゲインであり、図４に示されているように、画像の左上ピクセル（Ｘ₀ ，Ｙ₀ ）についてのゲイン係数として画像シェーディング補正プロセスで使用される。この例では、ゲインは２６ビット幅の２進数（２整数ビットおよび２４フラクションビット）として表される。

基準ピクセル（Ｘ₀ ，Ｙ₀ ）の基本ゲインとテーブルＨＧＳＴおよびＶＧＳＴ１に格納されているエントリとは、ディスプレイ内の各ピクセルについて補正係数のゲインを計算するために必要な全てのデータを提供し、それらのゲインは各ピクセルから読み出された出力値と結合される。付加的なテーブルＶＧＳＴ２は、この計算および結合をより速く実行し得るようにするデータを提供する。

以下のテーブルＡに記載されているように、以下のステップについての詳細な説明において、前に定義された用語と共に以下の用語が使用される。
・順次画像フォーマット
順次画像フォーマットでは、画像は単一のフレームとして操作される。換言すれば、画像のラインは順次に操作される。画像のライン１が最初に処理または表示され、これに画像のライン２が続き、これに画像のライン３が続く、などである。
・インターレース画像フォーマット
インターレース画像フォーマットでは、画像は２つのフィールドに分割される。フィールド１は偶数ライン（０，２，・・・）を保持し、フィールド２は奇数ラインを保持する。処理するとき或いはインターレース画像を処理するとき、ライン１，３，５，７などが始めに処理または表示され、これに画像のライン２，４，６，８が続く。この説明の全体にわたって２フィールド・インターレース・フォーマットが例として使用されているが、本発明は３，４，５或いはそれ以上の別々のフィールドに分割された画像でも有効である。
・Ｒｅｇ［］
（ＶＧＳ２）＊（関心対象である現在のピクセルが中に位置しているブロックのライン数）を蓄積する１６個のレジスタのアレイである。各レジスタは２６ビット幅の２進数（１符合、１整数、２４フラクション）である。
・現在のＶＧＳ、現在のＨＧＳ
現在のブロック、すなわちその中に関心対象であるピクセルが存在するブロックに適用されるＶＧＳおよびＨＧＳである。例えば、ピクセルが（ｉ，ｊ）ブロックの中に存在するならば、現在のＶＧＳ２＝ＶＧＳＴ２（ｉ，ｊ）であり、現在のＨＧＳ＝ＨＧＳＴ（ｉ，ｊ）である。
・現在のＶＳｉｚｅ
現在のブロックの垂直サイズ（ブロック境界ＬＵＴから得られる）。
・現在のライン
現在のブロックの始まりからの垂直オフセット。
・現在のゲイン
ピクセルシェーディング補正を実行するために現在のピクセルの強度値に掛けるゲイン。この例では、現在のゲインは２６ビットの２進数（２整数、２４フラクション）である。
・ラインスタートレジスタ
ラインの開始におけるゲインを記憶する。この例では、ラインスタートは２６ビットの２進数（２整数、２４フラクション）である。
・ＡｄｄＨレジスタ
補正される画像において関心対象であるピクセルが右へ１ピクセルだけシフトするごとにＡｄｄＨレジスタに格納されている内容を現在のゲインに加える。この例では、ＡｄｄＨの内容は２６ビットの２進数（１符合、１整数、２４フラクション）である。
・Ｔｍｐレジスタ
現在のゲインの値を正規化してＴｍｐレジスタに格納する。次に、シェーディング補正を実行して補正済みピクセルアウトを作るために現在のピクセルの強度値すなわち未補正ピクセルインにＴｍｐレジスタ内の正規化された現在のゲインの値を掛ける。この例では、Ｔｍｐは１０ビットの２進数（２整数、８フラクション）である。

各ピクセルについて実行される補正計算は、全体としての画像の中でのピクセルの具体的な位置に応答し、それはこの画像の特定のブロックの中の、この画像の確定されたラインにある。テーブルＡは、各ブロック内の各ピクセルについてピクセル位置および画像フォーマットの関数として行われるシェーディング補正を記載している。これは、一実装例として、集積回路の形で実現されたデジタル信号処理エンジンの使用を仮定している。

シェーディング補償較正
均一に照らされた全体にわたって均一な強度の完全に白い画像からの画像データが、較正されているカメラにより捕捉される一方で、このカメラのシェーディング補正段は迂回される。特定の例では、この較正画像は１６水平ブロック×８垂直ブロックに分割される。カメラシステムのコントローラ或いはビデオ信号プロセッサで実行する較正プログラムを使用することによって、合計で１６個の水平ブロック境界および８個の垂直ブロック境界がカメラ製造時に較正試験オペレータによってプログラムされる。ブロックの数は、従ってブロック数の範囲は、カメラの光センサ・インターフェイス・カウンタによりサポートされる最大ピクセル解像度と調和するように選択される。今日一般的に使用されている光センサについては、最大ブロックサイズは約３００×４００（水平×垂直）であり、最小ブロックサイズは３０×３０ピクセルである。従って、ブロックは、普通、各水平ラインに３０〜３００のピクセルを、また垂直（ライン）に３０〜４００のピクセルを各々有する。

各々の較正される画像ブロックの一番上の左隅ピクセルに割り当てられる平均の明るさが始めに計算される。図６の埋められたセルにより示されているピクセルは、この平均明るさ計算についての『関心対象であるピクセル』として用いられる。平均の明るさは、この関心対象であるピクセルに隣接するピクセルを用いることにより計算される。この較正手続きに用いられるものを含む殆どのデジタルカメラの光センサは、図３Ａ〜３Ｃに関して前に説明したように、２タイプの光センサの行を使用する。その第１はＲＧＲＧＲＧ（Ｒ＝赤、Ｇ＝緑、およびＢ＝青）感色光センサ素子の行であり、第２はＧＢＧＢＧＢ感色光センサ素子の行である。第１のタイプは図６においてフレームに接して描かれているが、第２のタイプは図６においてフレームなしで描かれている。従って、画像の所与のピクセルについての平均の明るさを計算するために、光センサの、同様の構成の行の中の隣接するピクセルからの強度データを読み、そして平均化することが必要である。これは、フレームと接している行の中のピクセルが、フレームと接している他の行の中の対応するピクセルと平均化され、フレームと接していない行の中のピクセルが、フレームと接していない他の行の中の対応するピクセルと平均化されるということを意味する。具体的に述べると、これは、関心対象であるピクセルを含んでいてフレームと接する図６の行の中のピクセルが、その上および下の、フレームと接している行と対応するピクセルベースで平均化されることを必要とする。好ましくは、どのラインのどのピクセルも平均化される。各行の緑色成分が平均明るさ計算において充分に表されることを保証することが必要であるので、これは重要なことである。また、平均の明るさを計算しなければならないピクセルが画像の縁のピクセルであるときには、より少数のピクセルが平均化されることになるということにも注意しなければならない。従って、そのピクセルが画像の左縁にあるならば、右側の隣のものだけが平均に含まれる。

以下の『勾配計算』についての説明と前の『平均の明るさ』についての説明とは各原色について別々の平均明るさおよび別々のブロック勾配計算の使用に特に言及していないけれども、この実施形態はこのように実施され得る。

例として、デジタルカメラでは、レンズ或いは光センサの不均一な光応答に起因して画像がその中心部においてその隅とは異なる光強度で記憶され表示される可能性がある。この強度は、水平ラインまたは垂直な列の始端部ではそのラインまたは列の中央でよりも低く、そのラインまたは列の終端部で再び高くなるように、水平方向および垂直方向の両方に変化することが良くある。シーンが取り込まれるときに画像を均一な明るさで取り込み、記憶させ表示するために、明るさのこれらの変化が較正時に測定され、後にこれらの変化を補償するために使用される。

使用される較正手続きにおいて、明るさの変化は、どのブロックについてもｄＸ勾配と、ｄＹ勾配と２次部分勾配ｄＸＹとを計算することによって測定される。ブロックのｄＸ勾配は、そのブロックのピクセルの一番上のラインを横切るときの光強度の変化分を表し、ｄＸＹ勾配は、１つのブロックのピクセルの一番上のラインから底のラインまで、連続するライン間でのｄＸ勾配の変化分を表す。例えば、ブロックのラインｉの明るさ変化分は、ｄＸ勾配とブロックのｉ＊ｄＸＹ勾配との和によって表される。ｄＹ勾配は、画像の第１の列を構成する連続するブロック同士の間での垂直方向における明るさ変化分を表す。

始めに画像の最大平均明るさを有する画像ブロックを見つけ出し、この平均最大明るさ値を、関心対象である画像ブロックの平均明るさで割ることによって、この画像の各ブロックについて勾配ｄＸ、ｄＹおよびｄＸＹが計算される。その結果としての比率は『ゲイン』と称される。

ｄＸ、ｄＹおよびｄＸＹ勾配を計算するアルゴリズムは、以下の３つの勾配テーブルを作る。
１）ＨＧＳＴ（水平ゲイン勾配テーブル）−ｄＸ勾配テーブルであり、１２８個のエントリを有し、各エントリは２２ビット（１符号、２１フラクション）を有する。
２）ＶＧＳＴ２（垂直ゲイン勾配テーブル）−ｄＸＹ勾配テーブルであり、１２８個のエントリを有し、各エントリは１７ビット幅（１符合ビット、１６フラクションビット）である。
３）ＶＧＳＴ１（垂直ゲイン勾配テーブル）−ｄＹ勾配テーブルであり、８個のエントリを有し、各エントリは２２ビット幅（１符合、２１フラクション）である。

アルゴリズムは『基本ゲイン』も与える。基本ゲインは、画像の第１のブロックのゲインであり、後に画像の左上ピクセル（Ｘ₀ ，Ｙ₀ ）についてのゲイン係数として画像補正プロセスで使用される。ゲインは２６ビットエントリ（２整数、２４フラクション）で与えられる。
較正アルゴリズムは、以下のように、より詳しく記述される。
１）始めに最大平均明るさが見つけ出される（全てのブロックの平均明るさが計算された後に）。
２）最大平均明るさを用いて基本ゲインが計算される。
３）画像の各ブロックについてｄＸ、ｄＹおよびｄＸＹ勾配が計算される。これらの勾配は以下のように計算される。
第１のラインの第１のブロック：
ａ）ｄＸ勾配が（Ｇａｉｎ_B −Ｂａｓｉｃ＿ｇａｉｎ）／Ｄ_ABとして計算される。
ｂ）ｄＹ勾配が（Ｇａｉｎ_C −Ｂａｓｉｃ＿ｇａｉｎ）／Ｄ_ACとして計算される。
両方の勾配について、Ｂａｓｉｃ＿ｇａｉｎはＧａｉｎ_A の値を有する（図５を参照）。
ラインｉの第１のブロック：
ａ）ｄＸ勾配が（Ｇａｉｎ_B −Ｂａｓｉｃ＿ｇａｉｎ_(i) ）／Ｄ_ABとして計算される。
ｂ）ｄＹ勾配が（Ｇａｉｎ_C −Ｂａｓｉｃ＿ｇａｉｎ_(i) ）／Ｄ_ACとして計算される。
両方の勾配についてＢａｓｉｃ＿ｇａｉｎ_(i) は（Ｂａｓｉｃ＿ｇａｉｎ_(i-1) ＋ｄＹ_(i-1) ＊Ｈｅｉｇｈｔ_(i-1) ）として計算される。
ラインｉのブロックｊ：
ａ）ｄＸ勾配が（Ｇａｉｎ_B −Ｂａｓｉｃ＿ｇａｉｎ_(j) ）／Ｄ_ABとして計算され、ここでＢａｓｉｃ＿ｇａｉｎ_(j) は（Ｂａｓｉｃ＿ｇａｉｎ_(j-1) ＋ｄＸ_(j-1) ＊Ｗｉｄｔｈ_(j-1) ）として計算される。
ラインｉ内の各ブロックｊについて、そのｄＸＹ勾配を（ｄＸ_(i+1) −ｄＸ_(i) ）／Ｄ_ACとして計算する。
４）作られた勾配テーブルと基本ゲインとは製造プロセス中にデジタルカメラの不揮発性メモリ（例えば、図１および２の４９）に格納され、後に、前述したようにシェーディング不均一性を補償するために使用される。

結論
本発明は特定の実施形態に関して説明してきたが、本発明が添付されている特許請求の範囲の全範囲内においてその権利が保護されるべきであることが理解できよう。

本発明の手法を利用しうる電子ビデオ装置を概略的に示す。 図１の装置の電子処理システムの一部のブロック図である。 図２のシステムによるビデオデータの修正を示す。 図２のシステムによるビデオデータの修正を示す。 図２のシステムによるビデオデータの修正を示す。 強度シェーディング補正係数がブロックベースで記憶されるようになっている、図１および２のカメラを較正して使用するために使われる光センサのピクセルのブロックへの論理的編成を示す。 図４のピクセルのブロックの１つの例である。 カメラまたは他の関心対象である光学系の較正時に実行される計算の１つを示す。

Claims (19)

1. 関心対象である光パターンに重なったシェーディング強度パターンについて感光ピクセルの２次元アレイから得られたデータを補償する方法において、
   前記アレイの少なくとも１つのピクセルのシェーディング強度パターンの少なくとも１つの基本値と、前記アレイにおける行および列の両方でのピクセル間のシェーディング強度パターンの変化分とをメモリに格納するステップと、
   前記少なくとも１つの基本値および前記変化分から個々のピクセルについて補償係数を計算するステップと、
   前記計算された補償係数を前記アレイの前記個々のピクセルから得られたデータと結合させ、これにより前記ピクセルから得られたデータを前記シェーディング強度パターンについて補正するステップと、
   を含む方法。
2. 前記ピクセルのアレイは、その行および列の両方に複数のピクセルを有する複数の隣接するブロックに分割され、個々のブロックについて前記メモリに格納された変化分は、行方向における個々のピクセルに沿っての前記シェーディング強度パターンの第１の変化率と列方向における個々のピクセルに沿っての前記シェーディング強度パターンの第２の変化率とを含む請求項１記載の方法。
3. 個々のブロックについて前記メモリに格納された変化分は、行方向における個々のピクセルに沿っての前記シェーディング強度パターンの変化率の二次導関数を付加的に含む請求項２記載の方法。
4. 前記計算するステップおよび結合させるステップは、前記データが前記ピクセルのアレイから得られるのと少なくとも同じ速度で前記個々のピクセルについて実行される請求項１記載の方法。
5. 前記シェーディング強度パターンは、光学場をセンサ上に画像化する光学系、前記感光ピクセルアレイ自体、或いは前記光学系およびアレイを収容するエンクロージャの内面からの光反射により導入された強度変動を含む請求項１記載の方法。
6. 少なくとも１つの基本値と変化分とを格納するステップは、前記感光ピクセルのアレイについてのシェーディング強度パターン値の複数のセットを、複数の色成分の各々について１データセットずつ、維持することを含む請求項１記載の方法。
7. 前記格納するステップ、計算するステップ、および結合させるステップの機能は、全て単一の集積回路チップ上で達成される請求項１記載の方法。
8. 前記格納するステップ、計算するステップ、および結合させるステップの機能は、全てこれらの機能を実行するために専用される電子回路により実行される請求項１記載の方法。
9. 光センサからのデジタルビデオ信号を、光学系により前記光センサに向けられた光学場における強度シェーディング変動について補正する方法であって、前記画像センサは前記光検出素子がラスタパターンで走査されるときに前記ビデオ信号を生成する個々の光検出素子の２次元アレイを有する方法において、
   前記光検出素子のアレイのブロックにおける個々のピクセル補正値の勾配を含む画像補正データを前記光学場の少なくとも２つの色成分の各々について維持するステップと、
   前記個々のピクセル強度補正値を前記補正データ勾配から計算するステップと、
   前記個々のピクセル強度補正値を、対応する光検出素子の画像センサビデオ信号と結合させ、これにより前記デジタルビデオ信号を補正するステップと、
   を含む方法。
10. 集積回路チップにおいて、
    所定パターンに従って２次元光学像を線形に走査することから得られた個々の光検出素子のデータのストリームを受け取って処理することのできる回路を含む集積回路チップにおいて、
    前記２次元光学像の線形走査の全体にわたって、先行する光検出素子について決定された補正値に、記憶されている増分値を加えることによって、走査されている前記光学像と同期して、走査された光学像の補正値を決定する前記回路の第１の部分と、
    入ってくるデータと前記補正値とを受け取って、個々の光検出素子のデータの修正済みストリームを出力する前記回路の第２の部分と、
    を備える集積回路チップ。
11. ビデオ撮像装置において、
    ラスタパターンで走査されてその上の光学輻射の強度を表すデータのシリアル・ストリームを出力する検出素子の２次元アレイを有する光センサと、
    前記センサに光学輻射場を向けるように前記センサに関して固定された光学系と、
    少なくとも前記光センサおよび光学系についての強度補正関数を記憶するメモリであって、前記補正関数が前記アレイの行および列の両方における前記検出素子のうちの連続する１つ１つの検出素子の値の間の変化として定義され、全体にわたって均一な強度を有する光学場を見る前記装置光学系によって前記光センサを通して前記補正関数が測定されるメモリと、
    前記メモリから前記検出素子のうちの連続する１つ１つの検出素子の値の間の変化の値を読み出し、それから個々のピクセルからのデータのシリアル・ストリームに対してなされるべき強度補正の量を計算する専用補正決定回路と、
    前記光センサから出力された前記データのシリアル・ストリームを前記強度補正の決定された量で修正し、これにより画像化された光学場の全体にわたる強度変動について前記データのシリアル・ストリームを補正する結合回路と、
    を備えるビデオ撮像装置。
12. 前記センサは前記センサに当たった光学輻射の複数の個々の色成分の強度を表すデータのシリアル・ストリームを出力し、前記メモリは、その複数の色成分の各々についての補正データを格納する請求項１１記載のビデオ撮像装置。
13. 関心対象である光パターンに重なったシェーディング強度パターンについて感光ピクセルの２次元アレイから得られたデータを補償する方法において、
    前記アレイの少なくとも１つのピクセルのシェーディング強度パターンの少なくとも１つの基本値と、前記アレイにおける行および列の両方でのピクセル間のシェーディング強度パターンの変化分と、前記アレイにおける少なくとも垂直方向における個々のピクセルに沿っての前記シェーディング強度パターンの変化分の２次導関数とをメモリに格納するステップと、
    前記少なくとも１つの基本値、前記変化分および前記２次導関数から個々のピクセルについて補償係数を計算するステップと、
    前記計算された補償係数を前記アレイの前記個々のピクセルから得られたデータと結合させ、これにより前記ピクセルから得られたデータを前記シェーディング強度パターンについて補正するステップと、
    を含む方法。
14. 前記ピクセルのアレイは、その行および列の両方に複数のピクセルを有する複数の隣接するブロックに分割され、個々のブロックについて前記メモリに格納された変化分は、行方向における個々のピクセルに沿っての前記シェーディング強度パターンの第１の変化率と列方向における個々のピクセルに沿っての前記シェーディング強度パターンの第２の変化率とを含む請求項１３記載の方法。
15. 前記計算するステップおよび結合させるステップは、前記データが前記ピクセルのアレイから得られるのと少なくとも同じ速度で前記個々のピクセルについて実行される請求項１３記載の方法。
16. 前記シェーディング強度パターンは、光学場をセンサ上に画像化する光学系、前記感光ピクセルアレイ自体、並びに前記光学系およびアレイを収容するエンクロージャの内面からの光反射のうちのいずれか１つ以上により導入された強度変動を含む請求項１３記載の方法。
17. 前記少なくとも１つの基本値と変化分と２次導関数とを格納するステップは、前記感光ピクセルのアレイについてのシェーディング強度パターン値の複数のセットを、複数の色成分の各々について１データセットずつ、維持することを含む請求項１３記載の方法。
18. 前記格納するステップ、計算するステップ、および結合させるステップの機能は、全て単一の集積回路チップ上で達成される請求項１３記載の方法。
19. 前記格納するステップ、計算するステップ、および結合させるステップの機能は、全てこれらの機能を実行するために専用される電子回路により実行される請求項１８記載の方法。

Images