JP2007511914A - 発光ダイオードおよびその他の光電モジュールに対するエコノミーな、小型化されたコンストラクションおよびコネクション技術 - Google Patents

発光ダイオードおよびその他の光電モジュールに対するエコノミーな、小型化されたコンストラクションおよびコネクション技術 Download PDF

Info

Publication number
JP2007511914A
JP2007511914A JP2006540423A JP2006540423A JP2007511914A JP 2007511914 A JP2007511914 A JP 2007511914A JP 2006540423 A JP2006540423 A JP 2006540423A JP 2006540423 A JP2006540423 A JP 2006540423A JP 2007511914 A JP2007511914 A JP 2007511914A
Authority
JP
Japan
Prior art keywords
photoelectric element
planar
substrate
product according
isolation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006540423A
Other languages
English (en)
Inventor
ギュンター エヴァルト
ゾルク イェルク−エーリッヒ
ヴァイトナー カール
ツァプフ イェルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2007511914A publication Critical patent/JP2007511914A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

生産物はプレーナ形にコンタクト形成されている光電素子を備えた基板を有している。

Description

個々のＬＥＤおよび照明モジュール（コンパクトな光源＝Compact Light Source）の製造の際に、チップと基板との間の電気的なコンタクト形成技術として主に、ワイヤボンディングおよびはんだ付けもしくは導電性接着剤を用いたチップマウントが使用される。このような仕方で、照明モジュール用の実装可能な素子またはＬＥＤアレイも形成される。通例のコンストラクションプロセスは次の通りである：
− ダイボンディング：単数または複数のチップを充填されている導電性接着剤中に置き（接着する）かつ接着剤を硬化させるまたは
− チップをはんだを用いて、高温中におよび場合によっては加圧しながらマウントする（はんだ付けする／合金化する）、
− ワイヤボンディング：ワイヤコンタクト形成によりチップを電気的に接続する、
− 鋳込みまたは射出成形技術により透明な材料（エポキシ、シリコーン、アクリラート、ポリウレタンおよびその他のポリマー）を用いてチップをカプセル化し、
− ソーイング、ウオータービーム切断またはレーザ分離によりパネルを個別化する。
小型化が進む中で市場ではますます小さくなった高さの部品が求められる。その際製品はエコノミーでありかつ信頼性の高いものでなければならない。しかもチップ・アレイの場合には非常に高い信頼性が要求される。さらに連結技術は高いフレキシビリティを提供して、デザイン変化にフレキシブルかつエコノミーに対応できるようでなければならない。
このことから出発して本発明の課題は、上に述べた要求に応える、基板および光電素子を備えたモジュール並びにその製造もしくは作製方法を提供することである。
この課題は、独立請求項に記載の本発明により解決される。有利な実施形態は従属請求項に記載されている。
これによれば基板は、プレーナ形にコンタクト形成されている光電素子を有している。すなわちコンタクト形成はもはや、場合によっては基板および素子から間隔をおいてガイドされている厚いワイヤを介してではなく、例えば銅層の形のプレーナ形の、平面的な、扁平な導体ストラクチャによって行われる。
プレーナ形のコンタクト形成によって、基板および光電素子から成るモジュールの特別僅かな構造高さが生じる。
光電素子は例えば、基板上の別の光電素子とコンタクト形成されていることができる。殊に導電エレメント、例えば基板の導体路にプレーナ形にコンタクト形成されている。
プレーナ形のコンタクト形成を基板および／または光電素子からできるだけ僅かな間隔をおいてガイドするために、基板および／または光電素子は少なくとも部分的にアイソレーション層を備えており、該アイソレーション層上に光電素子のプレーナ形のコンタクト形成のためにプレーナ形の導電ストラクチャが配置されている。
アイソレーション層はフィルム、ラッカおよび／またはポリマー層によって形成されていてよい。この層をラミネート加工、蒸着、プリントおよび／または吹き付けにより形成することができる。アイソレーション層の構造化は例えばレーザ、（プラズマ）エッチング、インクジェットおよび／またはホト構造化を用いて行うことができる。ポリマーとして殊にパリレンを使用することができる。
光電素子に対して環境との光相互作用が行われるようにすることが可能である。このことは特別有利には２つの形式で実現される：
− 一方においてアイソレーション層は全体としてまたは殊に光電素子の出射および／または入射開口の領域において（高度に）透明であるようにする。
− 他方においてアイソレーション層中に光電素子の出射および／または入射開口の領域においてウィンドウが開口されているようにする。ウィンドウは、例えばアイソレーション層がフィルムによって形成されるとき、層を被着する前に既にフィルム中に存在しているものであってよい。しかし択一的に、層の被着後であっても上述の手法を用いて層の相応の構造化によって開口される。
この種のウィンドウは有利にはアイソレーション層において光電素子の１つまたは複数の電気的なコンタクト箇所の領域においても設けられている。その場合ウィンドウを通して、プレーナ形の導電ストラクチャは光電素子のコンタクト箇所までガイドされていることができる。
このような構造を採用しようとする場合、アイソレーション層および／またはプレーナ形の導電ストラクチャは光電素子の出射および／または入射開口も被覆していることができる。このために殊にプレーナ形の導電ストラクチャは反射性に実現されており、その結果例えば光が光電素子に再反射されかつこの光は別の出射開口で離れることができる。こうしてプレーナ形のコンタクト形成を介して付加的に光ガイドが実現される。
光電素子は例えば、ＬＥＤ、殊にＯＬＥＤおよび／または光電池素子である。基板としてプリント基板、セラミック、殊に両側において銅が貼り付けられているフレックス、例えば打ち抜かれたまたはエッチングされたリードフレームまたは、例えばチップカードまたはフレキシブルな回路の製造の際に使用されるような層構成を使用することができる。
有利には基板および光電素子を有する生産物の高さは０．４ｍｍより低い。
光電素子を備えた基板を有している生産物を製造するための方法において光電素子はプレーナ形にコンタクト形成される。方法の有利な実施形態は生産物の有利な実施形態に対応しており、その逆も当てはまる。
本発明の別の利点および特徴は図面に基づいた実施例の説明から分かってくる。その際：
図１はプレーナ形コンタクト形成された光電素子を備えている基板を有している生産物の断面を略示し、
図２はプレーナ形コンタクト形成された光電素子を備えている基板を有している択一的な生産物の断面を略示し、
図３はプレーナ形コンタクト形成された光電素子と従来のコンタクト形成された光電素子との比較を平面にて示し、
図４はプレーナ形コンタクト形成された光電素子と従来のコンタクト形成された光電素子との、出射に関する比較を示している。
最初に、コンストラクションおよびコネクション技術のいくつかの基本的な特徴について説明したい。
例えばチップの形における１つまたは複数の光電素子は接着またははんだ付けにより基板に固定される。その際にコンタクトパッドの形のコンタクト箇所の、光電素子の上面への電気的な結合はプレーナ形コンタクト形成法によって行われる。このことは例えば電気的な絶縁フィルムのラミネート加工およびこのフィルムに対する金属ストラクチャの形のプレーナ形の導電ストラクチャによるコンタクト形成に基づいている。絶縁フィルムの形のものに代わって絶縁性の層を、例えばラッカ塗り、蒸着またはプリントのような別の方法によって生成することもできる。
アイソレーションフィルムの形のアイソレーション層のために：
− 例えばオートクレーブにおけるアイソスタチックラミネート加工によるまたはホット・ロール・ラミネータの使用によるまたは真空中ホット・プレスにおける被着。
− フィルムは光電素子から放出されるまたは吸収される光の波長領域において透明とすることができる。その場合フィルムの部分的な除去が必要である。フィルムはその場合クリア・モールド・コンパウンドの保護機能も引き受けることができる。
− フィルムが十分に透明でない場合、フィルムは、ＬＥＤタイプに応じてチップ側面および／またはチップ上面での出射が最大化されるように構造化することができる。このことは例えばレーザアプレーションによってフレキシブルかつトポグラフィーに無関係に行うことができる。
− 適当なラミネート加工法により、アイソレーションフィルムがチップ表面をなぞるように実現することができる。これにより、エッジおよびコーナ領域においても信頼性を高めるために完全なアイソレーション機能が生じるようにすることができる。
金属構造体の形のプレーナ形の導電ストラクチャによるコンタクト形成のために種々の態様がある：
− 適当な金属化プロセス、例えばスパッタリングまたは蒸着による薄いスタート層の被着、引き続く、例え銅の無電流または電気メッキ析出による選択的な増強を介する電気的な結合。
− 絶縁フィルムは例えば金属フィルムの貼り付けにより導電的に成膜される。それからこの金属フィルムはラミネート加工プロセスの前または後ろで構造化される。チップと金属構造との間の結合はチップ・パッド上の高められた、特別ラフなバンプの場合機械的な圧力によってまたは部分的な電気メッキまたは無電流析出によっても行うことができる。この場合ウェハレベルにおけるアルミニウム・チップ・パッドの精密加工が有利である。
− 結合は市販のプレスにおける予め成型されたプレス工具の使用によって行うことができる。
− 導電性の金属構造体は圧力プロセスによって被着することができる。
図１においてエッチングされた銅のリードフレームの形における基板２を有している生産物１が分かる。その際リードフレームの銅はニッケル−金メッキによって取り囲まれていて、はんだ付け特性が改善されるようになっている。基板２にチップの形の光電素子３が配置されておりかつ基板２と導電接着剤またははんだ４を介して電気的および機械的にコネクションされている。
基板２および光電素子３の上にフィルムの形のアイソレーション層５がガイドされている。アイソレーション層５は光電素子３の出射開口の領域においてウィンドウによって開口されている。光電素子３のコンタクト形成のために金属化部の形のプレーナ形の導電ストラクチャ６がアイソレーション層５の上に、光電素子のコンタクト箇所および基板２の導体路７までガイドされている。
基板２は光電素子３、アイソレーション層５およびプレーナ形の導電ストラクチャ６と一緒にクリア・モールド・コンパウンドの形の保護成形材８中に鋳込まれている。生産物１は約１５０μｍ高である。
図２に図示の生産物１は図１に図示のものに、アイソレーション層５が透明であり、それ故に光電素子３の出射開口の領域においても通っている点を除いて対応している。そこにはウィンドウは開口されておらず、光電素子３の、該光電素子がプレーナ形の導電ストラクチャ６と電気的に接続されているコンタクト箇所にだけ開口されている。透明なアイソレーション層５は光電素子３の出射開口の領域において殊に顔料を含んでいて出射光がカラーになるようになっている。
図３において左側に、大きな中央の出射部およびこの出射部を完全に取り囲んでいる縁コンタクト形成部を備えているプレーナ形にコンタクト形成された光電素子３が示されており、エッジコンタクト形成部はプレーナ形の導電ストラクチャ６とその下に隠れているアイソレーション層とから成っている。択一的にエッジコンタクト形成部は光電素子３のコンタクト箇所および意図的な光ガイドの構成に応じて、完全には周りを取り囲んでおらず、光電素子３の、基板２とは反対の側の端面に対する単数または複数の個々の箇所においてだけ延在している。
図３の右側には、従来技術に従って１２０μｍのワイヤボンディングを介してワイヤ９にコンタクト形成されている光電素子３が分かる。明らかであるように、光電素子３の出射開口の大部分が覆われる。
光ガイドの際のプレーナ形のコンタクト形成の利点は図４において特別明らかになる。ここでも左側に、アイソレーション層５およびプレーナ形の導電ストラクチャ６によってプレーナ形にコンタクト形成されている、基板２上の光電素子３が示されている。光電素子３の、出射が所望されないすべての出射開口は絶縁フィルム５およびプレーナ形の導電ストラクチャ６によって被覆される。これらが反射性に実現されているならば、光は光電素子３に再反射されて、ついには設けられている出射開口で出射されることになる。
これに対して図４に図示の、右側の従来技術の場合には、所望の出射領域の大部分がボンディングワイヤによって被覆される。その代わりに光は不都合にも基板２に対して平行に光電素子３の側面から出射する。
これに対してプレーナ形にコンタクト形成された光電素子３の場合光は所望通り、光電素子３の、基板２とは反対側の端面にてしかも基板２に対してほぼ垂直に出射する。
説明してきたコンストラクションおよびコネクション技術は次の利点を有している：
− 小面積のコンタクト形成および可変のレイアウトにより発光効率を最大限高めることができる。
− 選択されるコンタクト導体ディメンジョンによる均質な電流分布の結果で発光効率が高められる。
− 極めて薄い、小型化されたコンストラクション。
− プレーナ形のコンタクト形成により、被覆するモールド材を薄くすることができる。
− プレーナ形のコンタクト形成により、面状に取り付けられる冷却体による効率のよい放熱が可能になる。
− 整合されている材料特性、例えばＣＴＥ（Coeffizient of Thermal Expansion）、Ｔｇ（Temeratur des Glasuebergangs）などによる高い信頼性。
− アイソレーションフィルムの光学特性が適当に選択されている場合、アイソレーションフィルムはクリア・モールド・コンパウンドの保護機能を一緒に引き受けることができ、その結果該クリア・モールド・コンパウンドは必要でない。
− ブルーから白への光変換のための蛍光物質を顔料としてフィルム内に入れておくことができる。このようにして正確に所定なフィルム厚およびフィルムにおける顔料濃度を介して色座標の申し分ない制御が可能である。
プレーナ形コンタクト形成された光電素子を備えている基板を有している生産物の断面略図 プレーナ形コンタクト形成された光電素子を備えている基板を有している択一的な生産物の断面略図 プレーナ形コンタクト形成された光電素子と従来のコンタクト形成された光電素子との比較を示す平面略図 プレーナ形コンタクト形成された光電素子と従来のコンタクト形成された光電素子との、出射に関する比較を示す略図

Claims (13)

  1. 光電素子（３）を備えた基板を有している生産物において、
    光電素子（３）はプレーナ形にコンタクト形成されている
    ことを特徴とする生産物。
  2. 基板（２）は導電エレメント（７）、殊に導体路を有しており、該導電エレメントに光電素子（３）がプレーナ形にコンタクト形成されている
    請求項１記載の生産物。
  3. 基板（２）および／または光電素子（３）は少なくとも部分的にアイソレーション層（５）を備えており、該アイソレーション層上に光電素子（３）のプレーナ形のコンタクト形成のためにプレーナ形の導電ストラクチャ（６）が配置されている
    請求項１または２記載の生産物。
  4. アイソレーション層（５）はフィルム、ラッカおよび／またはポリマー層である
    請求項３記載の生産物。
  5. アイソレーション層（５）は光電素子（３）の出射および／または入射開口の領域において透明である
    請求項３または４記載の生産物。
  6. アイソレーション層中、光電素子（３）の出射および／または入射開口の領域においてウィンドウが開口されている
    請求項３または４記載の生産物。
  7. アイソレーション層中、光電素子（３）のコンタクト箇所の領域においてウィンドウが開口されており、該ウィンドウを通ってプレーナ形の導電ストラクチャが光電素子のコンタクト箇所に導かれている
    請求項３から６までのいずれか１項記載の生産物。
  8. アイソレーション層（５）は光電素子（３）によって放出されるまたは吸収される光を色付けるための顔料を含んでいる
    請求項３から７までのいずれか１項記載の生産物。
  9. プレーナ形のコンタクト形成は光電素子の出射および／または入射開口を少なくとも部分的に被覆している
    請求項３から８までのいずれか１項記載の生産物。
  10. 光電素子（３）はＬＥＤ、例えばＯＬＥＤおよび／または光電池素子である
    請求項３から９までのいずれか１項記載の生産物。
  11. 基板（２）はプリント基板、フレックスまたはリードフレームである
    請求項３から１０までのいずれか１項記載の生産物。
  12. 生産物（１）の高さは０．４ｍｍより低い
    請求項３から１１までのいずれか１項記載の生産物。
  13. 光電素子（３）を備えた基板を有している生産物（１）の製造方法において、
    光電素子（３）をプレーナ形にコンタクト形成する
    ことを特徴とする生産物の製造方法。
JP2006540423A 2003-11-17 2004-10-27 発光ダイオードおよびその他の光電モジュールに対するエコノミーな、小型化されたコンストラクションおよびコネクション技術 Pending JP2007511914A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10353679A DE10353679A1 (de) 2003-11-17 2003-11-17 Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
PCT/EP2004/052676 WO2005050746A2 (de) 2003-11-17 2004-10-27 Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leuchtdioden und andere optoelektronische module

Publications (1)

Publication Number Publication Date
JP2007511914A true JP2007511914A (ja) 2007-05-10

Family

ID=34530247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006540423A Pending JP2007511914A (ja) 2003-11-17 2004-10-27 発光ダイオードおよびその他の光電モジュールに対するエコノミーな、小型化されたコンストラクションおよびコネクション技術

Country Status (8)

Country Link
US (1) US7759754B2 (ja)
EP (2) EP1685603B1 (ja)
JP (1) JP2007511914A (ja)
KR (1) KR101164259B1 (ja)
CN (2) CN102088056A (ja)
DE (1) DE10353679A1 (ja)
TW (1) TWI305426B (ja)
WO (1) WO2005050746A2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005019375A1 (de) 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh LED-Array
JP2007036030A (ja) * 2005-07-28 2007-02-08 Nichia Chem Ind Ltd 発光装置及びその製造方法
DE102005055293A1 (de) 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
DE102005041099A1 (de) * 2005-08-30 2007-03-29 Osram Opto Semiconductors Gmbh LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik
DE102006015117A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
DE102007011123A1 (de) * 2007-03-07 2008-09-11 Osram Opto Semiconductors Gmbh Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul
DE102007015893A1 (de) * 2007-04-02 2008-10-09 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zum Betrieb und Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102008006757A1 (de) 2008-01-30 2009-08-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Bauelement
TW200937667A (en) * 2008-02-20 2009-09-01 Advanced Optoelectronic Tech Package structure of chemical compound semiconductor device and fabricating method thereof
DE102008015551A1 (de) * 2008-03-25 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit planarer Kontaktierung und Verfahren zu dessen Herstellung
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
DE102008049188A1 (de) 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102008049069B8 (de) 2008-09-26 2020-10-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
US7955873B2 (en) * 2009-03-31 2011-06-07 Infineon Technologies Ag Method of fabricating a semiconductor device
DE102009039891A1 (de) 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Modul aufweisend zumindest einen ersten Halbleiterkörper mit einer Strahlungsaustrittsseite und einer Isolationsschicht und Verfahren zu dessen Herstellung
DE102009039890A1 (de) 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Halbleiterkörper, einer Isolationsschicht und einer planaren Leitstruktur und Verfahren zu dessen Herstellung
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
DE102010032497A1 (de) * 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
US20120052458A1 (en) * 2010-08-24 2012-03-01 Roger Harman Removable orthodontic or orthopedic appliance with inlaid design piece and the method of construction
JP5625778B2 (ja) * 2010-11-12 2014-11-19 富士ゼロックス株式会社 発光チップ、発光装置、プリントヘッドおよび画像形成装置
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
DE102012200327B4 (de) 2012-01-11 2022-01-05 Osram Gmbh Optoelektronisches Bauelement
DE102013210668A1 (de) * 2013-06-07 2014-12-11 Würth Elektronik GmbH & Co. KG Verfahren zur Herstellung eines optischen Moduls
DE102016109519A1 (de) 2016-05-24 2017-11-30 Osram Gmbh Eindeckungsteil für ein Gewächshaus, Gewächshaus und Verwendung einer Schicht für ein Eindeckungsteil
DE102020119511A1 (de) 2020-07-23 2022-01-27 Ic-Haus Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570080A (en) * 1978-11-21 1980-05-27 Nec Corp Preparation of luminous display device
JPH1187779A (ja) * 1997-09-04 1999-03-30 Rohm Co Ltd チップ型発光素子
US20020096254A1 (en) * 2001-01-22 2002-07-25 Michael Kober Optical device module and method of fabrication
WO2003063312A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Dispositif laser a semi-conducteurs a base de nitrures et son procede de fabrication
US20030160258A1 (en) * 2001-12-03 2003-08-28 Sony Corporation Electronic part and method of producing the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005457A (en) * 1975-07-10 1977-01-25 Semimetals, Inc. Semiconductor assembly, method of manufacturing same, and bonding agent therefor
JPS58130375A (ja) * 1982-01-29 1983-08-03 株式会社東芝 デイスプレイ装置
KR910006706B1 (ko) 1988-12-12 1991-08-31 삼성전자 주식회사 발광다이오드 어레이 헤드의 제조방법
FR2685561B1 (fr) * 1991-12-20 1994-02-04 Thomson Hybrides Procede de cablage d'une barrette de lasers et barrette cablee par ce procede.
DE4228274C2 (de) 1992-08-26 1996-02-29 Siemens Ag Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
JP3825475B2 (ja) * 1995-06-30 2006-09-27 株式会社 東芝 電子部品の製造方法
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
US6130465A (en) * 1997-10-29 2000-10-10 Light Point Systems Inc. Micro-solar assembly
US6412971B1 (en) * 1998-01-02 2002-07-02 General Electric Company Light source including an array of light emitting semiconductor devices and control method
DE19901918A1 (de) * 1998-01-28 1999-07-29 Rohm Co Ltd Halbleitende lichtemittierende Vorrichtung
JPH11220170A (ja) 1998-01-29 1999-08-10 Rohm Co Ltd 発光ダイオード素子
US6184544B1 (en) 1998-01-29 2001-02-06 Rohm Co., Ltd. Semiconductor light emitting device with light reflective current diffusion layer
TW420965B (en) * 1998-07-14 2001-02-01 Matsushita Electric Ind Co Ltd Dispersion-type electroluminescence element
US6373188B1 (en) * 1998-12-22 2002-04-16 Honeywell International Inc. Efficient solid-state light emitting device with excited phosphors for producing a visible light output
JP4411695B2 (ja) 1999-07-28 2010-02-10 日亜化学工業株式会社 窒化物半導体発光素子
US6291841B1 (en) * 2000-01-10 2001-09-18 Jiahn-Chang Wu Flat interconnection semiconductor package
US6932516B2 (en) * 2000-07-19 2005-08-23 Canon Kabushiki Kaisha Surface optical device apparatus, method of fabricating the same, and apparatus using the same
JP2002324919A (ja) * 2001-02-26 2002-11-08 Sharp Corp 発光ダイオードおよびその製造方法
US6687268B2 (en) * 2001-03-26 2004-02-03 Seiko Epson Corporation Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
WO2002089221A1 (en) * 2001-04-23 2002-11-07 Matsushita Electric Works, Ltd. Light emitting device comprising led chip
JP2003218392A (ja) 2002-01-17 2003-07-31 Sony Corp 画像表示装置及びその製造方法
US7078737B2 (en) * 2002-09-02 2006-07-18 Matsushita Electric Industrial Co., Ltd. Light-emitting device
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
DE10308866A1 (de) * 2003-02-28 2004-09-09 Osram Opto Semiconductors Gmbh Beleuchtungsmodul und Verfahren zu dessen Herstellung
EP1523043B1 (en) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
US7622743B2 (en) * 2003-11-04 2009-11-24 Panasonic Corporation Semiconductor light emitting device, lighting module, lighting apparatus, and manufacturing method of semiconductor light emitting device
JP4805831B2 (ja) * 2004-03-18 2011-11-02 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
JP5139005B2 (ja) * 2007-08-22 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570080A (en) * 1978-11-21 1980-05-27 Nec Corp Preparation of luminous display device
JPH1187779A (ja) * 1997-09-04 1999-03-30 Rohm Co Ltd チップ型発光素子
US20020096254A1 (en) * 2001-01-22 2002-07-25 Michael Kober Optical device module and method of fabrication
US20030160258A1 (en) * 2001-12-03 2003-08-28 Sony Corporation Electronic part and method of producing the same
WO2003063312A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Dispositif laser a semi-conducteurs a base de nitrures et son procede de fabrication

Also Published As

Publication number Publication date
US7759754B2 (en) 2010-07-20
EP1685603B1 (de) 2015-09-30
EP1685603A2 (de) 2006-08-02
EP2262016B1 (de) 2019-05-08
TW200529471A (en) 2005-09-01
US20070190290A1 (en) 2007-08-16
EP2262016A2 (de) 2010-12-15
DE10353679A1 (de) 2005-06-02
WO2005050746A3 (de) 2005-07-28
EP2262016A3 (de) 2015-04-29
CN102088056A (zh) 2011-06-08
KR20060099531A (ko) 2006-09-19
TWI305426B (en) 2009-01-11
WO2005050746A2 (de) 2005-06-02
CN1910761A (zh) 2007-02-07
KR101164259B1 (ko) 2012-07-09

Similar Documents

Publication Publication Date Title
JP2007511914A (ja) 発光ダイオードおよびその他の光電モジュールに対するエコノミーな、小型化されたコンストラクションおよびコネクション技術
US8212274B2 (en) Light-emitting diode package and manufacturing method thereof
US9985171B2 (en) Optoelectronic semiconductor component
EP2372801B1 (en) Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages include the same
US5357674A (en) Method of manufacturing a printed circuit board
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
JP3227295B2 (ja) 発光ダイオードの製造方法
KR101283182B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
US20050045903A1 (en) Surface-mounted light-emitting diode and method
US6534330B2 (en) Light irradiating device manufacturing method
US20170288108A1 (en) Light-emitting diode device
US6573028B1 (en) Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module
KR20090046701A (ko) 수지 밀봉 발광체 및 그 제조 방법
KR20060085928A (ko) Ｌｅｄ 반사판과 ｌｅｄ 장치
JP2000223752A (ja) 光半導体装置及びその形成方法
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
US20110101392A1 (en) Package substrate for optical element and method of manufacturing the same
US8030753B2 (en) Semiconductor device and method for making the same
JPH1050734A (ja) チップ型半導体
US20100230692A1 (en) Lamp and production method of lamp
JP5912471B2 (ja) 半導体デバイス
KR20100100229A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR100852100B1 (ko) 초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법
KR20120012677A (ko) 발광 소자 패키지 및 이의 제조방법
KR102277242B1 (ko) Pcb와 구리 합금 기판을 일체화하여 멀티칩 어레이 적용이 가능한 광센서용 기판장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110107