JP2007510295A - 半導体ウェハー処理物の安定性のある絶縁的接合及び導電的接合 - Google Patents
半導体ウェハー処理物の安定性のある絶縁的接合及び導電的接合 Download PDFInfo
- Publication number
- JP2007510295A JP2007510295A JP2006537055A JP2006537055A JP2007510295A JP 2007510295 A JP2007510295 A JP 2007510295A JP 2006537055 A JP2006537055 A JP 2006537055A JP 2006537055 A JP2006537055 A JP 2006537055A JP 2007510295 A JP2007510295 A JP 2007510295A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- glass paste
- glass
- conductive
- process according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/093—Conductive package seal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
この発明は、半導体ウェハーの間もしくは電子的構造物(3)の間において、安全な構成及び電気的接続(5)を形成するための半導体ウェハー処理物(1及び2)の構成方法及び装置に関する。この発明は、安全な構成が、低融点で絶縁層としてふるまう中間ガラス層(6及び6a)からなり、かつ電気的接続(5)が、非導電性ガラスからなる、ことを特徴とする。
【選択図】 図1
【選択図】 図1
Description
この発明は、導電性中間接合層及び非導電性中間接合層によって施される半導体ウェハー処理物の接合工程に関する。この発明は、その工程を用いて構成されるウェハーの配置も含んでいる。
半導体ウェハー処理物の接合工程は、ウェハー処理を行うときにはすでにキャップが特定の構造物を覆蓋している、という状況を作るために、マイクロ電子システム及びマイクロ電子技術システムの製造において用いられる。一方ではこの操作は、次の処理段階の間、精密な機器的構造物を保護するために、及び/又は、ウェハー接合するときには既に個々の要素、例えば光学部品の封止を行い、したがって、特殊な構造物を形成するために、必要である。例えば制御ウェハーと覆蓋ウェハーとを接合するような通常の工程は、陽極接合、かつ直接接合し、かつ低融点の中間ガラス層(ガラスフリット結合)である。
普通は、機器的活性な性質及び/又は電気的活性な性質をもった部品が、制御ウェハーに取り付けられている。一方、覆蓋層は、ほとんどが変形保護(キャップ)として機能すること、かつ、従来技術に関する如何なる電気的構造物を有していないこと、もしくは電気的構造物を極少数有すること、に限られていた。
前記接合処理は、ウェハーが互いに電気的接続を持っていないという特徴を有する。一方で、覆蓋ウェハーそれ自体は導電性を有していない(陽極接合)。他方で、接合過程で形成される中間層は導電性を有していない(直接接合中に酸素バインディング、ガラスフリット接合中に中間ガラス層)。しかしながら、封止接合を用いたときには、覆蓋部全体を接合し及び/又は導電性を有した覆蓋部上の構造物を接合する必要がある。覆蓋部全体の電気的接続は、部分的に特有の可能性、例えばマスに接合するために必要である。
キャパシティブセンサの値に関しては、電極評価が、可能な限り一つの面において設置及び接合処理を行うときにワイヤボンディングを構成するために、制御ウェハーへの接合を有する覆蓋部に必要不可欠である。
マイクロシステムのパッキングデンシティの増加は、制御ウェハーへの電気的接続を有しているならば、覆蓋ウェハー上の回路を評価するのに有利である。今までは、ウェハー同士の電気的接合が、陽極接合の代わりに用いることに限られていた。接続用ウェハーのメタライゼーション部分は、機械的接続となり、かつ、例えばアルミニウムをガラスとシリコンの陽極接合用に圧着されるように(KADARら,Sensors & Actuators A52 (1996) P.151-155参照)ウェハーの接合力により互いに堅固に圧縮されている。
その処理は確定的であるというわけではない。一方では、電気的接続部は実際のウェハーボンド接合の形成を阻害している。他方で、電気的接続部においてはその確実性が疑わしいので接合用物質がない。ガラスフリット結合は、非常に高い接合収率を示し、かつ、溶融した中間ガラス層の平坦化効果により接合用ウェハーの表面を整合し、可能な限りの接合境界面上で金属接合側面を貫通させるので、最も普遍的に用いられる封止目的のウェハー接合処理であると考えられている。
この発明は、ウェハーの模擬的な電気的接続を形成する少なくとも二つの半導体ウェハーの穴を密封した強固な接合の方法において、接合工程を設計するという技術的な目的に基づいている。
この発明の目的は、請求項1、11又は10又は20(処理工程及び製造)を達成することである。
とりわけ、導電性ガラス構造物と絶縁性ガラス構造物との集合体は、ガラスフリット接合中に電気的接続されるように覆蓋ウェハーに接する。
特にこの発明は、電子的評価の構造物を統合したマイクロ電子技術的構造物に適している。さらに、二つ以上の半導体ウェハーは層状に互いに接合されている。覆蓋ウェハー及び制御ウェハーは、この層の中心部において同時に提供される。
この発明の説明及び補足は、図を用いて二つの半導体ウェハーの例により行う。
図1では、電気的接続5が、低融点で、中間ガラス層構造物6、6a、6b、及び制御ウェハー1と覆蓋ウェハー2とをガラス(ガラスペースト)接合するために用いられ、覆蓋ウェハー2と制御ウェハー1とを選択的に接合し、及び/又は、(製造時及び処理時に)両ウェハーの電気活性な構造物3の間に同時に形成される、ということを示している。
処理に関していうと、両ガラス接続6、5の添加及び予融解は別々に、かつ連続的に行われる。第一のガラス接合6(組み立て層)の添加及び予融解が行われ、一定の間隔を空けて第二のガラス接合5の添加及び予融解が行われる。
しかしながら、とりわけ450℃においては、連続的な添加及び予融解が可能である。
ガラスペーストの調整は、半導体技術の通常の範囲及び通常の処理において、従来の予融解を用いる。
導電性ウェハーと非導電性ウェハーとの接合は、例えば接合処理で同時に形成される。このとき、両方に用いられるガラスの温度処理は同じ温度領域で行われる。
制御ウェハー1を固定し、かつ、中間絶縁体7による基台部で絶縁される、金属条導体4は、非導電性ガラス接合部にはめ込まれる。これは、可能な限り覆蓋部2によって保護される構造物3の低インピーダンス接合を形成する。同時に、覆蓋部により覆蓋される構造物は、密閉され、かつ強固にパッキングされる。
主に機械的に支持をするウェハー接合部6、6a、及び6bは、ガラス接合によって提供される。熱膨張に関していうと、シリコンが好適である。電気的接続表面は、機械的圧力を最小にするために小規模に保つべきである。
鳥瞰図2の切断線Aは、図1の断面図を提供するために引かれている。図2においては、覆蓋ウェハーである覆蓋部2は、抽象的に図示しているにとどまっているが、実際は覆蓋部下部に配置される構造物を見ることができるように取り除く。格子模様で示されるウェハー2は、縁部及び構造物3の保護目的の覆蓋部については、図1のように配置されるが、同時に密封し、かつ枠状に配置された絶縁層(層6a、5b、6)により機械的に支持されている。結合部及び条導体4は、この図の外側かつ覆蓋ウェハー2の下に確認できる。
仮にSOI(シリコンオンインシュレーター)ウェハー8が、図3に示すように制御ウェハーと同様に用いられる場合、伝導ガラス結合5によりSOIウェハーの基台部11に電気的接続される可能性がある。この目的のために、SOI基台部のアクティブ層9及び酸化物層10は、伝導ガラス結合5が開口部に流れることができ、かつそれによりキャリアウェハーに接続することができるように、コレスポンディングサイトに開口する。
ただ一点又はアクティブ半導体層9の要求点を接続する目的で、半導体層9は穴のあいた壁により絶縁される。図1参照の中間絶縁層7は、図3では示していない。従来のSOIベースの技術は各段階を含むので、余計なコストがかさまない。
暗黙のうちにすでに示した図3の異なる実施例として、図4に完全に示すように、中間絶縁体7aは、伝導ガラス接合5により占められる開口部内部についていうと、とりわけ円筒状の絶縁層7aが半導体層9の上に形成され、円周端を持ち、端に配され又は異なる形状を有しているので、接続可能に半導体層9の上部まで貫通しないように形成されてなる。条導体4は、この端部及び半導体層9の上方に形成することに限られる。さらに、図4における設計は、この明細書における図3と同じようになされる。
電気的接続部及び必要なウェハー接合枠が、制御ウェハー1及び覆蓋ウェハー2の設計を考慮に入れる場合、次の伝導体の形成工程及び絶縁ウェハー接合の工程は、例えば、
覆蓋ウェハー2上に非伝導ガラスペースト6を適用するためのスクリーンプリント、
非伝導ガラスペースト6の調整及び予融解、
覆蓋ウェハー上に伝導ガラスペースト5を適用するためのスクリーンプリント、
伝導ガラスペーストの調整及び予融解、
制御ウェハー及び覆蓋ウェハーの配置、
ガラス及び/又はガラスペースト5、6の温度処理を施すために機械的圧力下で結合形成、
という処理が可能である。
覆蓋ウェハー2上に非伝導ガラスペースト6を適用するためのスクリーンプリント、
非伝導ガラスペースト6の調整及び予融解、
覆蓋ウェハー上に伝導ガラスペースト5を適用するためのスクリーンプリント、
伝導ガラスペーストの調整及び予融解、
制御ウェハー及び覆蓋ウェハーの配置、
ガラス及び/又はガラスペースト5、6の温度処理を施すために機械的圧力下で結合形成、
という処理が可能である。
ガラス及び/又はガラスペーストの代替技術は、逆構造で行われ、及び/又は上記のように適した工程段階で制御ウェハー1上に実行される。
符号の説明
1 マイクロ電子技術的構造物及び/又は電子的構造物3からなる制御ウェハー
2 特に電気的構造物で形成される覆蓋ウェハー
3 保護用マイクロ電子技術的構造物及び/又は電気的構造物
4 給電路及び/又は結合部(結合パッド)で形成される金属構造物
5 (第一のガラスペーストで形成される)導電性接合ガラス
6 (第二のガラスペーストで形成される)非導電性接合ガラス
7 中間絶縁層
8 SOIウェハー(シリコンオンインシュレーター)
9 電気活性な構造物を支持するシリコン層(アクティブ層)
7a アクティブ層の開口部における絶縁体
10 SOIウェハーの酸化物層
11 支持ウェハー(基台部)
12 アクティブ層9における絶縁ダクト
1 マイクロ電子技術的構造物及び/又は電子的構造物3からなる制御ウェハー
2 特に電気的構造物で形成される覆蓋ウェハー
3 保護用マイクロ電子技術的構造物及び/又は電気的構造物
4 給電路及び/又は結合部(結合パッド)で形成される金属構造物
5 (第一のガラスペーストで形成される)導電性接合ガラス
6 (第二のガラスペーストで形成される)非導電性接合ガラス
7 中間絶縁層
8 SOIウェハー(シリコンオンインシュレーター)
9 電気活性な構造物を支持するシリコン層(アクティブ層)
7a アクティブ層の開口部における絶縁体
10 SOIウェハーの酸化物層
11 支持ウェハー(基台部)
12 アクティブ層9における絶縁ダクト
Claims (20)
- 絶縁的接続6、6a、6b及び電気的接続5を半導体ウェハー間に用いる機械的な固定接合方法において、二つ以上のウェハーを用いて、層の中央部に配されるウェハーが制御ウェハーと覆蓋ウェハーとの両方からなる場合に、半導体処理を施したウェハーの固定接合を形成し、かつ、マイクロ電子技術的構造物又は電気的構造物を支持する制御ウェハー1と、好ましくは電気的構造物を支持する覆蓋ウェハー2と、を接続するような、例えば、
相互接続用のウェハー2面のそれぞれに非伝導ガラスペースト及び伝導ガラスペーストの層状構造物を適用することと、
ガラス又はガラスペースト5、6の調整及び予融解と、
接続用ウェハーを幾何学的に配置することと、
機械的圧力を用いたガラス又はガラスペーストの温度処理を施したウェハーの取付(特に結合)と、
からなる工程。 - ガラスペースト、特にガラス結合は、スクリーンプリント工程に用いられることを特徴とする前期請求項1に記載の工程。
- 非伝導かつ低融点のガラスペースト及び導電性のガラスペーストは、異なる調整及び予融解を行わなければならず、調整及び予融解はそれぞれ別個の工程で連続的に行われることを特徴とする前期請求項1に記載の工程。
- 非伝導かつ低融点のガラスペースト及び導電性ガラスペーストは、おおむね同じ温度処理を施されることを特徴とする前期請求項1に記載の工程。
- 非伝導かつ低融点のガラスペースト及び導電性したガラスペーストは、異なる温度処理を施され、かつ連続した工程で処理されることを特徴とする前期請求項1に記載の工程。
- 少なくとも一つのウェハーは、電気的構造部において(装置の端部)電気的接続されていることを特徴とする前期全ての請求項に記載の工程。
- ウェハーは、電気的構造部3において、特殊なスイッチングポイントに電気的接続されていることを特徴とする前期全ての請求項に記載の工程。
- ガラスペーストの接合は、450℃以下で起こることを特徴とする前期全ての請求項に記載の工程。
- SOIウェハーの基台部の電気的接続は、酸化物層及びアクティブシリコン層において、前もって形成された開口部を通って提供され、特にアクティブシリコン層における開口部の壁面は、前記電気的接続に絶縁層7aを形成してなることを特徴とする前期全ての請求項に記載の工程。
- 前期全ての請求項に記載の工程により提供されるウェハーの配置。
- 絶縁的接続6、6a、6b、及び電気的接続5を半導体ウェハー間に用いる機械的な固定接合方法において、半導体処理を施したウェハーの固定接合を形成し、かつ、マイクロ電子技術又は電気的構造物を支持する制御ウェハー1と、特に電気的構造物を支持する覆蓋ウェハー2と、を接続する、
相互接続用のウェハー2面の内、少なくとも1面において、それぞれガラスペースト5、6の一つを第一の非伝導層状構造物及び第二の伝導層に適用することと、
ガラスペースト5、6の調整と、
調整ガラスペースト5、6の予融解と、
接続用ウェハーを幾何学的1、2に配置することと、
機械的圧力を用いてガラス又はガラスペーストの温度処理を施したウェハー1、2の取付(特に結合)と、
からなる工程。 - ガラスペースト5、6、特にガラス結合は、スクリーンプリント工程に用いられることを特徴とする前期請求項11に記載の工程。
- 非伝導かつ低融点のガラスペースト6、6aと導電性のガラスペースト5とは、異なる調整及び/又は予融解を行わなければならず、各ペーストの調整及び予融解はそれぞれ別個の工程で連続的に行われることを特徴とする前期請求項11に記載の工程。
- 非伝導かつ低融点のガラスペースト5及び導電性ガラスペースト6は、おおむね同じ温度処理を施されることを特徴とする前期請求項11に記載の工程。
- 非伝導かつ低融点のガラスペースト5及び導電性したガラスペースト6は、異なる温度処理を施され、かつ連続した工程で処理されることを特徴とする前期請求項11に記載の工程。
- 少なくとも一つのウェハーは、非電気的構造部(装置の端部)において電気的接続されていることを特徴とする前期請求項11に記載の工程。
- 少なくとも一つのウェハーは、電気的構造部3において、特殊なスイッチングポイントに電気的接続されていることを特徴とする前期請求項11に記載の工程。
- ガラスペーストの接合は、450℃以下で起こることを特徴とする前期全ての請求項に記載の工程。
- SOIウェハー8の基台部11の電気的接続は、酸化物層10及びアクティブシリコン層9において、前もって形成された開口部を通って提供され、特にアクティブシリコン層における開口部の壁面は、伝導ガラス結合をからなる前記電気的接続に絶縁層7aを形成して成ることを特徴とする前期全ての請求項に記載の工程。
- 絶縁的接続6、6a、6b、及び電気的接続5を半導体ウェハー間に用いる機械的な固定接合方法において、二つ以上のウェハーを用いて、層の中央部に配されるウェハーが制御ウェハーと覆蓋ウェハーとの両方からなる場合に、半導体処理を施したウェハーの固定接合を形成し、かつ、マイクロ電子技術的構造物又は電気的構造物を支持する制御ウェハー1と、電気的構造物を支持する覆蓋ウェハー2と、を接続するような、
相互接続用のウェハー2面のそれぞれに非伝導ガラスペースト及び伝導ガラスペーストの層状構造物を適用することと、
ガラス又はガラスペースト5、6の調整及び予融解と、
接続用ウェハーを幾何学的に配置することと、
機械的圧力を用いてガラス又はガラスペーストの温度処理を施したウェハーの取付(特に結合)と、
を特徴とする工程。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10350460A DE10350460B4 (de) | 2003-10-29 | 2003-10-29 | Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung |
PCT/DE2004/002413 WO2005042401A1 (de) | 2003-10-29 | 2004-10-29 | Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheiben |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007510295A true JP2007510295A (ja) | 2007-04-19 |
Family
ID=34529872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006537055A Pending JP2007510295A (ja) | 2003-10-29 | 2004-10-29 | 半導体ウェハー処理物の安定性のある絶縁的接合及び導電的接合 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8129255B2 (ja) |
EP (1) | EP1678074A1 (ja) |
JP (1) | JP2007510295A (ja) |
CN (1) | CN1874956A (ja) |
CA (1) | CA2543736A1 (ja) |
DE (2) | DE10350460B4 (ja) |
WO (1) | WO2005042401A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513971A (ja) * | 2009-12-15 | 2013-04-22 | フリースケール セミコンダクター インコーポレイテッド | ウェハ構造の電気的結合 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7768360B2 (en) * | 2002-10-15 | 2010-08-03 | Marvell World Trade Ltd. | Crystal oscillator emulator |
US7760039B2 (en) * | 2002-10-15 | 2010-07-20 | Marvell World Trade Ltd. | Crystal oscillator emulator |
US7253495B2 (en) | 2002-10-15 | 2007-08-07 | Marvell World Trade Ltd. | Integrated circuit package with air gap |
US20060113639A1 (en) * | 2002-10-15 | 2006-06-01 | Sehat Sutardja | Integrated circuit including silicon wafer with annealed glass paste |
US7791424B2 (en) * | 2002-10-15 | 2010-09-07 | Marvell World Trade Ltd. | Crystal oscillator emulator |
DE102006040115A1 (de) | 2006-08-26 | 2008-03-20 | X-Fab Semiconductor Foundries Ag | Verfahren und Anordnung zur hermetisch dichten vertikalen elektrischen Durchkontaktierung von Deckscheiben der Mikrosystemtechnik |
EP3101805B1 (en) * | 2015-06-01 | 2019-04-03 | Aros Electronics AB | Dc bus ripple reduction |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3837300A1 (de) * | 1988-11-03 | 1990-05-23 | Messerschmitt Boelkow Blohm | Verfahren zur herstellung von mikroelektronischen schaltungen und hybriden |
US5094969A (en) * | 1989-09-14 | 1992-03-10 | Litton Systems, Inc. | Method for making a stackable multilayer substrate for mounting integrated circuits |
DE4006108A1 (de) * | 1990-02-27 | 1991-08-29 | Bosch Gmbh Robert | Verfahren zum aufbau von mikromechanischen bauelementen in dickschichttechnik |
US5164328A (en) * | 1990-06-25 | 1992-11-17 | Motorola, Inc. | Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip |
US5545912A (en) * | 1994-10-27 | 1996-08-13 | Motorola, Inc. | Electronic device enclosure including a conductive cap and substrate |
JP3514349B2 (ja) | 1996-02-13 | 2004-03-31 | 株式会社日立国際電気 | マイクロパッケージ構造 |
DE19616014B4 (de) * | 1996-04-23 | 2006-04-20 | Robert Bosch Gmbh | Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen |
EP0877003B1 (en) | 1997-05-09 | 2002-09-18 | JSR Corporation | Glass paste composition |
EP0886144B1 (en) * | 1997-06-19 | 2006-09-06 | STMicroelectronics S.r.l. | A hermetically sealed sensor with a movable microstructure |
GB9713831D0 (en) * | 1997-06-30 | 1997-09-03 | Fry Metals Inc | Sealing glass paste for cathode ray tubes |
US5955771A (en) * | 1997-11-12 | 1999-09-21 | Kulite Semiconductor Products, Inc. | Sensors for use in high vibrational applications and methods for fabricating same |
US6020646A (en) * | 1997-12-05 | 2000-02-01 | The Charles Stark Draper Laboratory, Inc. | Intergrated circuit die assembly |
JP3689598B2 (ja) * | 1998-09-21 | 2005-08-31 | キヤノン株式会社 | スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法 |
JP2000114409A (ja) | 1998-10-07 | 2000-04-21 | Kyocera Corp | 電子部品収納用容器 |
US6016121A (en) * | 1998-10-09 | 2000-01-18 | Rockwell Collins, Inc. | Multiple frequency GPS receive operation using single frequency sequencing |
WO2000074100A1 (fr) * | 1999-05-28 | 2000-12-07 | Matsushita Electric Industrial Co., Ltd. | Procede de production pour panneau d'affichage au plasma ayant d'excellentes caracteristiques lumineuses |
US6555414B1 (en) * | 2000-02-09 | 2003-04-29 | Interuniversitair Microelektronica Centrum, Vzw | Flip-chip assembly of semiconductor devices using adhesives |
WO2002056061A2 (en) * | 2000-12-19 | 2002-07-18 | Coventor, Incorporated | Optical mems device and package having a light-transmissive opening or window |
DE10141753A1 (de) * | 2001-08-29 | 2003-03-20 | Orga Kartensysteme Gmbh | Verfahren zur Montage eines elektronischen Bauelementes auf einer Trägerstuktur in Face-Down-Technik |
US6975016B2 (en) * | 2002-02-06 | 2005-12-13 | Intel Corporation | Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof |
US6498057B1 (en) * | 2002-03-07 | 2002-12-24 | International Business Machines Corporation | Method for implementing SOI transistor source connections using buried dual rail distribution |
US20030190936A1 (en) * | 2002-03-12 | 2003-10-09 | Chen-Chao Fan | Charge socket for hands-free cellular phone in vehicle |
-
2003
- 2003-10-29 DE DE10350460A patent/DE10350460B4/de not_active Expired - Fee Related
-
2004
- 2004-10-29 JP JP2006537055A patent/JP2007510295A/ja active Pending
- 2004-10-29 CN CNA2004800319774A patent/CN1874956A/zh active Pending
- 2004-10-29 DE DE112004002626T patent/DE112004002626D2/de not_active Ceased
- 2004-10-29 EP EP04802660A patent/EP1678074A1/de not_active Withdrawn
- 2004-10-29 WO PCT/DE2004/002413 patent/WO2005042401A1/de active Application Filing
- 2004-10-29 CA CA002543736A patent/CA2543736A1/en not_active Abandoned
- 2004-10-29 US US10/595,303 patent/US8129255B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513971A (ja) * | 2009-12-15 | 2013-04-22 | フリースケール セミコンダクター インコーポレイテッド | ウェハ構造の電気的結合 |
Also Published As
Publication number | Publication date |
---|---|
US20080029878A1 (en) | 2008-02-07 |
CA2543736A1 (en) | 2005-05-12 |
CN1874956A (zh) | 2006-12-06 |
DE10350460B4 (de) | 2006-07-13 |
WO2005042401A1 (de) | 2005-05-12 |
DE10350460A1 (de) | 2005-06-30 |
US8129255B2 (en) | 2012-03-06 |
EP1678074A1 (de) | 2006-07-12 |
DE112004002626D2 (de) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2687775C (en) | Fabrication of mems and moems components | |
CN1262468C (zh) | 在现场气密封装微系统的方法 | |
JP5142742B2 (ja) | 圧力センサおよびその製造方法 | |
US8021906B2 (en) | Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith | |
JP5537825B2 (ja) | 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法 | |
JP7408764B2 (ja) | Mems素子およびmemsモジュール | |
JP2007510295A (ja) | 半導体ウェハー処理物の安定性のある絶縁的接合及び導電的接合 | |
TW201708095A (zh) | 具有對逸氣成分可滲透的電極之微電-機系統mems裝置 | |
CN101421178B (zh) | 用于制造电子组件的方法、电子组件、覆盖物和衬底 | |
JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
CN100361272C (zh) | 多层器件及其制作方法 | |
US20020008317A1 (en) | Micromechanical enclosure | |
JPH07283334A (ja) | 気密封止電子部品 | |
CN110223962A (zh) | 封装的半导体器件以及用于制造封装的半导体器件的方法 | |
JP4371217B2 (ja) | 半導体デバイスの気密封止構造 | |
JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
JPH06125096A (ja) | 半導体圧力センサ | |
CN109417369A (zh) | 具有薄层覆盖物的组件和其产生方法 | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 | |
JP4152065B2 (ja) | 電子回路部品及びその製造方法 | |
JPH07254632A (ja) | 半導体装置及びその製造方法 | |
JPH07193186A (ja) | 半導体装置 | |
JP2010149209A (ja) | 電気部品およびその製造方法 | |
JP2010245475A (ja) | ウェハパッケージおよびその製造方法 | |
JP2018205304A (ja) | Mems素子の製造方法、mems素子およびmemsモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100709 |