CN101421178B - 用于制造电子组件的方法、电子组件、覆盖物和衬底 - Google Patents
用于制造电子组件的方法、电子组件、覆盖物和衬底 Download PDFInfo
- Publication number
- CN101421178B CN101421178B CN2007800129896A CN200780012989A CN101421178B CN 101421178 B CN101421178 B CN 101421178B CN 2007800129896 A CN2007800129896 A CN 2007800129896A CN 200780012989 A CN200780012989 A CN 200780012989A CN 101421178 B CN101421178 B CN 101421178B
- Authority
- CN
- China
- Prior art keywords
- pattern
- substrate
- closing structure
- electronic unit
- contact area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000000463 material Substances 0.000 claims abstract description 21
- 229910000679 solder Inorganic materials 0.000 claims abstract description 10
- 238000005476 soldering Methods 0.000 claims abstract description 10
- 238000003466 welding Methods 0.000 claims description 26
- 239000011469 building brick Substances 0.000 claims description 19
- 230000004224 protection Effects 0.000 claims description 8
- 239000011797 cavity material Substances 0.000 description 29
- 239000007789 gas Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
- B81C1/00833—Methods for preserving structures not provided for in groups B81C1/00785 - B81C1/00825
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/035—Soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10477—Inverted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1147—Sealing or impregnating, e.g. of pores
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明涉及一种用于制造包括电子部件、空腔和衬底的电子组件(50)的方法,所述方法包括:配置具有基本上闭合结构的第一图案的电子部件(10);在所述电子部件的表面上配置覆盖物(18),所述覆盖物与所述表面一起限定了空腔(20),第一图案的闭合结构在所述表面处基本上封住所述覆盖物;配置具有基本上闭合结构的第二图案的衬底(30),所述闭合结构至少部分地与第一图案的闭合结构相对应,并且包括焊料焊盘;在所述焊料焊盘处设置焊接材料;定位所述电子部件和衬底,以对准第一和第二图案的基本上闭合结构,同时所述衬底支撑所述覆盖物的顶部表面(28);回流焊接所述焊接材料,由此在第一和第二图案之间提供焊接连接(52)。另外,本发明涉及一种电子组件(50)、覆盖物(18)和衬底(30)。
Description
技术领域
本发明涉及用于制造包括电子组件、空腔和衬底的电子组件的方法。
背景技术
这种方法例如通过EP0951069而知。该文献公开了借助于焊接环将电子部件装配到衬底上,使得至少一部分所述组件位于空腔内。该电子部件包括设置在空腔内的微结构,例如MEMS(微机电系统)元件。焊接环位于电子部件上,而相应的金属图案位于衬底上。通过将焊接环与金属图案对准并键合形成空腔。所述环由此形成闭合结构,而所述组件、焊接环和衬底的组合形成密封。为了允许从空腔中去除不需要的气体,在键合步骤之前在焊接环内产生凹槽。替代地,可以在键合期间使用所述凹槽向空腔中填充所需压力下的所需气体。随后的回流焊接步骤导致空腔的最终闭合。
根据前段的已知方法的一个缺点是为了获得合适的焊接连接,不可避免地采用某种助熔剂以去除不需要的氧化物。已知例如由于腐蚀性助焊剂的移动,这种助熔剂容易破坏未保护和精密的MEMS结构。
在EP0951069中公开的焊接步骤之前的工艺,例如在电子部件上或衬底上的金属种子层的沉积和构图,也伴随着破坏MEMS结构的风险。例如当衬底和金属化装置或工具没有适当地对准时,可能发生这种破坏。
发明内容
因此,本发明的一个目的是提供一种用于制造电子组件的另一种方法,该方法没有前面提到的缺点。
为了获得这个目的,本发明提供了用于制造包括电子部件、空腔和衬底的电子组件的方法,所述方法包括:
配置具有基本上闭合结构的第一图案的电子部件;
在所述电子部件的表面上配置覆盖物,所述覆盖物与所述表面一起限定了空腔,所述第一图案的闭合结构在所述表面处基本上封住所述覆盖物;配置具有基本上闭合结构的第二图案的衬底,所述闭合结构至少部分地与所述第一图案的闭合结构相对应,并且包括焊料焊盘(solder pad);
在所述焊料焊盘处设置焊接材料;
定位所述电子部件和衬底,以对准所述第一和第二图案的基本上闭合结构,同时所述衬底支撑所述覆盖物的顶部表面;
回流焊接所述焊接材料,由此在所述第一和第二图案之间提供焊接连接。
根据本发明,通过在所述电子部件上配置覆盖物,可以在制造和键合工艺的早期得到空腔的某种临时保护。本身不需要覆盖物密封地封闭空腔。在任何容纳在空腔中的MEMS结构或相似结构的后续工艺步骤中,所述覆盖物起临时保护的作用。于是,在焊接材料的回流焊接期间,能够获得空腔的密封封闭。因此,获得了由所述两个闭合结构限定的并且完全围绕覆盖物的焊接结构。
当将多个覆盖物设置在晶片水平上时,这些覆盖物将在单个电子部件的切割和运输期间提供足够的保护。
而且,本发明提供一种在电子部件和衬底之间有效而灵活的焊接连接方法。如将在以下更详细的解释的那样,仅在衬底的焊料焊盘处设置足够数量的焊接材料就足以在两个基本上闭合结构之间获得合适的焊接连接。
另一个益处是,由于衬底支撑覆盖物的顶部表面,电子部件和衬底之间的距离由覆盖物的高度限定,这允许以灵活的方式控制这个距离。而且,与在EP0951069中描述的这些工艺步骤期间的情况相比,在对准和键合或焊接期间,覆盖物将提供电子部件的更稳定而可靠的支撑。
覆盖物可以通过例如在US6621163B2中公开的方法制造,这将要在以下更详细地解释。尽管这个文献公开了用于提供在电子部件上具有空腔的覆盖物的方法,它并没有使用这样的覆盖物作为临时封装,或者具有与支撑所述覆盖物的电子部件相连的衬底。
根据本发明的又一实施例,在电子部件的表面上提供覆盖物的步骤包括:
在所述表面上设置第一层,所述第一层留出暴露区域,所述第一层基本上封住所述区域;
在所述第一层上设置第二层,所述第二层覆盖所述区域。这提供了制造包括空腔的覆盖物的简单而有效的方法,所述方法与US6621163B2中描述的方法类似。所述第一层可以以例如丝网印刷的普通技术涂覆。所述第二层可以包括固体箔,例如感光有机膜。优选地,这两层膜包括拒焊物质。这将是明显的,即,任何MEMS元件或类似结构位于由所述第一层围绕的区域处。
根据本发明的又一实施例,配置电子部件和衬底的步骤分别包括:配置具有接触区域的第一图案,所述接触区域与所述电子部件的电接触电连接,以及配置具有接触区域的第二图案,所述接触区域与所述衬底的电接触电连接,所述第一图案的接触区域与所述第二图案的接触区域相对应,并且也在所述第二图案的接触区域上配置焊接材料。通过这种方法,这两个图案的设置和后续焊接步骤不仅提供了密封封闭,而且提供了在所述部件和所述衬底之间所需的任何电连接。这使得在电子部件和衬底之间诸如引线键合之类的其它更复杂的连接方法变得多余。
根据本发明的又一细节,配置具有围绕所述空腔的透气壁的覆盖物,并且在所述回流焊接步骤之前或期间,至少将所述电子部件放入保护环境或真空环境。这允许例如在电子部件的空腔内建立低压和真空环境。这种环境可以通过这样的方法获得,即在焊接之前和/或期间,将与透气壁覆盖物和衬底互相对准的电子部件放入在真空环境中。如果想在空腔内建立某种类型的保护气氛,可以使用相似的原理。例如可以在焊接之前和/或期间将这种电子部件放入氮气或氩气环境中。在EP0951069公开的方法的情况中,需要在焊接层首先制造凹槽,以在空腔内建立某种环境。
而且,本发明涉及根据权利要求5到8所述的电子组件。因此,优选地是在第一图案和第二图案各自的基本上闭合结构之间的焊接连接不仅具有密封封闭空腔的功能,还具有电学功能。具体地,传输所述电子部件的接地信号的功能看起来是有益的。而且,当所述电子部件包括容纳在空腔中的MEMS元件时,这是有益的。具体地,在这种电子部件处理期间,应当适当地保护MEMS元件,而在应用MEMS元件的情况下,通常对空腔内的环境有特殊的要求,例如在空腔内的真空环境或保护气体。最后,当衬底包括额外的电子部件时是优选的,这使获得需要特殊功能的更复杂的电子组件成为可能。相应的封装可以被认为是封装中的系统,这个术语广泛地使用在当前的技术领域中。
而且,本发明也涉及根据权利要求9所述的覆盖物和根据权利要求10所述的衬底。通过这种衬底,将非常容易和直接地获得根据本发明的电子组件。
附图说明
将参考举例说明较优实施例的附图,进一步解释本发明,其中:
图1a和1b分别示出了电子部件的顶视图和截面图,图1b的截面图是沿着图1a中的线I-I得到的;
图2a和2b分别示出了衬底的顶视图和截面图中,图2b的截面图是沿着图2a中的线I-I得到的;
图3a示出了互相对准的电子部件和衬底;
图3b示出了电子部件的截面图。
具体实施方式
如之前描述的那样,相似的参考数字指示图中相似的部分。
现在参考图1a和1b,可以看到具有基本上闭合结构14的第一图案12的电子部件10。在该电子部件的表面上设置有覆盖物18。所述覆盖物18与表面16一起限定了空腔20。空腔20容纳MEMS元件22。第一图案包括接触区域24,所述接触区域24与电子部件的电接触电连接(未示出)。
如图1a和1b所示,第一图案12的闭合结构14在表面16处封住覆盖物。这里闭合结构14具有矩形形状。然而,它也可以具有圆形、六边形或其它适当的形状。
优选地,电子部件10的主体26包括集成电路,这种集成电路的焊料焊盘与接触区域24相连。MEMS元件22是集成电路的一部分,并且例如可以用作开关、可调电容器或传感器。除了MEMS元件,也可以应用于体声波滤波器(BAW)、表面声波滤波器(SAW)或其它类型的传感器。
尽管这里的接触区域优选地位于闭合结构内,它们也可以位于闭合结构外。
图1b示出了如何优选地在电子部件10的表面16上制造覆盖物18。首先,在表面16上沉积第一层19,所述第一层在表面16上留出暴露区域23,使得第一层基本上封住所述区域。接下来,在第一层19上沉积第二层21,而第二层覆盖区域23。第一层可以采用诸如丝网印刷之类的普通技术。第二层可以包括固体箔,例如光敏有机膜。优选地,两层膜都包括拒焊物质。覆盖物的材料优选的是聚合材料,所述聚合材料能够忍受在回流焊接期间施加的温度和化学物质。
现在参考图2a和2b,可以看到在衬底表面40上设置的具有第二图案32的衬底30。第二图案32包括基本上闭合结构34、与所述闭合结构相连的焊料焊盘36。而且,所述第二图案32包括接触区域38,所述接触区域38与所述衬底的电接触(未示出)电连接。这种电接触是衬底的电学布局的一部分。通过这种方法,例如,当应用更大的衬底时,可以将第二图案与在所述衬底的其它部分处连接的其它电子部件连接起来。衬底例如可以是印刷电路板。然而,衬底也可以由半导体材料构成,考虑到部件和衬底之间的热膨胀,这是有益的。
至少相对于它们的几何形状,当同时观察图1a和图2a时,明显的是第二图案与第一图案相对应。对于闭合结构14、34和接触区域24、38尤为如此。
在举例说明了电子部件10和衬底30的结构之后,现在可以参考图3a和3b解释用于制造电子组件的方法。
在图3a中,电子部件10和衬底30相互对准,以便同时对准第一和第二图案的基本上闭合结构14、34。因此,第一图案12和第二图案32各自的接触区域24、34也相互对准。分别在焊料焊盘36和接触区域38上设置许多或一点焊接材料54。优选地,这在对准电子部件10和衬底30之前完成。焊接材料54或焊接糊(solder paste)应当足够建立起焊接连接,如下面讨论的那样。
在后续步骤中,衬底30和电子部件10相互定位,以便让衬底30支撑覆盖物28的顶部表面28(参见图3b,尽管应当注意到这个图示出了回流焊接之后的部件和衬底)。在这个对准的和可支撑的位置,将衬底30和电子部件10放入回流炉中,在其中进行回流焊接。回流焊接导致第一与第二图案之间,或者更精确地在两个闭合结构14、34与相对的接触区域24和38之间的焊接连接52。在这种焊接之后,得到图3b所示的最终的电子组件50。
由于一方面电子部件10和衬底之间相对窄的开口56,以及另一方面在闭合结构14、34的材料与各自表面16和40的材料之间的润湿性的差异,焊接材料54将依赖于焊接自动地在闭合结构之间流动。因此,得到了焊接的结构,它能够密封地封闭空腔20。在回流焊接之前,覆盖物18包括空腔20。
如果需要这样,可以在空腔内得到真空或保护环境。为此目的,就在焊接之前或焊接期间,可以将至少电子部件放置在这种气氛中。例如,具有带有透气壁的覆盖物可以使这变得容易。
在本发明的组件的内容中,特别优选地是具有可移动电极的MEMS部件,所述电极限定在衬底的顶部的层中。适当地,该可移动电极主要由金属构成,或者包括压电材料。例如从WO-A2005/043573中可知的MEMS部件。尽管具有限定在衬底中的可移动电极的MEMS部件可以由某种低压或气相增强CVD层所覆盖,所述层例如是氮化硅、氧化硅或甚至多晶硅,这对于具有在衬底之上的可移动电极的MEMS部件看起来是不可能的。然而,具有在衬底之上可移动电极的优选MEMS部件被优选用作可调电容或开关,特别是用于RF应用。有益地,可移动的电极配置具有足够厚的金属层,以实现与MEMS部件的低阻抗互连。最适当地,诸如非可变电容器、电阻器和/或电感器的另外的无源部件与MEMS集成。这些可以限定在空腔的外部。适当地,MEMS部件的衬底是半导体衬底。可以调节衬底的电阻率以提高可用部件的品质因子,特别是电感器的品质因子。
尽管在图3b中没有示出,衬底优选地包括额外的电子部件,所述电子部件与衬底的电接触电连接。这种额外的电子部件既可以是有源部件,例如可能包括MEMS元件的集成电路,也可以是无源部件。
当然,在这里在单个部分的尺寸间的任何比例都不能从附图中导出,因为它们仅提供了示意图。参考图1b,第一层19具有大约40微米的厚度。第二层21具有大约60微米的厚度。因此,覆盖物的高度最大大约是40微米。
回流焊接期间的温度大约是280±10℃。优选地,使用具有高熔点的焊接合金,例如90-10PbSn。优选地,在可能的后续键合步骤期间,例如将额外的部件焊接到衬底上的步骤中,使用低于280±10℃的温度。因此,避免了焊接连接52在这些步骤期间熔化。例如,可以在250-260℃焊接。
对于第一和第二图案,优选地,使用具有金最后一层的镍层。
衬底的电子布局包括几层导电材料,以将电信号从表面40传输到衬底的其它部分。这种信号分别通过接触区域24、38和焊接连接52从电子部件传输到这个表面。如果需要,例如为了传输接地信号的目的,可以在闭合结构14、34之间使用焊接连接。
应当注意到,上面提到的实施例举例说明了本发明,但不是限制本发明,在不偏离所附权利要求所限定的本发明的范围的条件下,本领域的技术人员能够设计多种替代的实施例。在权利要求中,在括号中的任何参考符号不应认为限定权利要求。动词“包括”和它的结合在总体上不排除除了在任何权利要求或说明书中列出以外的那些元件或步骤。元件的单数参考不排除这种元件的复数参考,反之亦然。
Claims (12)
1.一种用于制造包括电子部件、空腔和衬底的电子组件(50)的方法,所述方法包括:
配置具有第一图案(12)的电子部件(10),所述第一图案包括闭合结构(14);
在所述电子部件的表面(16)上配置覆盖物(18),所述覆盖物与所述表面一起限定了空腔(20),所述第一图案的闭合结构在所述表面处封住所述覆盖物;
配置具有第二图案(32)的衬底(30),所述第二图案包括闭合结构(34),所述第二图案的闭合结构至少部分地与所述第一图案的闭合结构相对应,并且所述第二图案的闭合结构(34)包括焊料焊盘(36);
在所述焊料焊盘处设置焊接材料(54);
定位所述电子组件和衬底,以对准所述第一和第二图案的闭合结构,同时所述衬底支撑覆盖物的顶部表面(28);
回流焊接所述焊接材料,由此在所述第一和第二图案之间提供焊接连接(52)。
2.根据权利要求1所述的方法,其中在电子部件(10)的表面(16)上配置覆盖物(18)的步骤包括:
在所述表面上设置第一层(19),所述第一层留出暴露区域(23),所述第一层封住所述区域;
在所述第一层上设置第二层(21),所述第二层覆盖所述区域。
3.根据权利要求1所述的方法,其中配置电子部件(10)和衬底(30)的步骤分别包括:配置具有接触区域(24)的第一图案(12),所述第一图案(12)的接触区域(24)与所述电子部件的电接触电连接,以及配置具有接触区域(38)的第二图案(32),所述第二图案(32)的接触区域(38)与所述衬底的电接触电连接,所述第一图案的接触区域与所述第二图案的接触区域相对应,并且其中也在所述第二图案的接触区域上配置焊接材料。
4.根据权利要求1所述的方法,其中配置具有围绕所述空腔(20)的透气壁的覆盖物(18),并且在所述回流焊接步骤之前或期间,至少将所述电子部件(10)放入保护环境。
5.根据权利要求4所述的方法,其中所述保护环境是真空环境。
6.一种电子组件(50),包括:
电子部件(10),设置在所述电子部件表面(16)上的覆盖物(18),位于所述表面和所述覆盖物之间的空腔(20),设置在所述表面上的第一图案(12),所述第一图案具有闭合结构(14),并且具有与所述电子部件的电接触相连的接触区域(24),所述第一图案的闭合结构在所述表面处封住所述覆盖物;
衬底(30),支撑所述覆盖物的顶部表面(28),并且包括设置在所述衬底表面(40)上的第二图案(32),所述第二图案具有闭合结构(34),并且具有与所述衬底的电接触电连接的接触区域(38),所述第二图案的闭合结构至少部分地与所述第一图案的闭合结构相对应,并且所述第二图案的闭合结构包括焊料焊盘(36);
在所述第一和第二图案之间的焊接连接(52)。
7.根据权利要求6所述的电子组件(50),其中在所述第一图案(12)和第二图案(32)各自的闭合结构(14,34)之间的焊接连接(52)提供了电学功能。
8.根据权利要求7所述的电子组件(50),其中所述电学功能是接地功能。
9.根据权利要求6所述的电子组件(50),其中所述电子部件(10)包括容纳在所述空腔(20)中的MEMS元件(22)。
10.根据权利要求6所述的电子组件(50),其中所述衬底(30)包括额外的电子部件。
11.一种覆盖物(18),用于根据权利要求6所述的电子组件。
12.一种衬底(30),用于根据权利要求6所述的电子组件,其中所述衬底包括具有闭合结构(34)的第二图案(32),所述图案包括与闭合结构相连的焊料焊盘(36)以及与所述衬底的电接触电连接的接触区域,并且所述衬底包括设置在所述焊料焊盘和接触区域上的焊接材料(54)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06112653 | 2006-04-13 | ||
EP06112653.8 | 2006-04-13 | ||
PCT/IB2007/051297 WO2007119206A2 (en) | 2006-04-13 | 2007-04-11 | A method for manufacturing an electronic assembly; an electronic assembly, a cover and a substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101421178A CN101421178A (zh) | 2009-04-29 |
CN101421178B true CN101421178B (zh) | 2012-11-07 |
Family
ID=38573407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800129896A Expired - Fee Related CN101421178B (zh) | 2006-04-13 | 2007-04-11 | 用于制造电子组件的方法、电子组件、覆盖物和衬底 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7884289B2 (zh) |
EP (1) | EP2010452B1 (zh) |
JP (1) | JP2009533861A (zh) |
CN (1) | CN101421178B (zh) |
AT (1) | ATE516246T1 (zh) |
WO (1) | WO2007119206A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2244968A2 (en) * | 2008-01-21 | 2010-11-03 | Nxp B.V. | Clean and hermetic sealing of a package cavity |
US9343651B2 (en) * | 2010-06-04 | 2016-05-17 | Industrial Technology Research Institute | Organic packaging carrier |
CN101962166B (zh) * | 2010-08-16 | 2012-07-25 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
US9287188B2 (en) * | 2013-02-05 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a seal ring structure |
DE102014202609B4 (de) | 2014-02-13 | 2020-06-04 | tooz technologies GmbH | Aminkatalysierte Thiolhärtung von Epoxidharzen |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5317922A (en) * | 1992-04-30 | 1994-06-07 | Ford Motor Company | Capacitance transducer article and method of fabrication |
EP0951069A1 (en) * | 1998-04-17 | 1999-10-20 | Interuniversitair Microelektronica Centrum Vzw | Method of fabrication of a microstructure having an inside cavity |
FR2780200A1 (fr) * | 1998-06-22 | 1999-12-24 | Commissariat Energie Atomique | Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee |
CN1623887A (zh) * | 2004-12-17 | 2005-06-08 | 华中科技大学 | 一种薄膜微桥结构及其制作方法 |
CN1643385A (zh) * | 2002-01-29 | 2005-07-20 | 森法巴股份有限公司 | 制造加速计的方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2001234750A1 (en) | 2000-02-02 | 2001-08-14 | Raytheon Company | Vacuum package fabrication of microelectromechanical system devices with integrated circuit components |
US6392144B1 (en) * | 2000-03-01 | 2002-05-21 | Sandia Corporation | Micromechanical die attachment surcharge |
CN1211921C (zh) * | 2000-11-09 | 2005-07-20 | 皇家菲利浦电子有限公司 | 电子器件、包括这种器件的半导体器件和制造这种器件的方法 |
US6808955B2 (en) * | 2001-11-02 | 2004-10-26 | Intel Corporation | Method of fabricating an integrated circuit that seals a MEMS device within a cavity |
US6852926B2 (en) * | 2002-03-26 | 2005-02-08 | Intel Corporation | Packaging microelectromechanical structures |
TW546794B (en) * | 2002-05-17 | 2003-08-11 | Advanced Semiconductor Eng | Multichip wafer-level package and method for manufacturing the same |
US6953985B2 (en) * | 2002-06-12 | 2005-10-11 | Freescale Semiconductor, Inc. | Wafer level MEMS packaging |
US20040016995A1 (en) * | 2002-07-25 | 2004-01-29 | Kuo Shun Meen | MEMS control chip integration |
SG114585A1 (en) * | 2002-11-22 | 2005-09-28 | Micron Technology Inc | Packaged microelectronic component assemblies |
EP1682444A2 (en) | 2003-10-31 | 2006-07-26 | Koninklijke Philips Electronics N.V. | A method of manufacturing an electronic device and electronic device |
US8191756B2 (en) * | 2004-11-04 | 2012-06-05 | Microchips, Inc. | Hermetically sealing using a cold welded tongue and groove structure |
US7339275B2 (en) * | 2004-11-22 | 2008-03-04 | Freescale Semiconductor, Inc. | Multi-chips semiconductor device assemblies and methods for fabricating the same |
-
2007
- 2007-04-11 WO PCT/IB2007/051297 patent/WO2007119206A2/en active Application Filing
- 2007-04-11 EP EP07735462A patent/EP2010452B1/en not_active Not-in-force
- 2007-04-11 AT AT07735462T patent/ATE516246T1/de not_active IP Right Cessation
- 2007-04-11 CN CN2007800129896A patent/CN101421178B/zh not_active Expired - Fee Related
- 2007-04-11 JP JP2009504887A patent/JP2009533861A/ja not_active Withdrawn
- 2007-04-11 US US12/297,022 patent/US7884289B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5317922A (en) * | 1992-04-30 | 1994-06-07 | Ford Motor Company | Capacitance transducer article and method of fabrication |
EP0951069A1 (en) * | 1998-04-17 | 1999-10-20 | Interuniversitair Microelektronica Centrum Vzw | Method of fabrication of a microstructure having an inside cavity |
FR2780200A1 (fr) * | 1998-06-22 | 1999-12-24 | Commissariat Energie Atomique | Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee |
CN1643385A (zh) * | 2002-01-29 | 2005-07-20 | 森法巴股份有限公司 | 制造加速计的方法 |
CN1623887A (zh) * | 2004-12-17 | 2005-06-08 | 华中科技大学 | 一种薄膜微桥结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2009533861A (ja) | 2009-09-17 |
ATE516246T1 (de) | 2011-07-15 |
US7884289B2 (en) | 2011-02-08 |
CN101421178A (zh) | 2009-04-29 |
EP2010452B1 (en) | 2011-07-13 |
WO2007119206A3 (en) | 2008-01-10 |
EP2010452A2 (en) | 2009-01-07 |
US20090159331A1 (en) | 2009-06-25 |
WO2007119206A2 (en) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0844899B1 (en) | Hermetically sealed electrical feedthrough for use with implantable electronic devices | |
EP0272990B1 (en) | Ceramic combined cover for a semiconductor package | |
CN101421178B (zh) | 用于制造电子组件的方法、电子组件、覆盖物和衬底 | |
EP0089044A2 (en) | A semiconductor device having a container sealed with a solder of low melting point | |
US20100096712A1 (en) | Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (mems) produced therewith | |
CN103363975B (zh) | 振动装置以及振动装置的制造方法 | |
US20110038132A1 (en) | Microstructure Apparatus, Manufacturing Method Thereof, and Sealing Substrate | |
US7524704B2 (en) | Method for encapsulating a component, especially an electric or electronic component, by means of an improved solder seam | |
JP4854469B2 (ja) | 電子部品収納用パッケージ、電子装置および電子装置搭載機器 | |
US20220395688A1 (en) | Implant comprising embedded conductor track and production method | |
US20020008438A1 (en) | System and method for array processing of surface acoustic wave devices | |
US7038321B1 (en) | Method of attaching a flip chip device and circuit assembly formed thereby | |
JP2007510295A (ja) | 半導体ウェハー処理物の安定性のある絶縁的接合及び導電的接合 | |
JPH01168045A (ja) | 気密封止回路装置 | |
JP2005311144A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2006294757A (ja) | 表面実装型電子部品、その実装方法および実装構造 | |
JP3164802B1 (ja) | 電子部品収納用パッケージ | |
JP4284168B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2010129661A (ja) | 電子装置の実装構造 | |
JP2631397B2 (ja) | 半導体素子収納用パッケージ | |
JP3850338B2 (ja) | 配線基板 | |
JP3847219B2 (ja) | 配線基板 | |
JP3865243B2 (ja) | 電子部品用セラミックパッケージ及び電子装置 | |
JP2005183726A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JPH1167950A (ja) | 電子部品収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: SHENG INVESTMENT CO., LTD. Free format text: FORMER OWNER: NXP B.V. Effective date: 20120719 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20120719 Address after: Delaware, USA Applicant after: Sheng Investment Co.,Ltd. Address before: Holland Ian Deho Finn Applicant before: NXP B.V. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121107 |