JP4152065B2 - 電子回路部品及びその製造方法 - Google Patents

電子回路部品及びその製造方法 Download PDF

Info

Publication number
JP4152065B2
JP4152065B2 JP2000379681A JP2000379681A JP4152065B2 JP 4152065 B2 JP4152065 B2 JP 4152065B2 JP 2000379681 A JP2000379681 A JP 2000379681A JP 2000379681 A JP2000379681 A JP 2000379681A JP 4152065 B2 JP4152065 B2 JP 4152065B2
Authority
JP
Japan
Prior art keywords
metal cover
electronic circuit
package substrate
metal
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000379681A
Other languages
English (en)
Other versions
JP2002184935A (ja
Inventor
博志 木元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000379681A priority Critical patent/JP4152065B2/ja
Publication of JP2002184935A publication Critical patent/JP2002184935A/ja
Application granted granted Critical
Publication of JP4152065B2 publication Critical patent/JP4152065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、電子回路部品とその製造方法に関し、詳しくは、複数の電子回路装置が内部に封入されてなる電子回路部品とその製造方法に関する。
【0002】
【従来の技術】
従来、この種の電子回路部品として、複数の凹部を有するパッケージ基板の各凹部に電子回路装置が載置されたものが提案されている。このような電子回路部品では、各凹部を個別の金属カバーで気密封止し、各金属カバーを耐湿性導電性樹脂又はろう材を用いてパッケージ基板へ取り付けることで電子回路装置を封入している。
【0003】
【発明が解決しようとする課題】
しかしながら、このような電子回路部品では、各凹部へ個別に金属カバーを取り付けるため、電子回路部品全体の気密封止の歩留まり値は、1つの凹部へ1つの金属カバーを取り付けたときの歩留まり値を金属カバーの数だけ積算した値となる。したがって、歩留まり値が低下し、製造コストが増加するという問題があった。
【0004】
また、金属カバーの気密封止不良を調べるリーク試験を行なう場合、各金属カバーについてリーク試験を行なう必要があり、試験時間が長くなるという問題があった。
【0005】
この発明は、上述のような課題を解決するためになされたもので、気密封止の歩留まりの高い電子回路部品及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
第1の発明に係る電子回路部品は、複数の電子回路装置が内部に封入されてなる電子回路部品であって、複数の凹部を有し、該各凹部へ前記複数の電子回路装置の少なくとも一つが載置されたパッケージ基板と、前記複数の凹部を覆い前記パッケージ基板へシームシーリング法を用いて溶接接合され、前記パッケージ基板との接合面側に凹凸形状を有する金属製カバーと、を備え、前記金属製カバーと前記パッケージ基板とは、前記金属製カバーの外周部で溶接接合されているとともに、前記パッケージ基板のうちの前記複数の凹部を仕切る部位と前記凹凸形状の凹部分とが嵌め込んで溶接接合されているものとする。
【0007】
第2の発明に係る電子回路部品は、第1の発明の電子回路部品において、前記パッケージ基板は、前記金属製カバーとの接合面から所定厚さの部位に金属により形成され、前記凹凸形状の凹部分に嵌め込んで溶接接合される金属製部材を有するものとする。
【0008】
第3の発明に係る電子回路部品の製造方法は、複数の電子回路装置が内部に封入されてなる電子回路部品の製造方法であって、複数の凹部を有し該各凹部へ前記複数の電子回路装置の少なくとも一つが載置されたパッケージ基板へ、前記複数の凹部を覆うように前記パッケージ基板との接合面側に凹凸形状を有する金属製カバーをシームシーリング法を用いて溶接接合する金属製カバー溶接工程を備え、前記金属製カバー溶接工程では前記金属製カバーと前記パッケージ基板とを、前記金属製カバーの外周部で仮固定して、前記パッケージ基板のうちの前記複数の凹部を仕切る部位に嵌め込まれた前記凹凸形状の凹部分を溶接接合してから、前記金属製カバーの外周部で溶接接合し、前記各凹部を気密封止するものとする。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を図面に従って説明する。なお、各図において同一の機能を果たす部材又は同一の部材については同一の符号を付し説明を省略する。
【0010】
図1は、本発明の一つの実施の形態としてのマイクロ波帯,ミリ波帯又はミリ波帯よりも更に波長の短い帯域などの主に高周波数帯域で用いられる高周波半導体回路部品(電子回路部品)100の断面図である。高周波半導体回路部品100は、半導体装置が複数形成されてなる半導体集積回路装置(電子回路装置)10や抵抗などが形成された受動回路素子(電子回路装置)12が載置された複数の凹部20を備えるパッケージ基板30と、パッケージ基板30の上部へ溶接接合された金属製カバー40とを備える。
【0011】
半導体集積回路装置10,受動回路素子12は、セラミックなどの誘電体材料から形成され表面に導電体材料からなる配線パターンを備える高周波回路基板14へ載置されて各凹部20の底部に載置されている。半導体集積回路装置10,受動回路素子12は、金属細線として形成されたボンディングワイヤ16とパッケージ基板30に設けられ導電性材料からなる配線パターン32とを介して、別の凹部20へ載置された半導体集積回路装置10などへ電気的に接続されている。また、半導体集積回路装置10,受動回路素子12は、ボンディングワイヤ16により同じ凹部20に載置された他の半導体集積回路装置10や受動回路素子12と電気的に接続されている。半導体集積回路装置10,受動回路素子12としては、高周波半導体回路部品100が必要とする機能に応じて、様々な機能のものを組み合わせて用いることができる。
【0012】
パッケージ基板30は、誘電体材料により形成された絶縁体基板34と、絶縁体基板34上に所定の厚さで設けられた金属製部材36とを備え、絶縁体基板34と金属製部材36とで各凹部20を形成している。絶縁体基板34の材料は、ガラスセラミックなどの誘電性を示すセラミック,酸化アルミナなどから適宜選択される。絶縁体基板34は、内部に多層の配線層が設けられた多層基板として形成されていてもよい。金属製部材36は、金属製カバー40への接合される部位の接合面側には、図示していないが、溶接時に接合金属となる2〜6μm程度の厚さのニッケルメッキ層と2〜6μm程度の厚さの金メッキ層とが形成されている。
【0013】
金属製カバー40は、コバールなどの磁性金属材料により形成されており、金属製部材36と接合される部位の接合面側には、図示していないが、2〜6μm程度の厚さのニッケルメッキ層と2〜6μm程度の厚さの金メッキ層とが形成されている。金属製カバー40は、各凹部20の各開口を覆うように金属製部材36へ溶接接合される。金属製カバー40は、金属製部材36との接合面が凹部となるよう形成されているが、金属製部材36との接合面側の凹凸がない平らな面となるよう形成してもよい。
【0014】
図2は、金属製部材36と金属製カバー40とをシームシーリング法を用いて溶接接合する工程を示すフローチャートであり、図3,図4は、図2に示した各工程が行なわれているときの様子を示す概略図である。図2に示した溶接工程を行なう前に、パッケージ基板30の各凹部20に半導体集積回路装置10や受動回路素子12など予め載置し、半導体集積回路装置10,受動回路素子12,ボンディングワイヤ16及び配線パターン32などの電気的な接続も行なっておく。
【0015】
最初に、パッケージ基板30の金属製部材36上に金属製カバー40を載置し、図3に示すように、金属製カバー40の外周部へ溶接電極50Lと溶接電極50Rとを加圧接触させる。そして、溶接電極50L,金属製カバー40,金属製部材36,溶接電極50Rで形成される閉回路へパルス電源54よりパルス電流を流して、溶接電極50L,50Rが接触する金属製カバー40の部位を局部的に発熱させる。そして、金属製カバー40の外周部と金属製カバー40の外周部に対応する金属製部材36の部位とのニッケルメッキ層及び金メッキ層を溶融させ接合し、金属製カバー40を金属製部材36へ仮固定する(工程S10)。この工程の溶接接合では、気密封止を行なう必要はなく、金属製カバー40を金属製部材36へ固定する程度の接合でよい。
【0016】
次に、図4に示すように溶接電極50L,50Rを金属製カバー40の内側方向に移動させ金属製カバー40の内側の部位に加圧接触させる。そして、パルス電源54から溶接電極50Lと溶接電極50Rとの間にパルス電流を流し、金属製カバー40の内側の部位と金属製部材36の対応する部位のニッケルメッキ層及び金メッキ層を溶融させ、金属製カバー40の内側の部位と金属製部材36の対応する部位とを溶接接合する(工程S12)。この工程の溶接接合では、気密封止を行なう必要はなく、金属製カバー40を金属製部材36へ固定する程度の接合でよい。
【0017】
そして、再び、金属製カバー40の外周部へ溶接電極50Lと溶接電極50Rとを加圧接触させ、溶接電極50L,50Rが接触する金属製カバー40の部位を局部的に発熱させ、金属製カバー40の外周部と金属製部材36の外周部に対応する部位とを溶接接合し、各凹部20を気密封止する(工程S14)。各凹部20の気密封止のための溶接は、工程S14の一度でよいので、溶接工程の簡素化を図ることができる。また、耐湿性導電性樹脂で接着接合をすると、樹脂の吸湿特性から気密性の高い封止が困難であったが、溶接することにより各凹部20の封止の気密性を向上させることができる。
【0018】
このような高周波半導体回路部品100では、金属製カバー40を金属製部材36に溶接接合することにより各凹部20の開口を封止するので、各凹部20の開口を個別に金属製カバーで覆うときと比較して気密封止の歩留まり値を高くすることができる。また、気密封止不良を調べるリーク試験も、各凹部20について行なわず、部品全体で行なえばよいので、試験時間を短くすることができる。そして、高周波半導体回路部品100では、上部が金属製カバー40で覆われ、側面の一部が金属製部材36で覆われているため、各凹部20内に載置されている半導体集積回路装置10,受動回路素子12との電磁遮蔽が向上し、電磁性雑音に対する耐性の向上を図ることができる。
【0019】
なお、高周波半導体回路部品100では、パッケージ基板30を絶縁体基板34と金属製部材36とを備えるものとしたが、パッケージ基板30全体が絶縁性材料で形成されているものとすることもできる。このとき、パッケージ基板の金属製カバー40への接合される部位の接合面側には、ニッケルメッキ層と金メッキ層とが形成されるものとすることもできる。
【0020】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【0021】
第1の発明によれば、パッケージ基板の複数の凹部を覆いパッケージ基板へ溶接接合された金属製カバーを備えるので、各凹部を個別に金属製カバーで覆うときと比較して気密封止の歩留まり値を高くすることができる。
【0022】
第2の発明によれば、パッケージ基板は、金属製カバーとの接合面から所定厚さの部位に金属製部材を有するので、各電子回路装置の電磁遮蔽を向上させることができる。
【0023】
第3の発明によれば、溶接によりパッケージ基板へ金属製カバーを溶接するので各凹部20の封止の気密性を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の一つの実施の形態としての高周波半導体回路部品(電子回路部品)100の断面図である。
【図2】 金属製部材36と金属製カバー40とをシームシーリング法を用いて溶接接合する工程を示すフローチャートである。
【図3】 図2に示した工程S10が行なわれているときの様子を示す概略図である。
【図4】 図2に示した工程S12が行なわれているときの様子を示す概略図である。
【符号の説明】
10 半導体集積回路装置、12 受動回路素子、20 凹部、30 パッケージ基板、36 金属製部材、40 金属製カバー、100 高周波半導体回路部品。

Claims (3)

  1. 複数の電子回路装置が内部に封入されてなる電子回路部品であって、
    複数の凹部を有し、該各凹部へ前記複数の電子回路装置の少なくとも一つが載置されたパッケージ基板と、
    前記複数の凹部を覆い前記パッケージ基板へシームシーリング法を用いて溶接接合され、前記パッケージ基板との接合面側に凹凸形状を有する金属製カバーと、
    を備え、
    前記金属製カバーと前記パッケージ基板とは、前記金属製カバーの外周部で溶接接合されているとともに、前記パッケージ基板のうちの前記複数の凹部を仕切る部位と前記凹凸形状の凹部分とが嵌め込んで溶接接合されていることを特徴とする電子回路部品。
  2. 前記パッケージ基板は、前記金属製カバーとの接合面から所定厚さの部位に金属により形成され、前記凹凸形状の凹部分に嵌め込んで溶接接合される金属製部材を有することを特徴とする請求項1記載の電子回路部品。
  3. 複数の電子回路装置が内部に封入されてなる電子回路部品の製造方法であって、
    複数の凹部を有し該各凹部へ前記複数の電子回路装置の少なくとも一つが載置されたパッケージ基板へ、前記複数の凹部を覆うように前記パッケージ基板との接合面側に凹凸形状を有する金属製カバーをシームシーリング法を用いて溶接接合する金属製カバー溶接工程を備え、
    前記金属製カバー溶接工程では前記金属製カバーと前記パッケージ基板とを、前記金属製カバーの外周部で仮固定して、前記パッケージ基板のうちの前記複数の凹部を仕切る部位に嵌め込まれた前記凹凸形状の凹部分を溶接接合してから、前記金属製カバーの外周部で溶接接合し、前記各凹部を気密封止することを特徴とする電子回路部品の製造方法。
JP2000379681A 2000-12-14 2000-12-14 電子回路部品及びその製造方法 Expired - Fee Related JP4152065B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000379681A JP4152065B2 (ja) 2000-12-14 2000-12-14 電子回路部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000379681A JP4152065B2 (ja) 2000-12-14 2000-12-14 電子回路部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002184935A JP2002184935A (ja) 2002-06-28
JP4152065B2 true JP4152065B2 (ja) 2008-09-17

Family

ID=18847997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000379681A Expired - Fee Related JP4152065B2 (ja) 2000-12-14 2000-12-14 電子回路部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP4152065B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951266B1 (ko) 2007-12-07 2010-04-02 삼성전기주식회사 세라믹 패키지 밀봉장치

Also Published As

Publication number Publication date
JP2002184935A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
JPH0846073A (ja) 半導体装置
CA2310504C (en) Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same
US4839713A (en) Package structure for semiconductor device
JPH02342A (ja) 集積回路チツプ取付けおよびパツケ−ジ組立体
JP6845316B2 (ja) 多数個取り配線基板、電子部品収納用パッケージ、および電子装置
JP3620260B2 (ja) 電子部品
US3303265A (en) Miniature semiconductor enclosure
JPH1041420A (ja) 高周波デバイスパッケージ
JP4152065B2 (ja) 電子回路部品及びその製造方法
JP2798375B2 (ja) 弾性表面波素子又はic封入パッケージ
JPH0818390A (ja) 弾性表面波装置
JPH0730215A (ja) 混成集積回路装置
JP3546506B2 (ja) 電子部品およびその製造方法
JP2920066B2 (ja) 半導体装置及びその製造方法
JP2004047897A (ja) 電子部品および電子部品の製造方法
JPS61198656A (ja) 半導体装置
JP4355097B2 (ja) 配線基板の製造方法
JP3800358B2 (ja) 半導体気密封止容器の端子ならびに同容器
JP4562301B2 (ja) 電子部品収納用パッケージ
JP2004088036A (ja) 電子装置及びその製造方法
JP2001094388A (ja) Sawデバイス及びその製造方法
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JP2870501B2 (ja) 半導体装置
JP2535573B2 (ja) プラスチック・ピングリッドアレイの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050701

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees