CN1874956A - 已处理的半导体晶片的固定的、绝缘的和导电的连接 - Google Patents
已处理的半导体晶片的固定的、绝缘的和导电的连接 Download PDFInfo
- Publication number
- CN1874956A CN1874956A CNA2004800319774A CN200480031977A CN1874956A CN 1874956 A CN1874956 A CN 1874956A CN A2004800319774 A CNA2004800319774 A CN A2004800319774A CN 200480031977 A CN200480031977 A CN 200480031977A CN 1874956 A CN1874956 A CN 1874956A
- Authority
- CN
- China
- Prior art keywords
- glass
- wafers
- conduction
- wafer
- glass cement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/093—Conductive package seal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种用于连接已处理的晶片(1,2)的方法和装置,其中,在这些半导体晶片之间或承载这些半导体晶片的电子结构(3)之间除固定的接合外附加具有电连接(5)。为此,为固定连接目的,使用低熔点的结构化玻璃中间层(6,6a)作为绝缘层和作为玻璃基上呈可导电焊剂(5)形式的电连接。
Description
本发明涉及一种用于借助导电的和电绝缘的结构化(strukturierter)的中间连接层来连接已处理(prozessierter)的半导体晶片的方法。本发明还涉及一种可用所述方法制造的晶片装置。
已处理的半导体晶片的连接使用在微电子系统和微机电系统的制造中,以便在制片过程中已经通过一个罩来覆盖确定的结构。一方面,该工作过程是必要的,以便在后续处理步骤过程中保护敏感的机械结构或者使单个元件例如光学结构元件的真正封装在晶片矩阵中已经进行,因此能够实现特殊的结构。用于连接例如系统晶片与覆盖晶片的通常方法是阳极键合和直接键合,以及借助低熔点的玻璃中间层(玻璃介质键合)的键合。
在此,机械的或电的工作元件位于系统晶片上。相反,覆盖晶片大多仅用作覆盖保护(罩)并且按照现有技术不具有或只具有很少的电结构。
上述键合方法具有这样的特点,即这些晶片不导电地相互连接。其原因一方面在于覆盖晶片本身是不导电的(阳极键合)。另一方面,在键合时所形成的中间层是不导电的(直接键合中的键合氧化物,玻璃介质键合中的玻璃中间层)。但是,在使用封装键合时大多必须有目的地把整个盖或盖上的结构导电地连接。整个盖的电连接一部分是必需的,以便使其处于一个确定的电势上,例如接地。
为了读出电容传感器,在盖上必需一些分析计算电极,后者必须与系统晶片接触,以便在构造过程和连接过程中能够在一个平面中引线键合。
对于提高微系统的封装密封性也有利的是,如果分析计算电路可以与系统晶片电接触,可将这些分析计算电路集成在覆盖晶片上。迄今仅公知了阳极键合的晶片与晶片的电接触。在此,待连接的晶片的金属化区域形成机械接触并且通过所形成的晶片连接力被牢固地压紧在一起,参见1996年《传感器与执行器》A52第151至155页KADAR等所著“用于玻璃与硅阳极键合的铝压接触”(Aluminium press-oncontacts for glass to silicon anodic bonding)。
该方法不完全令人信服。一方面,电接触区域干扰真正晶片键合连接的形成。另一方面,在电接触区域中没有形成材料的连接,因此其可靠性是有问题的。玻璃介质键合被认为是可最广泛使用的用于封装目的的晶片键合方法,因为它提供了很高的键合生产率并且由于熔化的玻璃中间层的平坦化作用补偿了待连接晶片的表面轮廓并且因此使得能够在键合分界面中进行侧面的金属接触。
本发明的技术任务在于,这样构建一种连接方法,使得在晶片电连接的同时得到至少两个半导体晶片的牢固的和相对于空腔密封闭合的连接。
该任务通过权利要求1、11或10或20(作为方法或产品)来解决。
在玻璃介质键合时,导电的和绝缘的玻璃结构的组合有目的地达到覆盖晶片的区域,以便电连接。
本发明尤其适合于一些微机电结构,这些微机电结构与分析计算电子装置的结构集成在一起。此外也可以将两个以上的半导体晶片堆垛状地相互连接。因此在这样的叠垛中也存在中间区域,其中可以同时存在覆盖晶片和系统晶片。
借助附图根据具有两个半导体晶片的实施例来说明和补充本发明。
图1是一个系统晶片1沿图2中的线/平面A-A的示意性横剖面,它根据一种方法的示例与一个覆盖晶片2相连接,
图2如在图1中示出的装置的俯视图,
图3系统晶片与覆盖晶片之间的导电连接的变型,
图4类似于图3的系统晶片与覆盖晶片之间的导电连接的另一个变型。
如在图1中示出的,低熔点的结构化的绝缘的玻璃中间层6,6a,6b和玻璃基(玻璃胶)上的可导电的焊剂5将系统晶片1与覆盖晶片2相连接,其中同时形成(作为产品)或制造(作为方法)该覆盖晶片2到系统晶片1的或者说这两个晶片的有源电结构3之间的择选性的接触。
根据方法,两个玻璃焊剂6,5的涂覆和预熔化可以分开地和先后地进行。在此,进行第一玻璃焊剂6(作为结构化的层)的涂覆和预熔化,分开地并且与此在时间上间隔开地进行第二玻璃焊剂5的涂覆和预熔化。
但先后进行涂覆和共同预熔化也是可行的,尤其是在450℃的温度范围中。
在预熔化前,如半导体技术的常用方法那样,在通常的程度和范围上将对玻璃胶进行预处理。
在键合过程中,导电的和不导电的晶片连接例如同时构成。为此,所使用的两种玻璃的处理温度在相同的范围中。
在不导电的玻璃焊剂的区域中可以将位于系统晶片1上并且通过一个中间绝缘体7相对衬底绝缘的金属印制导线4埋入。这使得要用盖2保护的结构3可以低电阻地连接。同时,待覆盖的结构可以被密封地封装。
主要进行机械承载的晶片连接6,6a,6b可以通过玻璃焊剂来实现。该玻璃焊剂在其热膨胀方面可以很好地与硅匹配。这些电接触面可以保持较小,以便使机械应力最小。
在图2的俯视图中示出剖切线A,它通过设置一个阶梯得到图1的剖面视图。在此,在图2中,作为覆盖晶片的盖2仅象征性示出,它实际上被去掉,以便能够看到位于其下面的结构。该晶片2被涂上网格图案,它的边缘区域与图1明确地对应并且掩盖或者说盖住要保护的结构3,但同时可以看到通过框状构造的绝缘层(结构化的层6a,6b,6)的密闭密封和机械支承。在该图中也可看到键合点和印制导线4在覆盖晶片2之外、之下方。
如果使用SOI晶片8(绝缘体上硅)作为系统晶片,如在图3中所示,存在这样的可能性,通过导电的玻璃焊剂5将SOI晶片的衬底11电连接。为此,SOI衬底的有源层9以及被埋入的氧化物10在相应位置上可以开口,以致导电的玻璃焊剂5流入该开口中并且因此可以接触基体片。
为了将有源的半导体层9的仅一个位置或一些希望的位置连接,所述半导体层9在孔壁上被绝缘。中间绝缘体7,参见图1,在图3中未示出。因为常见的基于SOI的工艺包括这样的分步骤,所以不会产生附加费用。
在相对于图3的一个变型中,该变型在那里已经简略地一起说明过但在图4中完全表示出,中间绝缘体7a按面来确定,在被导电的玻璃胶5占据的开口的内部,但在设置了尤其是呈圆柱形的绝缘层7a之后该玻璃胶没有达到与半导体层9接触,该绝缘层还可以具有一个在上面支承在半导体层9上的环绕的边缘,它圆形地、角形地或以其它方式成形。在该边缘和半导体层9的上方才设置印制导线4。在其余方面,根据图4的实施例与图3中的实施例一样构造,因此参考在那里的说明。
如果在设计系统晶片1和覆盖晶片2时考虑了相应的电接触面和必要的晶片连接框架,则例如下面的用于制造可导电的和绝缘的晶片连接的过程是可行的:
丝网印刷以便将不导电的玻璃胶6涂覆到覆盖晶片2上。
预处理和预熔化不导电的玻璃胶6。
丝网印刷以便将导电的玻璃胶5涂覆到覆盖晶片上。
预处理和预熔化导电的玻璃胶。
将系统晶片和覆盖晶片对准。
在机械压力下在玻璃或玻璃胶5,6的处理温度下键合。
可替换地,玻璃或玻璃胶的涂覆也可以在相应匹配其它方法步骤的情况下如上面所示以相反的顺序或在系统晶片1上进行。
参考标号表
1 具有微电机或具有电子结构3的系统晶片
2 覆盖晶片,尤其是设置有电子结构
3 要保护的微电机或电子结构
4 金属结构,引线和键合点(键合区)
5 可导电的连接玻璃(第一玻璃胶,结构化的)
6 电绝缘的连接玻璃(第二玻璃胶,结构化的)
7 中间绝缘层
8 SOI晶片(绝缘层上硅)
9 承载有源电子结构的硅层(有源层)
7a 有源层的开口中的绝缘
10 SOI晶片的埋设的氧化物
11 基体片(衬底)
12 有源层9中的绝缘沟槽
Claims (20)
1.用于已处理的半导体晶片的固定连接的方法,优选用于将承载微电机结构或电子结构的系统晶片(1)与覆盖晶片(2)连接,这些覆盖晶片优选也承载电子结构,其中,在具有两个以上晶片的情况下位于叠垛的中间区域中的那些晶片尤其同时既是系统晶片、也是覆盖晶片;
其中,在机械方面固定连接的工作过程中在这些半导体晶片之间不仅制成电绝缘的连接(6,6a,6b)、而且制成导电的连接(5);
具有至少下述特有的主要工作过程:
将不导电的及导电的玻璃胶的结构化层分别涂覆在两个待相互连接的晶片侧面上;
预处理和预熔化这些玻璃或玻璃胶(5,6);
将这些待连接的晶片在几何上对准;
在这些玻璃或玻璃胶的处理温度下通过使用机械压力接合、尤其是键合这些晶片。
2.根据权利要求1所述的方法,其特征在于,所述玻璃胶、尤其是玻璃焊剂用丝网印刷方法涂覆。
3.根据权利要求1所述的方法,其特征在于,不导电的低熔点玻璃胶和导电的玻璃胶具有不同的预处理条件和预熔化条件,因此预处理和预熔化先后在各自分开的过程中进行。
4.根据权利要求1所述的方法,其特征在于,不导电的低熔点玻璃胶和导电的玻璃胶具有基本相同的处理温度。
5.根据权利要求1所述的方法,其特征在于,不导电的低熔点玻璃胶和导电的玻璃胶具有不同的处理温度并且它们在一个过程中被先后进行。
6.根据权利要求1和权利要求2至5之一所述的方法,其特征在于,这些晶片中的至少一个在一个在电学上未结构化的区域(初始材料区域)中被电连接。
7.根据权利要求1和权利要求2至6之一所述的方法,其特征在于,这些晶片在确定的电路点上在它们的电学结构化的区域(3)中被电连接。
8.根据权利要求1和其后的权利要求之一所述的方法,其特征在于,所述玻璃胶的连接形成在低于450摄氏度的温度下进行。
9.根据权利要求1和其后的权利要求之一所述的方法,其特征在于,SOI晶片的衬底的电连接在一个通过埋设的氧化物层和一个有源硅层中的先前产生的开口实现,其中,尤其是有源硅层中的开口的壁区域在电连接前设置一个绝缘层(7a)。
10.晶片装置,它按照权利要求1的方法或其后的权利要求的一种方法制造或者可制造。
11.用于已处理的半导体晶片的固定连接的方法,优选用于连接一个承载微电机结构或电子结构的系统晶片(1)与一个覆盖晶片(2),该覆盖晶片优选同样承载电子结构;
其中,在机械方面固定连接的工作过程中在这些半导体晶片之间不仅制成电绝缘的连接、而且支持导电的连接;具有至少下述特有的主要工作过程:
将分别由一种玻璃胶(5,6)制成的一个不导电的第一结构化层和一个导电的第二层涂覆在这两个待相互连接的晶片(1,2)的至少一个侧面上;
预处理这些玻璃胶(5,6);
预熔化这些预处理过的玻璃胶(5,6);
将待连接的晶片(1,2)在几何上对准;
在这些玻璃胶的处理温度下通过使用机械压力接合、尤其是键合这些晶片(1,2)。
12.根据权利要求11所述的方法,其中,玻璃胶(5,6)、尤其是玻璃焊剂用丝网印刷方法涂覆。
13.根据权利要求11所述的方法,其中,不导电的低熔点玻璃胶(6,6a)和导电的玻璃胶(5)具有不同的预处理条件和/或预熔化条件,尤其是每种胶的预处理和预熔化先后在一个各自分开的过程中进行。
14.根据权利要求11所述的方法,其中,不导电的低熔点玻璃胶(5)和导电的玻璃胶(6)具有基本上相同的处理温度。
15.根据权利要求11所述的方法,其中,不导电的低熔点玻璃胶(5)和导电的玻璃胶(6)具有不同的处理温度并且它们在一个过程中先后进行。
16.根据权利要求11所述的方法,其中,这些晶片中的至少一个在一个电学上未结构化的区域(初始材料区域)中被电连接。
17.根据权利要求11所述的方法,其中,这些晶片中的至少一个在确定的电路点上在其电学上结构化的区域(3)中被电连接。
18.根据权利要求11和其后的权利要求之一所述的方法,其中,玻璃胶(6,5)的连接形成在低于450摄氏度的温度下进行。
19.根据权利要求11和其后的权利要求之一所述的方法,其中,SOI晶片(8)的衬底(11)的电连接通过在一个埋设的氧化物层(10)中和一个有源的硅层(9)中的至少一个先前产生的开口进行,其中,尤其是在有源硅层中的该开口的壁区域在与导电玻璃焊剂电连接(5)之前设置一个绝缘层(7a)。
20.用于已处理的半导体晶片的固定连接的方法,优选用于将承载微电机结构或电子结构(3)的系统晶片(1)与覆盖晶片(2)连接,这些覆盖晶片同样可以承载电子结构,其中,在具有两个以上晶片时位于叠垛的中间区域中的那些晶片可以同时既是系统晶片、也是覆盖晶片,其中,在机械方面固定连接的工作过程中在这些半导体晶片之间不仅制造电绝缘的连接、而且制造导电的连接,其特征在于下述特有的主要工作过程:
将不导电玻璃胶的及导电玻璃胶的结构化层分别涂覆在两个待相互连接的晶片侧面中的一个上;
预处理和预熔化这些玻璃(5,6);
将这些待连接的晶片在几何上对准;
在这些玻璃的处理温度下通过使用机械压力接合(键合)这些晶片。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10350460A DE10350460B4 (de) | 2003-10-29 | 2003-10-29 | Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung |
DE10350460.5 | 2003-10-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1874956A true CN1874956A (zh) | 2006-12-06 |
Family
ID=34529872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004800319774A Pending CN1874956A (zh) | 2003-10-29 | 2004-10-29 | 已处理的半导体晶片的固定的、绝缘的和导电的连接 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8129255B2 (zh) |
EP (1) | EP1678074A1 (zh) |
JP (1) | JP2007510295A (zh) |
CN (1) | CN1874956A (zh) |
CA (1) | CA2543736A1 (zh) |
DE (2) | DE10350460B4 (zh) |
WO (1) | WO2005042401A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7791424B2 (en) * | 2002-10-15 | 2010-09-07 | Marvell World Trade Ltd. | Crystal oscillator emulator |
US7760039B2 (en) * | 2002-10-15 | 2010-07-20 | Marvell World Trade Ltd. | Crystal oscillator emulator |
US20060113639A1 (en) * | 2002-10-15 | 2006-06-01 | Sehat Sutardja | Integrated circuit including silicon wafer with annealed glass paste |
US7768360B2 (en) | 2002-10-15 | 2010-08-03 | Marvell World Trade Ltd. | Crystal oscillator emulator |
US20060267194A1 (en) | 2002-10-15 | 2006-11-30 | Sehat Sutardja | Integrated circuit package with air gap |
DE102006040115A1 (de) * | 2006-08-26 | 2008-03-20 | X-Fab Semiconductor Foundries Ag | Verfahren und Anordnung zur hermetisch dichten vertikalen elektrischen Durchkontaktierung von Deckscheiben der Mikrosystemtechnik |
US8138062B2 (en) * | 2009-12-15 | 2012-03-20 | Freescale Semiconductor, Inc. | Electrical coupling of wafer structures |
EP3101805B1 (en) * | 2015-06-01 | 2019-04-03 | Aros Electronics AB | Dc bus ripple reduction |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3837300A1 (de) * | 1988-11-03 | 1990-05-23 | Messerschmitt Boelkow Blohm | Verfahren zur herstellung von mikroelektronischen schaltungen und hybriden |
US5094969A (en) * | 1989-09-14 | 1992-03-10 | Litton Systems, Inc. | Method for making a stackable multilayer substrate for mounting integrated circuits |
DE4006108A1 (de) * | 1990-02-27 | 1991-08-29 | Bosch Gmbh Robert | Verfahren zum aufbau von mikromechanischen bauelementen in dickschichttechnik |
US5164328A (en) * | 1990-06-25 | 1992-11-17 | Motorola, Inc. | Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip |
US5545912A (en) * | 1994-10-27 | 1996-08-13 | Motorola, Inc. | Electronic device enclosure including a conductive cap and substrate |
JP3514349B2 (ja) | 1996-02-13 | 2004-03-31 | 株式会社日立国際電気 | マイクロパッケージ構造 |
DE19616014B4 (de) | 1996-04-23 | 2006-04-20 | Robert Bosch Gmbh | Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen |
EP0877003B1 (en) | 1997-05-09 | 2002-09-18 | JSR Corporation | Glass paste composition |
EP0886144B1 (en) | 1997-06-19 | 2006-09-06 | STMicroelectronics S.r.l. | A hermetically sealed sensor with a movable microstructure |
GB9713831D0 (en) * | 1997-06-30 | 1997-09-03 | Fry Metals Inc | Sealing glass paste for cathode ray tubes |
US5955771A (en) * | 1997-11-12 | 1999-09-21 | Kulite Semiconductor Products, Inc. | Sensors for use in high vibrational applications and methods for fabricating same |
US6020646A (en) * | 1997-12-05 | 2000-02-01 | The Charles Stark Draper Laboratory, Inc. | Intergrated circuit die assembly |
JP3689598B2 (ja) * | 1998-09-21 | 2005-08-31 | キヤノン株式会社 | スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法 |
JP2000114409A (ja) | 1998-10-07 | 2000-04-21 | Kyocera Corp | 電子部品収納用容器 |
US6016121A (en) * | 1998-10-09 | 2000-01-18 | Rockwell Collins, Inc. | Multiple frequency GPS receive operation using single frequency sequencing |
US6817917B1 (en) * | 1999-05-28 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method for a plasma display panel with superior luminescence |
DE60125999T2 (de) * | 2000-02-09 | 2007-11-08 | Interuniversitair Micro-Elektronica Centrum | Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen |
WO2002056061A2 (en) * | 2000-12-19 | 2002-07-18 | Coventor, Incorporated | Optical mems device and package having a light-transmissive opening or window |
DE10141753A1 (de) * | 2001-08-29 | 2003-03-20 | Orga Kartensysteme Gmbh | Verfahren zur Montage eines elektronischen Bauelementes auf einer Trägerstuktur in Face-Down-Technik |
US6975016B2 (en) * | 2002-02-06 | 2005-12-13 | Intel Corporation | Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof |
US6498057B1 (en) * | 2002-03-07 | 2002-12-24 | International Business Machines Corporation | Method for implementing SOI transistor source connections using buried dual rail distribution |
US20030190936A1 (en) * | 2002-03-12 | 2003-10-09 | Chen-Chao Fan | Charge socket for hands-free cellular phone in vehicle |
-
2003
- 2003-10-29 DE DE10350460A patent/DE10350460B4/de not_active Expired - Fee Related
-
2004
- 2004-10-29 JP JP2006537055A patent/JP2007510295A/ja active Pending
- 2004-10-29 CN CNA2004800319774A patent/CN1874956A/zh active Pending
- 2004-10-29 CA CA002543736A patent/CA2543736A1/en not_active Abandoned
- 2004-10-29 WO PCT/DE2004/002413 patent/WO2005042401A1/de active Application Filing
- 2004-10-29 US US10/595,303 patent/US8129255B2/en not_active Expired - Fee Related
- 2004-10-29 EP EP04802660A patent/EP1678074A1/de not_active Withdrawn
- 2004-10-29 DE DE112004002626T patent/DE112004002626D2/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US8129255B2 (en) | 2012-03-06 |
DE112004002626D2 (de) | 2006-09-21 |
JP2007510295A (ja) | 2007-04-19 |
DE10350460B4 (de) | 2006-07-13 |
CA2543736A1 (en) | 2005-05-12 |
US20080029878A1 (en) | 2008-02-07 |
DE10350460A1 (de) | 2005-06-30 |
WO2005042401A1 (de) | 2005-05-12 |
EP1678074A1 (de) | 2006-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2687775C (en) | Fabrication of mems and moems components | |
JP5276766B2 (ja) | 包封材を有する有機光起電性コンポーネント | |
JP4420538B2 (ja) | ウェーハパッケージの製造方法 | |
CN101652853B (zh) | 用于电路装置的钝化层及其制造方法 | |
CN101107893B (zh) | 控制模块 | |
CN1248312C (zh) | 用于宽间隙基片接合的多层集成电路 | |
JP5142742B2 (ja) | 圧力センサおよびその製造方法 | |
CN101552255B (zh) | 具有紧密密封的电路布置的功率半导体模块及其制造方法 | |
CN1906744A (zh) | 具有柔性电互连和柔性密封件的装置 | |
CN101048655A (zh) | 电气元件 | |
CN102017135B (zh) | 带有在多个接触平面中的元器件的基板电路模块 | |
KR100514240B1 (ko) | 가속도 센서 및 그 제조방법 | |
CN1873962A (zh) | 半导体元件及其制造方法 | |
CN101061582A (zh) | 用于平面接触的金属化薄膜 | |
CN107204300A (zh) | 用于制造芯片复合结构的方法 | |
CN1646417A (zh) | 制造电子器件的方法 | |
CN1874956A (zh) | 已处理的半导体晶片的固定的、绝缘的和导电的连接 | |
CN1555576A (zh) | 电子标签及其制造方法 | |
CN1532889A (zh) | 多层器件及其制作方法 | |
CN106449526A (zh) | 具有改善的密封的功率半导体模块 | |
CN102150259B (zh) | 半导体装置以及用于制造半导体装置的方法 | |
CN101599474B (zh) | 集成电路模块及其制造方法 | |
US6756138B1 (en) | Micro-electromechanical devices | |
KR20120063434A (ko) | 회로 장치의 제조 방법 | |
CN1677649A (zh) | 具保护晶粒功用的半导体元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |