DE10350460A1 - Verfahren zum Verbinden prozessierter Halbleiterscheiben bei dem neben dem festen isolierenden Zusammenfügen auch eine elektrische Verbindung hergestellt wird und entsprechende Anordnung - Google Patents

Verfahren zum Verbinden prozessierter Halbleiterscheiben bei dem neben dem festen isolierenden Zusammenfügen auch eine elektrische Verbindung hergestellt wird und entsprechende Anordnung Download PDF

Info

Publication number
DE10350460A1
DE10350460A1 DE10350460A DE10350460A DE10350460A1 DE 10350460 A1 DE10350460 A1 DE 10350460A1 DE 10350460 A DE10350460 A DE 10350460A DE 10350460 A DE10350460 A DE 10350460A DE 10350460 A1 DE10350460 A1 DE 10350460A1
Authority
DE
Germany
Prior art keywords
discs
semiconductor wafers
electrically conductive
electrically
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10350460A
Other languages
English (en)
Other versions
DE10350460B4 (de
Inventor
Roy Knechtel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10350460A priority Critical patent/DE10350460B4/de
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to CNA2004800319774A priority patent/CN1874956A/zh
Priority to DE112004002626T priority patent/DE112004002626D2/de
Priority to PCT/DE2004/002413 priority patent/WO2005042401A1/de
Priority to US10/595,303 priority patent/US8129255B2/en
Priority to EP04802660A priority patent/EP1678074A1/de
Priority to CA002543736A priority patent/CA2543736A1/en
Priority to JP2006537055A priority patent/JP2007510295A/ja
Publication of DE10350460A1 publication Critical patent/DE10350460A1/de
Application granted granted Critical
Publication of DE10350460B4 publication Critical patent/DE10350460B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093Conductive package seal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0172Seals
    • B81C2203/019Seals characterised by the material or arrangement of seals between parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung der Verbindung von prozessierten Halbleiterscheiben, wobei zusätzlich zu dem festen Zusammenfügen eine elektrische Verbindung zwischen den Halbleiterscheiben bzw. zwischen den diese tragenden elektronischen Strukturen vorhanden ist. Dazu werden zwecks fester Verbindung niedrig schmelzende strukturierte Glaszwischenschichten als Isolierschichten und als elektrische Verbindung in Form von elektrisch leitfähigem Lot auf Glasbasis eingesetzt.

Description

  • Die Erfindung geht aus von einem Verfahren zum Verbinden prozessierter Halbleiterscheiben mittels elektrisch leitender und elektrisch isolierender strukturierter Verbindungszwischenschichten gemäß dem Oberbegriff des Anspruchs 1.
  • Das Verbinden von prozessierten Halbleiterscheiben wird in der Fertigung von mikroelektronischen und mikroelektromechanischen Systemen eingesetzt, um bestimmte Strukturen durch eine Kappe bereits im Scheibenprozeß abzudecken. Dieser Arbeitsgang ist zum einen notwendig, um empfindliche mechanische Strukturen während nachfolgender Bearbeitungsschritte zu schützen bzw. das eigentliche Verkapseln der Einzelelemente, z.B. optische Bauelemente, bereits im Scheibenverband vorzunehmen und somit spezielle Aufbauten zu ermöglichen. Übliche Verfahren zum Verbinden von z.B. System- und Deckscheiben sind das anodische und das direkte Bonden, sowie das Bonden mittels niedrigschmelzender Glaszwischenschichten (Glass-Frit-Bonden). Dabei befinden sich in der Regel die mechanisch bzw. elektrisch aktiven Elemente auf der Systemscheibe. Die Deckscheibe hingegen dient meist nur als abdeckender Schutz und besitzt nach dem Stand der Technik keine oder nur wenig elektrische Strukturen. Die oben aufgeführten Bondverfahren haben die Eigenschaft, daß die Scheiben nicht leitend miteinander verbunden werden. Dies liegt zum einen daran, daß die Deckscheibe selbst nicht leitend ist (anodisches Bonden). Zum anderen sind beim Bonden entstehende Zwischenschichten nicht leitend (Bondoxid beim direkten Bonden, Glasszwischenschicht beim Glas-Frit-Bonden). Bei der Anwendung des Verkapselungsbondens ist es meist jedoch notwendig gezielt den gesamten Deckel bzw. Strukturen auf dem Deckel elektrisch leitend anzuschließen. Ein elektrischer Anschluß des gesamten Deckels ist z.T. notwendig, um ihn auf ein bestimmtes Potential, z.B. Masse, zu legen. Für die Auslesung kapazitiver Sensoren sind Auswerteelektroden auf dem Deckel notwendig, die zur Systemscheibe hin kontaktiert werden müssen, um ein Drahtbonden während des Aufbau- und Verbindungsprozesses in einer Ebene zu ermöglichen. Zur Erhöhung der Packungsdichte von Mikrosystemen ist es vorteilhaft, Auswerteschaltungen auf der Deckscheibe zu integrieren, wenn diese zur Systemscheibe elektrisch kontaktiert werden können. Bisher sind nur elektrische Scheibe-zu-Scheibe-Kontaktierungen vom anodischen Bonden bekannt. Dabei werden Metallisierungsgebiete der zu verbindenden Scheiben in mechanischen Kontakt gebracht und durch die entstehende Scheibenverbindungkraft fest zusammengepresst (KADAR, z., BOSSCHE, A., MOLLINGER, J., Sensors & Actuators A52 (1996), pp. 151-155 – Aluminium press-on contacts for glass to silicon anodic bonding). Dieses Verfahren weist allerdings zwei gravierende Nachteile auf. Zum einem stören die elektrischen Kontaktgebiete die Ausbildung der eigentlichen Scheibenbondverbindung. Zum anderen besteht keine stoffliche Verbindung im Bereich der elektrischen Kontakte, so daß deren Zuverlässigkeit somit fraglich ist. Als am universellsten einsetzbares Scheibenbondverfahren für Verkapselungszwecke gilt das Glass-Frit-Bonden, da es sehr hohe Bondausbeuten liefert und aufgrund der planarisierenden Wirkung der geschmolzenen Glaszwischenschicht Oberflächenprofile der zu verbindenden Scheiben ausgleicht und somit laterale metallische Kontaktdurchführungen im Bondinterface ermöglicht.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verbindungsverfahren nach dem Oberbegriff des Anspruchs 1 so zu gestalten, daß eine feste und bezüglich Hohlräumen dicht schließende Verbindung der Halbleiterscheiben bei gleichzeitiger elektrischer Verbindung der Scheiben gegeben ist.
  • Gelöst wird die Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen.
  • Der Gegenstand des Anspruchs 1 weist die Vorteile auf, daß die Kombination von leitenden und isolierenden Glasstrukturen beim Glass-Frit-Bonden gezielt Bereiche der Deckscheibe elektrisch angeschlossen werden.
  • Die Erfindung eignet sich besonders für mikroelektromechanische Strukturen, die mit Strukturen der Auswerteelekronik integriert sind. Darüber hinaus können auch mehr als zwei Halbleiterscheiben stapelförmig mitreinander verbunden werden.
  • Vorteilhafte Ausgestaltungen des Gegenstandes des Anspruchs 1 sind in den Unteransprüchen angegeben.
  • Die Erfindung wird nun anhand eines Ausführungsbeispiels mit zwei Halbleiterscheiben unter Zuhilfenahme der Zeichnung erläutert. Es zeigen
  • 1 eine Systemscheibe, die mit einer Deckscheibe nach dem erfindungsgemäßen Verfahren verbunden wurde in schematischer Schnittdarstellung,
  • 2 die Draufsicht einer Anordnung wie sie in 1 gezeigt ist,
  • 3 eine Variante der erfindungsgemäßen leitenden Verbindung zwischen Systemscheibe und Deckscheibe.
  • Wie in 1 dargestellt, verbinden die niedrig schmelzende strukturierte isolierende Glaszwischenschicht (6) und das elektrisch leitfähige Lot auf Glasbasis (5) die Systemscheibe (1) mit der deckscheibe (2), wobei gleichzeitig eine selektive Kontaktierung der Deckscheibe (2) zur Systemscheibe (1), bzw. zwischen elektrisch aktiven Strukturen beider Scheiben hergestellt ist. Verfahrensmäßig kann das Aufbringen und Vorschmelzen der beiden Glaslote getrennt und nacheinander vorgenommen werden. Aber auch ein nacheinander ablaufendes Aufbringen und ein gemeinsames Vorschmelzen sind möglich. Im Bondprozess werden die leitenden und nicht leitenden Scheibenverbindungen dann gleichzeitig ausgebildet. Dazu müssen die Verarbeitungstemperaturen der beiden verwendeten Gläser im gleichen Bereich liegen. Im Bereich des nicht leitenden Glaslotes können metallische Leitbahnen (4), die sich auf der Systemscheibe (1) befinden und durch einen Zwischenisolator (7) zum Substrat hin isoliert sind, eingebettet werden. Dies ermöglicht den niederohmigen Anschluss der mit dem Deckel zu schützenden Strukturen (3). Gleichzeitig können die zu deckelnden Strukturen hermetisch dicht verpackt werden. Die hauptsächlich mechanisch tragende Scheibenverbinung ist durch das Glaslot zu realisieren, da dieses sehr gut in seiner thermischen Ausdehnung an Silizium angepasst ist. Die elektrischen Kontaktflächen sind klein zu halten, um mechanische Spannungen zu minimieren. Werden als Systemscheiben SOI-Scheiben (8) (silicon-on-insulator) angewendet, wie in 3 gezeigt, besteht die Möglichkeit, über das leitende Glaslot (5) das Substrat (11) der SOI-Scheibe elektrisch anzuschließen. Dazu ist die aktive Schicht (9) des SOI-Substrats sowie das vergrabene Oxid (10) an der entsprechenden Stelle zu öffnen, so daß das elektrisch leitende Glaslot (5) in die Öffnung fließen und somit die Trägerscheibe kontaktieren kann. Um nur die gewünschten Stellen der aktiven Halbleiterschicht (9) anzuschließen muß die Halbleiterschicht (9) an den Lochwänden isoliert werden. {Der notwendige Zwischenisolator (7), siehe 1, ist in 3 nicht gezeigt.} Da die gängigen SOI-basierten Technologien diese Teilschritte enthalten, entsteht kein Mehraufwand.
  • Sind im Design der Systemscheibe und der Deckscheibe die entsprechenden elektrischen Kontaktflächen und notwendigen Scheibenverbindungsrahmen berücksichtigt, ist z.B. folgender Prozess zur Herstellung der elektrisch leitfähigen und isolierenden Scheibenverbindungen möglich:
    • – Siebdruck zum Aufbringen der elektrisch nicht leitenden Glaspaste auf die Deckscheibe
    • – Konditionieren und Vorschmelzen des elektrisch nicht leitenden Glases
    • – Siebdruck zum Aufbringen der elektrisch leitenden Glaspaste auf die Deckscheiben
    • – Konditionieren und Vorschmelzen des elektrisch leitenden Glases
    • – Ausrichten von System- und Deckscheibe
    • – Bonden unter mechanischem Druck bei der Verarbeitungstemperatur der Gläser
    • Alternativ kann das Aufbringen der Gläser auch in umgekehrter Reihenfolge bzw. auf die Systemscheibe erfolgen.
  • 1
    Systemscheibe mit mikroelektromechanischen bzw. mit elektronischen Strukturen
    2
    Deckscheibe, z.B. auch mit elektronischen Strukturen versehen
    3
    zu schützende mikroelektromechanische bzw. elektronische Strukturen
    4
    Metallstrukturen, Zuleitungen und Bondinseln (Bondpads)
    5
    elektrisch leitfähiges Verbindungsglas
    6
    elektrisch isolierendes Verbindungsglas
    7
    Zwischenisolationsschicht
    8
    SOI-Scheiben (silicon on insulator)
    9
    aktive elektronische Strukturen tragende Siliziumschicht (aktive Schicht)
    10
    vergrabenes Oxid
    11
    Trägerscheibe (Substrat)
    12
    Isolationsgräben in aktiver Schicht

Claims (10)

  1. Verfahren zum festen Verbinden prozessierter Halbleiterscheiben, vorzugsweise zum Verbinden von mikroelektromechanische bzw. elektronische Strukturen tragenden Systemscheiben (1) mit Deckscheiben (2), die ebenfalls elektronische Strukturen tragen können, wobei bei mehr als zwei Scheiben die im Mittelbereich des Stapels befindlichen Scheiben gleichzeitig sowohl Systemscheibe als auch Deckscheibe sein können, bei dem im Arbeitsgang des mechanisch festen Verbindens sowohl elektrisch isolierende Verbindungen als auch elektrisch leitende zwischen den Halbleiterscheiben hergestellt werden, gekennzeichnet durch folgende spezifischen Hauptarbeitsgänge: – Aufbringen von strukturierten Schichten elektrisch nicht leitender und elektrisch leitender Glaspasten auf jeweils eine der beiden miteinander zu verbindenden Scheibenseiten – Konditionieren und Vorschmelzen der Gläser – geometrisches Ausrichten der zu verbindenden Scheiben – Zusammenfügen (Bonden) der Scheiben bei der Verarbeitungstemperatur der Gläser unter Anwendung von mechanischem Druck
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Glaslote im Siebdruckverfahren aufgebracht werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das nicht leitende niedrigschmelzende Glaslot und das elektrisch leitende Glaslot unterschiedliche Konditionier- und Vorschmelzbedingungen haben und daher das Konditionieren und Vorschmelzen nacheinander in getrennten Prozessen vorgenommen wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das nicht leitende niedrigschmelzende Glaslot und das elektrisch leitende Glaslot die gleiche Verarbeitungstemperatur haben.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das nicht leitende niedrigschmelzende Glaslot und das elektrisch leitende Glaslot unterschiedliche Verarbeitungstemperaturen haben und diese in einem Prozeß nacheinander durchfahren werden.
  6. Verfahren nach Anspruch 1 und einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß mindestens eine der Scheiben in ihrem elektronisch nicht strukturierten Bereich (Ausgangsmaterialbereich) elektrisch angeschlossen wird.
  7. Verfahren nach Anspruch 1 und einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Scheiben an bestimmten Schaltungspunkten in ihren elektronisch strukturierten Bereichen elektrisch angeschlossen werden.
  8. Verfahren nach Anspruch 1 und einem diesem folgenden Ansprüche, dadurch gekennzeichnet, daß die Verbindunsbildungen der Glaslote bei Temperaturen kleiner 450 Grad Celsius erfolgt.
  9. Verfahren nach Anspruch 1 und einem diesem folgenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Verbindung des Substrates bei SOI-Scheiben über vorher erzeugte Öffnungen in der vergrabenen Oxidschicht und in der aktiven Siliziumschicht erfolgt, wobei die Wandbereiche der Öffnung in der aktiven Siliziumschicht vor der elektrischen Verbindung nötigenfalls mit einer Isolierschicht versehen werden.
  10. Scheibenanordnung, die nach dem Verfahren gemäß Anspruch 1 oder einem Verfahren der diesem folgenden Ansprüche hergestellt wurde.
DE10350460A 2003-10-29 2003-10-29 Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung Expired - Fee Related DE10350460B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10350460A DE10350460B4 (de) 2003-10-29 2003-10-29 Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung
DE112004002626T DE112004002626D2 (de) 2003-10-29 2004-10-29 Festes isolierendes und elektrisch leitendes Verbinden prozessierter Halbleiterscheiben
PCT/DE2004/002413 WO2005042401A1 (de) 2003-10-29 2004-10-29 Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheiben
US10/595,303 US8129255B2 (en) 2003-10-29 2004-10-29 Firm, insulating and electrically conducting connection of processed semiconductor wafers
CNA2004800319774A CN1874956A (zh) 2003-10-29 2004-10-29 已处理的半导体晶片的固定的、绝缘的和导电的连接
EP04802660A EP1678074A1 (de) 2003-10-29 2004-10-29 Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheiben
CA002543736A CA2543736A1 (en) 2003-10-29 2004-10-29 Method and device for secure, insulated and electrically conductive assembling of treated semiconductor wafers
JP2006537055A JP2007510295A (ja) 2003-10-29 2004-10-29 半導体ウェハー処理物の安定性のある絶縁的接合及び導電的接合

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10350460A DE10350460B4 (de) 2003-10-29 2003-10-29 Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung

Publications (2)

Publication Number Publication Date
DE10350460A1 true DE10350460A1 (de) 2005-06-30
DE10350460B4 DE10350460B4 (de) 2006-07-13

Family

ID=34529872

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10350460A Expired - Fee Related DE10350460B4 (de) 2003-10-29 2003-10-29 Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung
DE112004002626T Ceased DE112004002626D2 (de) 2003-10-29 2004-10-29 Festes isolierendes und elektrisch leitendes Verbinden prozessierter Halbleiterscheiben

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112004002626T Ceased DE112004002626D2 (de) 2003-10-29 2004-10-29 Festes isolierendes und elektrisch leitendes Verbinden prozessierter Halbleiterscheiben

Country Status (7)

Country Link
US (1) US8129255B2 (de)
EP (1) EP1678074A1 (de)
JP (1) JP2007510295A (de)
CN (1) CN1874956A (de)
CA (1) CA2543736A1 (de)
DE (2) DE10350460B4 (de)
WO (1) WO2005042401A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791424B2 (en) * 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US7301408B2 (en) 2002-10-15 2007-11-27 Marvell World Trade Ltd. Integrated circuit with low dielectric loss packaging material
US20060113639A1 (en) * 2002-10-15 2006-06-01 Sehat Sutardja Integrated circuit including silicon wafer with annealed glass paste
US7768360B2 (en) 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
DE102006040115A1 (de) * 2006-08-26 2008-03-20 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur hermetisch dichten vertikalen elektrischen Durchkontaktierung von Deckscheiben der Mikrosystemtechnik
US8138062B2 (en) * 2009-12-15 2012-03-20 Freescale Semiconductor, Inc. Electrical coupling of wafer structures
EP3101805B1 (de) * 2015-06-01 2019-04-03 Aros Electronics AB Schwankungsreduzierung für gleichstromschiene

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3837300A1 (de) * 1988-11-03 1990-05-23 Messerschmitt Boelkow Blohm Verfahren zur herstellung von mikroelektronischen schaltungen und hybriden
DE4006108A1 (de) * 1990-02-27 1991-08-29 Bosch Gmbh Robert Verfahren zum aufbau von mikromechanischen bauelementen in dickschichttechnik
DE19616014A1 (de) * 1996-04-23 1997-10-30 Bosch Gmbh Robert Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen
DE10141753A1 (de) * 2001-08-29 2003-03-20 Orga Kartensysteme Gmbh Verfahren zur Montage eines elektronischen Bauelementes auf einer Trägerstuktur in Face-Down-Technik

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094969A (en) * 1989-09-14 1992-03-10 Litton Systems, Inc. Method for making a stackable multilayer substrate for mounting integrated circuits
US5164328A (en) * 1990-06-25 1992-11-17 Motorola, Inc. Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip
US5545912A (en) * 1994-10-27 1996-08-13 Motorola, Inc. Electronic device enclosure including a conductive cap and substrate
JP3514349B2 (ja) 1996-02-13 2004-03-31 株式会社日立国際電気 マイクロパッケージ構造
DE69807976T2 (de) 1997-05-09 2003-06-05 Jsr Corp Zusammensetzung einer Glaspaste
EP0886144B1 (de) * 1997-06-19 2006-09-06 STMicroelectronics S.r.l. Hermetisch abgeschlossener Sensor mit beweglicher Mikrostruktur
GB9713831D0 (en) 1997-06-30 1997-09-03 Fry Metals Inc Sealing glass paste for cathode ray tubes
US5955771A (en) 1997-11-12 1999-09-21 Kulite Semiconductor Products, Inc. Sensors for use in high vibrational applications and methods for fabricating same
US6020646A (en) 1997-12-05 2000-02-01 The Charles Stark Draper Laboratory, Inc. Intergrated circuit die assembly
JP3689598B2 (ja) 1998-09-21 2005-08-31 キヤノン株式会社 スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法
JP2000114409A (ja) 1998-10-07 2000-04-21 Kyocera Corp 電子部品収納用容器
US6016121A (en) * 1998-10-09 2000-01-18 Rockwell Collins, Inc. Multiple frequency GPS receive operation using single frequency sequencing
US6817917B1 (en) * 1999-05-28 2004-11-16 Matsushita Electric Industrial Co., Ltd. Manufacturing method for a plasma display panel with superior luminescence
JP2001298052A (ja) * 2000-02-09 2001-10-26 Interuniv Micro Electronica Centrum Vzw 接着剤を用いた半導体素子のフリップチップアセンブリ方法
US20020086456A1 (en) 2000-12-19 2002-07-04 Cunningham Shawn Jay Bulk micromachining process for fabricating an optical MEMS device with integrated optical aperture
US6975016B2 (en) * 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6498057B1 (en) * 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution
US20030190936A1 (en) * 2002-03-12 2003-10-09 Chen-Chao Fan Charge socket for hands-free cellular phone in vehicle

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3837300A1 (de) * 1988-11-03 1990-05-23 Messerschmitt Boelkow Blohm Verfahren zur herstellung von mikroelektronischen schaltungen und hybriden
DE4006108A1 (de) * 1990-02-27 1991-08-29 Bosch Gmbh Robert Verfahren zum aufbau von mikromechanischen bauelementen in dickschichttechnik
DE19616014A1 (de) * 1996-04-23 1997-10-30 Bosch Gmbh Robert Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen
DE10141753A1 (de) * 2001-08-29 2003-03-20 Orga Kartensysteme Gmbh Verfahren zur Montage eines elektronischen Bauelementes auf einer Trägerstuktur in Face-Down-Technik

Also Published As

Publication number Publication date
US8129255B2 (en) 2012-03-06
WO2005042401A1 (de) 2005-05-12
EP1678074A1 (de) 2006-07-12
CA2543736A1 (en) 2005-05-12
CN1874956A (zh) 2006-12-06
JP2007510295A (ja) 2007-04-19
DE10350460B4 (de) 2006-07-13
US20080029878A1 (en) 2008-02-07
DE112004002626D2 (de) 2006-09-21

Similar Documents

Publication Publication Date Title
DE60032199T2 (de) Verpackung auf Waferebene unter Verwendung einer Mikrokappe mit Vias
EP0623824B1 (de) Mikromechanische Beschleunigungsmessvorrichtung und Verfahren zu deren Herstellung
EP2170763B1 (de) Verfahren zur herstellung von leiterbahnbrücken und bauteil mit leitfähiger schicht
DE60026895T2 (de) Mikrodeckelgehäuse auf Scheibenniveau
DE102010039057B4 (de) Sensormodul
DE102005015584B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauteils
DE102007050865A1 (de) Funktionsbauteil
DE102015102869B4 (de) MEMS-Bauelement mit hoher Integrationsdichte und Verfahren zu seiner Herstellung
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE10325020B4 (de) Verfahren zum Versiegeln eines Halbleiterbauelements und damit hergestellte Vorrichtung
WO2008025725A1 (de) Hermetisch dichtes verschliessen und elektrisches kontaktieren einer mikroelektro-mechanischen struktur und damit hergestelltes mikrosystem (mems)
DE102013222733A1 (de) Mikromechanische Sensorvorrichtung
DE10350460B4 (de) Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung
DE102008042382A1 (de) Kontaktanordnung zur Herstellung einer beabstandeten, elektrisch leitfähigen Verbindung zwischen mikrostrukturierten Bauteilen
DE19507547A1 (de) Verfahren zur Montage von Chips
DE10035564B4 (de) Mikromechanisches Gehäuse
DE10324421B4 (de) Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben
DE10331322A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung
DE102018125378B3 (de) Anodisches Bonden eines Glassubstrats mit Kontaktdurchführungen an ein Siliziumsubstrat
DE102007060785B4 (de) Verfahren zur Herstellung eines (Vielfach-) Bauelements auf Basis ultraplanarer Metallstrukturen
DE10231730A1 (de) Mikrostrukturbauelement und Verfahren zu dessen Herstellung
DE4428808C2 (de) Verfahren zur Herstellung eines Bauelementes nach dem Anodic-Bonding-Verfahren und Bauelement
WO2004105117A2 (de) Herstellen eines in kunststoff eingekapselten optoelektronischen bauelementes und zugehoerige verfahren
DE10157848B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements mit abgeschlossenem Innenraum und mikromechanisches Bauelement mit abgeschlossenem Innenraum
DE10129821C2 (de) Verfahren zum Passivieren anodischer Bondgebiete, die über elektrisch aktiven Strukturen von mikroelektromechanischen Systemen angeordnet sind (Microelectromechnical System: MEMS)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee