DE10325020B4 - Verfahren zum Versiegeln eines Halbleiterbauelements und damit hergestellte Vorrichtung - Google Patents
Verfahren zum Versiegeln eines Halbleiterbauelements und damit hergestellte Vorrichtung Download PDFInfo
- Publication number
- DE10325020B4 DE10325020B4 DE10325020A DE10325020A DE10325020B4 DE 10325020 B4 DE10325020 B4 DE 10325020B4 DE 10325020 A DE10325020 A DE 10325020A DE 10325020 A DE10325020 A DE 10325020A DE 10325020 B4 DE10325020 B4 DE 10325020B4
- Authority
- DE
- Germany
- Prior art keywords
- seal
- cover
- profile structure
- contraption
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
ein Bauelementchip (210), der Schaltungselemente (212) umfasst, die auf einem Substrat (214) gefertigt sind;
eine Abdeckung (220), die zumindest einen Abschnitt des Bauelementechips (210) abdeckt; und
eine Dichtung (230) zwischen dem Bauelementchip und der Abdeckung, wobei die Dichtung (230) eine mit einer Profilstruktur (234) versehenen Oberfläche (238) aufweist, die die Abdeckung (220) mit dem Bauelementchip (210) verbindet;
dadurch gekennzeichnet, dass die Dichtung (230) eine Breite in einem Bereich von vier bis 30 μm aufweist.
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleiterschaltungs-Herstellungstechnologie und spezieller auf einen Schutz und ein Versiegeln von Schaltungselementen unter Verwendung einer Abdeckung und einer Dichtung.
- Halbleiterschaltungen und -bauelemente werden häufig auf einem Substratmaterial durch Aufbringen und Strukturieren verschiedener Schichten eines Materials hergestellt, das ein leitendes und halbleitendes Material sowie ein isolierendes Material umfaßt. Diese Schaltungen sind typischerweise sehr klein (mit Abmessungen im Mikrometerbereich oder kleiner), zerbrechlich und gegenüber Umweltfaktoren anfällig (wie z. B. Korrosion durch Interaktion mit Wassermolekülen in der Luft). Dementsprechend wäre es bei einigen Anwendungen zu bevorzugen, diese Schaltungen durch hermetisches Versiegeln der Schaltungen unter Verwendung einer Versiegelungsabdeckung zu schützen.
- Ein solches Versiegeln kann durch Verwenden einer Dichtung zwischen der Abdeckung und dem Bauelementchip erreicht werden.
1 stellt eine Vorrichtung100 dar, die einen Bauelementchip110 umfaßt, der Schaltungen umfaßt, die durch eine Abdeckung120 abgedeckt sind, die unter Verwendung einer Dichtung130 versiegelt ist. Die Dichtung130 kann sehr dünn sein, z. B. in der Ordnung von Zehnteln von Mikrometern. Um den Bauelementchip110 unter Verwendung der Abdeckung120 und der Dichtung130 zu versiegeln, wird die Abdeckung120 und die Dichtung130 auf den Bauelementchip110 gedrückt. Der Druck wird auf die gesamte Oberfläche des Kontaktbereichs zwischen der Dichtung130 und dem Bauelementchip110 verteilt. Dementsprechend ist der Druck pro Quadrateinheit des Kontaktbereichs relativ gering. Aus diesem Grund kann ein Plazieren der Abdeckung120 auf den Bauelementchip110 zu einer marginalen oder schlechten Abdichtung der Dichtung130 mit dem Bauelementchip110 führen, was von einem inadäquaten Druck resultiert. Ferner können kleine Fremdstoffe zwischen der Dichtung130 und dem Bauelementchip110 die Versiegelung132 aufbrechen. - Dementsprechend besteht ein Bedarf an einem Verfahren zum Herstellen von Halbleiterbauelementen, die diese Probleme überwinden, und an einer Vorrichtung, die das Verfahren ausführt.
- Aus der
US 4,686,763 ist bereits ein hermetisch abgedichtetes Gehäuse für elektronische Komponenten bekannt, das aus einer Gehäuseoberhälfte und einer Gehäuseunterhälfte mit jeweiligen profilierten Anlageflächen besteht, zwischen denen eine flexible Dichtung liegt. Bei einem Ausführungsbeispiel sind terrassenförmige Vorsprünge auf einem Deckbauglied vorgesehen, die in Ätztechnologie hergestellt sind. - Aus der
US 5,388,443 ist bereits eine integrierte Sensorstruktur mit einem Ausnehmungen aufweisenden Substrat bekannt, welches im Bereich seiner Ausnehmungen Sensorelemente aufweist. Das Substrat ist von einem Abdeckbauglied überdeckt, welches gegenüber dem Substrat mit Klebstoff abgedichtet und befestigt ist. - Aus der US 2002/106862 Al ist bereits eine Wafer-Bond-Struktur zur Verbindung zweier Halbleiterwafer bekannt, wobei einer der Wafer auf seiner dem anderen Wafer zugewandten Oberfläche mit umlaufenden, im Querschnitt V-förmigen Ausnehmungen versehen ist. Die Wafer sind an ihren einander zugewandten Seiten mit einer Glasfritte verbunden, die als Abdichtung dient und sich bis in die V-förmigen Ausnehmungen hinein erstreckt.
- Aus der
US 5,668,033 ist bereits eine als Beschleunigungssensor dienende Halbleitersensorvorrichtung bekannt, die einen hermetisch abgedichteten Hohlraum zur Abschirmung des Beschleunigungselements zwischen zwei Substraten bildet, die mittels eines Goldfilms durch Ronden dicht miteinander verbunden sind. - Aus der
EP 11999744 A1 - Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Versiegeln einer Halbleitervorrichtung und eine damit hergestellte Vorrichtung zu schaffen.
- Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1, durch eine Vorrichtung nach Anspruch 12, sowie durch ein Verfahren nach Anspruch 15 gelöst.
- Die Merkmale der Oberbegriffe sind aus der
US 5 388 443 A bekannt. - Der Bedarf wird durch die vorliegende Erfindung erfüllt. Gemäß einem ersten Aspekt der vorliegenden Erfindung weist eine Vorrichtung einen Bauelementchip auf, der Schaltungselemente umfasst, die auf einem Substrat gefertigt sind, und eine Abdeckung, die zumindest einen Abschnitt des Bauelementchips abdeckt. Eine Dichtung mit einer mit einer Profilstruktur versehenen Oberfläche versiegelt die Abdeckung mit dem Bauelementchip.
- Gemäß einem zweiten Aspekt der vorliegenden Erfindung umfasst eine Vorrichtung einen Bauelementchip, der Schaltungselemente umfasst, und eine Abdeckung, die zumindest einen Abschnitt des Bauelementchips abdeckt. Der Bauelementchip weist eine mit einer Profilstruktur versehene Oberfläche zum Versiegeln der Abdeckung mit dem Bauelementchip auf.
- Gemäß einem dritten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Vorrichtung offenbart. Erstens wird ein Bauelementchip, der Schaltungselemente auf einem Substrat umfaßt, hergestellt. Anschließend werden die Schaltungselemente unter Verwendung einer Abdeckung und einer Dichtung umschlossen, wobei die Abdeckung zumindest einen Abschnitt des Bauelementchips abdeckt, und die Dichtung eine mit einer Profilstruktur versehene Oberfläche aufweist.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1 eine weggeschnittene Querschnittsseitenansicht eines Bauelements, das gemäß dem Stand der Technik hergestellt ist; -
2A eine weggeschnittene Querschnittsseitenansicht einer Vorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; -
2B eine Bodenansicht einer Abdeckung der Vorrichtung von2A ; -
3A eine ausführlichere Darstellung eines Abschnitts der Vorrichtung von2A ; -
3B den Abschnitt, der in3A in einem Alternativzustand dargestellt ist; -
3C eine Bodenansicht eines Abschnitts der Dichtung von3B ; -
4A und4B einen ausführlicheren Abschnitt eines alternativen Ausführungsbeispiels der Vorrichtung von2A ; und -
4C einen ausführlicheren Abschnitt eines weiteren alternativen Ausführungsbeispiels der Vorrichtung von2A . - Wie zu Darstellungszwecken in den Zeichnungen gezeigt ist, wird die vorliegende Erfindung in einer Vorrichtung ausgeführt, die einen Bauelementchip und eine Abdeckung zum Abdecken von zumindest einem Abschnitt des Bauelements umfaßt. Die Abdeckung umfaßt eine Dichtung zum Versiegeln des abgedeckten Abschnitts. Die Dichtung weist eine mit einer Profilstruktur versehene Oberfläche auf. Die engen Profilstrukturen erhöhen den effektiven Druck und eine Deformierung an den Grenzoberflächen, indem sie eine laterale Versetzung des Verbindungsoberflächenmaterials ermöglichen. Ferner erzeugt die Profilstruktur Profilstrukturräume, die die Verbindungsoberfläche in separate, aufeinanderfolgende Strukturen zerlegen, wodurch die Fortdauer von Defekten entlang einer einzelnen Verbindungsoberfläche vermieden wird. Die Räume schränken auch Leckagen der zugeordneten defekten Profilstruktur ein, so daß sie sich nicht auf andere Abschnitte der Profilstruktur verteilen.
-
2A stellt eine Vorrichtung200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dar. Die Vorrichtung200 umfaßt einen Bauelementchip210 , der Schaltungselemente212 umfaßt, die auf einem Substrat214 gefertigt sind. Eine Abdeckung220 deckt zumindest einen Abschnitt des Bauelementchips210 ab. Eine Dichtung230 versiegelt die Abdeckung210 auf den Bauelementchip210 . Eine Dichtung230 weist eine mit einer Profilstruktur versehene Oberfläche auf, um die Versiegelung zu verbessern. Das Profilstrukturmerkmal der Dichtung230 ist allgemein in einem umrandeten Bereich232 dargestellt. -
2B stellt eine Bodenansicht der Abdeckung220 der Vorrichtung210 dar. Ferner stellt2B das Layout der Dichtung230 dar, um die Schaltungen230 des Bauelementchips210 hermetisch zu umschließen. Die Abdeckung220 ist typischerweise aus Silizium gefertigt und kann die Dichtung230 umfassen, die an der Abdeckung220 befestigt oder ein Teil derselben ist. Tatsächlich sind die Abdeckung220 und die Dichtung230 bei einem Ausführungsbeispiel aus dem gleichen Material gefertigt und werden unter Verwendung von einer bekannten Halbleiterherstellungstechnologie gefertigt, die Photoresistmaskierungs- und Ätzschritte verwendet. Die Größe und die Form der Abdeckung220 kann abhängig von den Anforderungen der Anwendung weitgehend variieren. In Experimenten sind Abdeckungen mit Breiten221 und Längen223 erzeugt worden, die von 0,4 mm bis 2 mm reichen. Die Abdeckung220 weist allgemein eine rechteckige Form auf; jedoch ist dies nicht notwendig und kann eine beliebige Form sein. Wenn die Abdeckung220 auf dem Bauelementchip210 plaziert ist, deckt sie zumindest einen Abschnitt des Bauelementchips210 ab. - Unter Bezugnahme auf
2A und2B dient die Dichtung230 , neben dem Versiegeln der Schaltung212 , als ein Abstandshalter, um eine ausreichende Beabstandung zwischen dem Substrat214 des Bauelementchips210 und der Abdeckung220 zu liefern. Bei einem Ausführungsbeispiel weist die Dichtung230 eine Dicke231 oder Breite in einem Bereich von vier –30 μm und eine Höhe233 in einem Bereich von fünf –50 μm auf. Die Dichtungshöhe233 ist in der Darstellung die Entfernung zwischen dem Bauelementchip210 und der Abdeckung220 . Typischerweise ist die Dichtung230 aus dem gleichen Material wie die Abdeckung220 gefertigt, was häufig Silizium ist. - Ein Bereich
232 ist in3A ausführlicher dargestellt.3B ist auch eine ausführlichere Darstellung des Bereichs232 von2A und2B , jedoch ist der Klarheit und Einfachheit halber die Dichtung230 vom Substrat214 des Bauelementchips210 getrennt.3C zeigt eine Bodenansicht eines Abschnitts der Dichtung230 von3B entlang der Linie A-A. - Unter Bezugnahme auf
3A ,3B und3C weist die Dichtung230 eine Oberfläche238 und eine Profilstruktur234 auf, das von der Oberfläche238 hervorsteht. Der Bauelementchip210 kann ein Haftmittel204 umfassen, um ein Haften der Dichtung230 an dem Bauelementchipsubstrat214 zu verbessern, was zu einer besseren Versiegelung führt. Für das Haftmittel204 kann Polyamid oder Benzocyclobuten (BCB) auf den Bauelementchip210 aufgeschleudert werden. Alternativ kann das Haftmittel204 andere Materialien umfassen, z. B. eine Metalllegierung, wie z. B. Bleizinn, Goldzinn oder Goldsilizium, wobei die Profilstruktur mit zumindest einem der Metalle beschichtet sein kann. - Wenn die Dichtung
230 das Haftmittel204 kontaktiert, wird eine Versiegelung mit dem Bauelementchipsubstrat214 erzeugt. Die Profilstruktur234 definiert die Profilstrukturräume236 , die mit dem Haftmittel204 gefüllt sind, um, im Vergleich zu einer Versiegelung, die unter Verwendung einer Dichtung ohne Profilstruktur oder Profilstrukturräume erreicht wird, eine bessere Versiegelung zu bilden. Die Profilstruktur234 erhöht die Gesamthaftoberfläche der Dichtung230 im Vergleich zu einer Dichtungsoberfläche, die nicht mit einer Profilstruktur versehen ist, und ermöglicht, daß ein Teil des Haftmittels in dem Raum236 zwischen den hervorstehenden Profilstrukturen234 bestehen bleibt. Ferner lokalisieren die Profilstrukturräume236 beliebige Unzulänglichkeiten oder Fremdstoffe innerhalb eines Raums, wodurch eine hermetische Versiegelung um die Schaltungselemente212 von2A verbessert wird. - Bei einem Ausführungsbeispiel reicht die Breite
241 der Profilstruktur234 von einem bis zu fünf Mikrometer, wobei die Profilstruktur234 die Räume236 , die eine ähnliche Breite aufweisen, definiert. Die Räume236 weisen eine Länge243 auf, die von zehn bis 15 μm reicht. Die Profilstrukturtiefe245 kann von einem bis zu drei Mikrometer reichen. All diese Messungen können (selbst außerhalb der hierin erörterten spezifizierten Bereiche) abhängig vom Material, der Technologie und den Anforderungen der Vorrichtung200 weitgehend variieren. - In
4A und4B ist ein alternatives Ausführungsbeispiel der Vorrichtung200 von2A unter Verwendung eines Detailbereichs232a dargestellt. Die Abschnitte von4A und4B sind ähnlich jenen, die in den vorhergehenden Figuren gezeigt sind. Der Einfachheit halber sind den Abschnitten in4A und4B , die den Abschnitten in den vorhergehenden Figuren ähnlich sind, die gleichen Bezugszeichen zugeordnet. Analogen, jedoch veränderten Abschnitten sind die gleichen Bezugszeichen zugeordnet, die mit einem Buchstaben „a" versehen sind, und unterschiedlichen Abschnitten sind unterschiedliche Bezugszeichen zugeordnet. - Bezugnehmend auf
4A und4B ist ein Schweißmetall258 auf der Dichtung230 , dem Bauelementchipsubstrat214 oder beidem (wie dargestellt) für ein Kaltschweißverbinden der Dichtung230 auf das Bauelementchipsubstrat214 plaziert. Wenn die engen Profilstrukturen234 zusammengepreßt werden, um eine Verbindung zu bilden, ermöglichen sie, daß das Schweißmetall, wie z. B. Gold, in die Profilstrukturräume236 gequetscht wird (quillt), was eine Deformierung239 und ein effektiveres Verschweißen zwischen der Dichtung230 und dem Bauelementchipsubstrat214 verstärkt. Eine weitere Deformierung des Schweißmetalls258 , die aus einer Abdruckverschiebung des Metalls durch die enge Profilstruktur234 resultiert, verbessert den Schweißungsprozeß noch mehr. Die Dichtung230 verleiht einer relativ feineren Profilstruktur234 Stärke. - Bei einem Musterausführungsbeispiel wird die Dichtung
230 unter Druck (z. B. bei etwa 80 Megapascal) und einer Temperatur (etwa 350 C°) auf das Substrat214 aufgebracht, um die Dichtung230 mit dem Bauelementchipsubstrat214 zu verbinden. Die Goldschichten258 können etwa 0,5–1,5 μm dick sein, dies kann jedoch weitgehend variieren. Das Metallhaftmittel258 wird typischerweise auf die Abdeckung220 , das Bauelementchip210 oder beidem unter Verwendung eines herkömmlichen Sputter- oder Aufdampfprozesses aufgebracht. Der Kaltschweißverbindungsprozeß ist bezüglich einer Verunreinigung empfindlich. Dementsprechend werden die Goldverbindungsoberflächen häufig durch einen Ionenfräsprozeß, einen Sputterätzprozeß, einen Plasmareinigungsprozeß oder eine Kombination aus diesen Techniken gereinigt, um eine ordnungsgemäße Sauberkeit vor dem Verbinden zu erhalten. - In
4C ist ein anderes Ausführungsbeispiel der Vorrichtung200 von2A unter Verwendung eines Detailbereichs232b dargestellt. Die Abschnitte von4C sind ähnlich jenen, die in den vorhergehenden Figuren gezeigt sind. Der Einfachheit halber sind den Abschnitten in4C , die den Abschnitten in den vorhergehenden Figuren ähnlich sind, die gleichen Bezugszeichen zugeordnet. Analogen, jedoch veränderten Abschnitte sind die gleichen Bezugszeichen, die mit einem Buchstaben „b" versehen sind, zugeordnet, und unterschiedlichen Abschnitte sind unterschiedlichen Bezugszeichen zugeordnet. - Unter Bezugnahme auf
4C definieren die Profilstrukturen234b die gesamte Dichtung230b . Die Profilstrukturen234b erstrecken sich von der Abdeckung220 auf das Chipsubstrat214 . In diesem Fall dient die Profilstruktur234b auch als ein Abstandshalter, wodurch der Bedarf an einer separaten Dichtung eliminiert wird. Bei dem dargestellten Ausführungsbeispiel deckt das Metallhaftmittel258b die gesamte Dichtung236b /die Profilstruktur234b sowie Abschnitte des Abdeckungssubstrats242 ab. Dieses Ausführungsbeispiel ist relativ weniger stark als das Ausführungsbeispiel, das in4A und4B gezeigt ist, jedoch erfordert das Ausführungsbeispiel, das durch4C dargestellt ist, einen geringeren Verarbeitungsaufwand. Gemäß der aktuellen Technologie ist ein Verhältnis der Profilstrukturhöhe233 von2A zur Profilstrukturbreite231 von2A von 3:1 bevorzugt, um eine adäquate Stärke durch die Dichtung230 ,230a oder23b beizubehalten. - Anhand der vorstehenden Erörterung wird darauf hingewiesen, daß die vorliegende Erfindung neuartig ist und gegenüber dem Stand der Technik Vorteile bietet. Obwohl ein spezielles Ausführungsbeispiel der Erfindung vorstehend beschrieben und dargestellt ist, ist die Erfindung nicht auf spezifische Formen oder Anordnungen von Teilen, die hierin so beschrieben und dargestellt sind, beschränkt. Die Profilstrukturen und Profilstrukturräume können beispielsweise auf dem Substrat
214 des Bauelementchips210 und nicht auf der Dichtung230 gefertigt sein. Ferner können sowohl der Bauelementchip210 als auch die Dichtung230 die Profilstrukturen umfassen, und solche Profilstrukturen können ineinandergreifen. Es ist zu beachten, daß unterschiedliche Konfigurationen, Größen oder Materialien verwendet werden können, um die vorliegende Erfindung zu praktizieren. Speziell ist in den Figuren ein Bauelementchip mit zwei Resonatoren durch die Abdeckung und die Dichtung versiegelt; die vorliegende Erfindung ist jedoch nicht auf einen solchen Bauelementchip begrenzt. Die Erfindung ist durch die Ansprüche, die nun folgen, eingeschränkt.
Claims (19)
- Vorrichtung (
200 ), die folgende Merkmale aufweist: ein Bauelementchip (210 ), der Schaltungselemente (212 ) umfasst, die auf einem Substrat (214 ) gefertigt sind; eine Abdeckung (220 ), die zumindest einen Abschnitt des Bauelementechips (210 ) abdeckt; und eine Dichtung (230 ) zwischen dem Bauelementchip und der Abdeckung, wobei die Dichtung (230 ) eine mit einer Profilstruktur (234 ) versehenen Oberfläche (238 ) aufweist, die die Abdeckung (220 ) mit dem Bauelementchip (210 ) verbindet; dadurch gekennzeichnet, dass die Dichtung (230 ) eine Breite in einem Bereich von vier bis 30 μm aufweist. - Vorrichtung (
200 ) gemäß Anspruch 1, bei der die mit einer Profilstruktur (234 ) versehene Oberfläche (238 ) Profilstrukturräume (236 ) umfasst. - Vorrichtung (
200 ) gemäß Anspruch 1 oder 2, bei der der Bauelementchip (210 ) ein Haftmittel (204 ) umfasst, auf dem die Dichtung (230 ) befestigt ist. - Vorrichtung (
200 ) gemäß einem der Ansprüche 1 bis 3, bei der die Abdeckung (220 ) durch Kaltschweißen an den Bauelementchip (210 ) angebracht ist. - Vorrichtung (
200 ) gemäß Anspruch 4, bei der Gold als Kaltschweißmetall verwendet wird. - Vorrichtung (
200 ) gemäß einem der Ansprüche 1 bis 5, bei der die Abdeckung (220 ) die Schaltungselemente (212 ) hermetisch versiegelt. - Vorrichtung (
200 ) gemäß einem der Ansprüche 1 bis 6, bei der die Dichtung (230 ) eine Dicke in einem Bereich von fünf bis 50 μm aufweist. - Vorrichtung (
200 ) gemäß einem der Ansprüche 1 bis 7, bei der die Profilstruktur eine Breite in einem Bereich von eins bis 5 μm aufweist. - Vorrichtung (
200 ) gemäß einem der Ansprüche 1 bis 8, bei der die Profilstruktur Profilstrukturräume (236 ) definiert, wobei jeder Profilstrukturraum eine Breite aufweist, die von eins bis 5 μm reicht. - Vorrichtung (
200 ) gemäß einem der Ansprüche 1 bis 9, bei der die Profilstruktur Profilstrukturräume (236 ) definiert, wobei jeder Profilstrukturraum eine Tiefe in einem Bereich von eins bis 3 Mikrometer aufweist. - Vorrichtung (
200 ) gemäß einem der Ansprüche 1 bis 10, bei der die Profilstruktur Profilstrukturräume (236 ) definiert, wobei jeder Profilstrukturraum eine Länge in einem Bereich von zehn bis 50 Mikrometer aufweist. - Vorrichtung (
200 ) gemäß einem der Ansprüche 1 bis 11, bei der die Dichtung (230 ) aus dem gleichen Material wie die Abdeckung (220 ) besteht. - Vorrichtung (
200 ), die folgende Merkmale aufweist: ein Bauelementchip (210 ), der ein Schaltungselement umfasst; eine Abdeckung (220 ), die zumindest einen Abschnitt des Bauelementchips (210 ) abdeckt; und wobei der Bau elementchip (210 ) eine mit einer Profilstruktur (234 ) versehene Oberfläche (238 ) aufweist, die angepasst ist, um die Abdeckung (220 ) mit dem Bauelementchip (210 ) zu verbinden, eine Dichtung (230 ) als eine Versiegelung zwischen dem Bauelementchip (210 ) und der Abdeckung (220 ), dadurch gekennzeichnet, dass die Dichtung (230 ) eine Breite in einem Bereich von vier bis 30 μm aufweist. - Vorrichtung (
200 ) gemäß Anspruch 13, bei der die mit einer Profilstruktur (234 ) versehene Oberfläche (238 ) Profilstrukturräume (236 ) umfasst. - Verfahren zum Herstellen einer Vorrichtung, wobei das Verfahren folgende Schritte aufweist: Herstellen eines Bauelementchips (
210 ), der Schaltungselemente (212 ) auf einem Substrat (214 ) umfasst; Einschließen der Schaltungselemente (212 ) unter Verwendung einer Abdeckung (220 ) und einer Dichtung (230 ), wobei die Abdeckung (220 ) zumindest einen Abschnitt des Bauelementchips (210 ) abdeckt und wobei die Dichtung (230 ), die zwischen dem Bauelementchip und der Abdeckung angeordnet ist, eine mit einer Profilstruktur (234 ) versehene Oberfläche (238 ) aufweist, die die Abdeckung (220 ) mit dem Bauelementchip (210 ) verbindet, dadurch gekennzeichnet, dass die Dichtung (230 ) eine Breite in einem Bereich von vier bis 30 μm aufweist. - Verfahren gemäß Anspruch 15, bei dem die mit einer Profilstruktur (
234 ) versehene Oberfläche (238 ) Profilstrukturräume (236 ) umfasst. - Verfahren gemäß Anspruch 15 oder 16, bei dem der Bauelementchip (
210 ) ein Haftmittel umfasst, auf dem die Dichtung (230 ) angebracht ist. - Verfahren gemäß einem der Ansprüche 15 bis 17, bei dem die Abdeckung (
220 ) mit Gold auf dem Bauelementchip kaltgeschweißt wird. - Verfahren gemäß einem der Ansprüche 15 bis 18, bei dem die Abdeckung (
220 ) und die Dichtung (230 ) die Schaltungselemente (212 ) hermetisch versiegeln.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/277,479 | 2002-10-22 | ||
US10/277,479 US6919222B2 (en) | 2002-10-22 | 2002-10-22 | Method for sealing a semiconductor device and apparatus embodying the method |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10325020A1 DE10325020A1 (de) | 2004-05-13 |
DE10325020B4 true DE10325020B4 (de) | 2007-10-31 |
Family
ID=29711730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10325020A Expired - Fee Related DE10325020B4 (de) | 2002-10-22 | 2003-06-03 | Verfahren zum Versiegeln eines Halbleiterbauelements und damit hergestellte Vorrichtung |
Country Status (4)
Country | Link |
---|---|
US (2) | US6919222B2 (de) |
JP (1) | JP2004146808A (de) |
DE (1) | DE10325020B4 (de) |
GB (1) | GB2396055B (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7343535B2 (en) | 2002-02-06 | 2008-03-11 | Avago Technologies General Ip Dte Ltd | Embedded testing capability for integrated serializer/deserializers |
US6953990B2 (en) * | 2003-09-19 | 2005-10-11 | Agilent Technologies, Inc. | Wafer-level packaging of optoelectronic devices |
US20050063431A1 (en) * | 2003-09-19 | 2005-03-24 | Gallup Kendra J. | Integrated optics and electronics |
US20050213995A1 (en) * | 2004-03-26 | 2005-09-29 | Myunghee Lee | Low power and low jitter optical receiver for fiber optic communication link |
JP2006344902A (ja) * | 2005-06-10 | 2006-12-21 | Fujifilm Holdings Corp | 半導体モジュール |
US20070004079A1 (en) * | 2005-06-30 | 2007-01-04 | Geefay Frank S | Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips |
US7161283B1 (en) * | 2005-06-30 | 2007-01-09 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Method for placing metal contacts underneath FBAR resonators |
US7544542B2 (en) * | 2006-08-07 | 2009-06-09 | Advanced Micro Devices, Inc. | Reduction of damage to thermal interface material due to asymmetrical load |
US7667324B2 (en) * | 2006-10-31 | 2010-02-23 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Systems, devices, components and methods for hermetically sealing electronic modules and packages |
US20080231600A1 (en) | 2007-03-23 | 2008-09-25 | Smith George E | Near-Normal Incidence Optical Mouse Illumination System with Prism |
US9520856B2 (en) | 2009-06-24 | 2016-12-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator structure having an electrode with a cantilevered portion |
US9099983B2 (en) | 2011-02-28 | 2015-08-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector |
US9203374B2 (en) | 2011-02-28 | 2015-12-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator comprising a bridge |
US9425764B2 (en) | 2012-10-25 | 2016-08-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accoustic resonator having composite electrodes with integrated lateral features |
US9444426B2 (en) | 2012-10-25 | 2016-09-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accoustic resonator having integrated lateral feature and temperature compensation feature |
US8922302B2 (en) | 2011-08-24 | 2014-12-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator formed on a pedestal |
US9667218B2 (en) | 2012-01-30 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Temperature controlled acoustic resonator comprising feedback circuit |
US9667220B2 (en) | 2012-01-30 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Temperature controlled acoustic resonator comprising heater and sense resistors |
US9154103B2 (en) | 2012-01-30 | 2015-10-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Temperature controlled acoustic resonator |
US9608592B2 (en) | 2014-01-21 | 2017-03-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Film bulk acoustic wave resonator (FBAR) having stress-relief |
US9793874B2 (en) | 2014-05-28 | 2017-10-17 | Avago Technologies General Ip Singapore (Singapore) Pte. Ltd. | Acoustic resonator with electrical interconnect disposed in underlying dielectric |
CN111082768B (zh) * | 2018-10-19 | 2023-10-27 | 天津大学 | 封装结构及具有其的半导体器件、具有半导体器件的电子设备 |
CN111245385A (zh) * | 2019-12-04 | 2020-06-05 | 天津大学 | 芯片封装模块及封装方法及具有该模块的电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4684763A (en) * | 1984-05-28 | 1987-08-04 | Koto Electric Co., Ltd. | Hermetically sealable package for electronic component |
US5388443A (en) * | 1993-06-24 | 1995-02-14 | Manaka; Junji | Atmosphere sensor and method for manufacturing the sensor |
US5668033A (en) * | 1995-05-18 | 1997-09-16 | Nippondenso Co., Ltd. | Method for manufacturing a semiconductor acceleration sensor device |
EP1199744A1 (de) * | 2000-10-19 | 2002-04-24 | Agilent Technologies, Inc. (a Delaware corporation) | Mikrodeckelgehäuse auf Scheibenebene |
US20020106862A1 (en) * | 2001-02-02 | 2002-08-08 | Jordan Larry L. | Glass frit wafer bonding process and packages formed thereby |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821175A (en) * | 1988-07-08 | 1998-10-13 | Cauldron Limited Partnership | Removal of surface contaminants by irradiation using various methods to achieve desired inert gas flow over treated surface |
US5270571A (en) * | 1991-10-30 | 1993-12-14 | Amdahl Corporation | Three-dimensional package for semiconductor devices |
US6168948B1 (en) * | 1995-06-29 | 2001-01-02 | Affymetrix, Inc. | Miniaturized genetic analysis systems and methods |
JPH0969585A (ja) | 1995-08-31 | 1997-03-11 | Mitsubishi Electric Corp | 電子部品搭載装置およびその気密封止方法 |
US6281573B1 (en) * | 1998-03-31 | 2001-08-28 | International Business Machines Corporation | Thermal enhancement approach using solder compositions in the liquid state |
US6168947B1 (en) * | 1999-02-11 | 2001-01-02 | Food Industry Research And Development Institute | Nematophagous fungus Esteya vermicola |
WO2002032203A1 (en) | 2000-10-11 | 2002-04-18 | Telefonaktiebolaget L M Ericsson (Publ) | A method of making a gasket on a pcb and a pcb |
JP2003086355A (ja) | 2001-09-05 | 2003-03-20 | Kiko Kenji Kagi Kofun Yugenkoshi | 有機el素子の封止構造並びに封止方法及び封止装置 |
US6933537B2 (en) | 2001-09-28 | 2005-08-23 | Osram Opto Semiconductors Gmbh | Sealing for OLED devices |
-
2002
- 2002-10-22 US US10/277,479 patent/US6919222B2/en not_active Expired - Lifetime
-
2003
- 2003-06-03 DE DE10325020A patent/DE10325020B4/de not_active Expired - Fee Related
- 2003-08-20 US US10/645,435 patent/US6836013B2/en not_active Expired - Lifetime
- 2003-09-17 JP JP2003324962A patent/JP2004146808A/ja not_active Withdrawn
- 2003-10-21 GB GB0324538A patent/GB2396055B/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4684763A (en) * | 1984-05-28 | 1987-08-04 | Koto Electric Co., Ltd. | Hermetically sealable package for electronic component |
US5388443A (en) * | 1993-06-24 | 1995-02-14 | Manaka; Junji | Atmosphere sensor and method for manufacturing the sensor |
US5668033A (en) * | 1995-05-18 | 1997-09-16 | Nippondenso Co., Ltd. | Method for manufacturing a semiconductor acceleration sensor device |
EP1199744A1 (de) * | 2000-10-19 | 2002-04-24 | Agilent Technologies, Inc. (a Delaware corporation) | Mikrodeckelgehäuse auf Scheibenebene |
US20020106862A1 (en) * | 2001-02-02 | 2002-08-08 | Jordan Larry L. | Glass frit wafer bonding process and packages formed thereby |
Also Published As
Publication number | Publication date |
---|---|
US6919222B2 (en) | 2005-07-19 |
GB2396055B (en) | 2006-06-14 |
US20040077127A1 (en) | 2004-04-22 |
US6836013B2 (en) | 2004-12-28 |
DE10325020A1 (de) | 2004-05-13 |
JP2004146808A (ja) | 2004-05-20 |
GB2396055A (en) | 2004-06-09 |
GB0324538D0 (en) | 2003-11-26 |
US20040077126A1 (en) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10325020B4 (de) | Verfahren zum Versiegeln eines Halbleiterbauelements und damit hergestellte Vorrichtung | |
EP0732594B1 (de) | Verfahren zur Herstellung mikromechanischer Bauelemente | |
DE60032199T2 (de) | Verpackung auf Waferebene unter Verwendung einer Mikrokappe mit Vias | |
EP0623824A1 (de) | Mikromechanische Beschleunigungsmessvorrichtung und Verfahren zu deren Herstellung | |
EP1350078A1 (de) | Mikromechanischer flusssensor mit tensiler beschichtung | |
EP1869705A1 (de) | Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement | |
DE112012005288T5 (de) | Struktur einer Bindungsstelle und deren Bindungsverfahren sowie elektrisches Bauteil | |
DE102004028927B4 (de) | Beschleunigungssensor | |
DE19839122A1 (de) | Vor Umwelteinflüssen geschützter mikromechanischer Sensor | |
DE4227819C2 (de) | Kapazitiver Drucksensor | |
DE19819456B4 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements | |
DE10035564A1 (de) | Mikromechanisches Gehäuse | |
DE60025214T2 (de) | Mikrodeckelgehäuse auf Scheibenebene | |
EP1821091B1 (de) | Verfahren zur Herstellung von elektronischen Bauelementen und Drucksensor | |
DE10008573A1 (de) | Halbleiterbauelement und Herstellungsverfahren | |
EP0992778A2 (de) | Sensor und Verfahren zu seiner Herstellung | |
WO2005042401A1 (de) | Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheiben | |
DE10143968B4 (de) | Verfahren zum Herstellen eines Vakuumbehälters | |
EP0090820A1 (de) | Elektronische dünnschichtschaltung und deren herstellungsverfahren. | |
DE102010000895B4 (de) | Verfahren zum Herstellen eines Durchkontaktes eines Halbleiterbauelements mit einem umgebenden ringförmigen Isolationsgraben und entsprechendes Halbleiterbauelement | |
DE19710375C2 (de) | Verfahren zum Herstellen von räumlich strukturierten Bauteilen | |
EP3665122A1 (de) | Mikromechanische vorrichtung und entsprechendes herstellungsverfahren | |
DE19541616C2 (de) | Mikromechanisches Bauelement und Verfahren zu seiner Herstellung | |
DE19944410C2 (de) | Vorrichtung zur Halterung einer zu heizenden Mikrostruktur und Verfahren zur Herstellung der Vorrichtung | |
DE102019218444B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: AVAGO TECHNOLOGIES WIRELESS IP (SINGAPORE) PTE. LT |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA |
|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA |
|
R081 | Change of applicant/patentee |
Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE., SG Free format text: FORMER OWNER: AVAGO TECHNOLOGIES WIRELESS IP (SINGAPORE) PTE. LTD., SINGAPORE, SG Effective date: 20130529 |
|
R082 | Change of representative |
Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE Effective date: 20130529 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |