JP2007504769A

JP2007504769A - 高出力増幅器のための零入力電流制御回路

Info

Publication number: JP2007504769A
Application number: JP2006526072A
Authority: JP
Inventors: ヤン，ヨンウ; チェ，ケビン; パク，ボン−ソク
Original assignee: Skyworks Solutions Inc
Current assignee: Skyworks Solutions Inc
Priority date: 2003-09-08
Filing date: 2004-07-27
Publication date: 2007-03-01
Also published as: WO2005027188A2; CN100483288C; DE602004025828D1; WO2005027188A3; ATE459906T1; US20050052224A1; CN1846185A; EP1664965A4; EP1664965B1; US6992524B2; KR20060034732A; KR100824561B1; EP1664965A2

Abstract

増幅器に結合されるバイアス回路を制御するための制御回路が開示される。例示的なバイアス制御回路は、制御電圧を受取るための手段と、その制御電圧に応答してバイアス制御回路の等価抵抗を能動的に調整するための手段とを含み、等価抵抗は第１のノードと基準電圧との間に設定される。１つの実施例では、制御電圧が増加されるとき、等価抵抗は徐々に減少され、バイアス制御回路によって引込まれる電流は徐々に増加され、その結果、増幅器トランジスタの零入力電流は徐々に増加される。

Description

発明の背景
１．発明の分野
この発明は一般に、半導体の分野における発明である。より具体的には、この発明は半導体回路および増幅器の分野における発明である。

２．関連技術
バイポーラ技術に基づく増幅器は、たとえば無線周波数（「ＲＦ」）通信などの無線通信を含むさまざまな用途において幅広く使用される。バイアス回路は、増幅器におけるバイポーラトランジスタの動作モードを制御するためにバイポーラトランジスタにベースバイアス電流を供給することによって、重要な機能を果たす。

デジタルモード制御回路は、高出力増幅器における低出力モード動作のための、電流および電力の消費を低減するために使用されてきた。しかしながら、デジタルモード制御回路は低出力モードから高出力モードへのただ１つの急激な遷移点を有し、この遷移点は、特に非常に低い出力モード動作の間に、電流消費の節減を実質的に制限する。

電流消費をより一層節減するために、追加のＣＭＯＳダイにおけるＣＭＯＳ回路が高出力増幅器において利用されてきた。この構成により、ＣＭＯＳ回路は向上したアナログ制御電圧を増幅器のバイポーラトランジスタのベースバイアスの中に与えることができ、その結果、零入力電流が非常に低い出力レベルから実質的に連続的に遷移する。このように、低出力モードの場合であっても、電流消費は大幅に低減されることが可能である。しかしながら、別個のＣＭＯＳダイを増幅器に追加することにより、結果として、装置の大きさが大きくなるとともにコストが増大することになり、それらはともに望ましくない。

したがって、高出力増幅器のための零入力電流制御回路が当該技術分野において強く必要とされる。

発明の概要
この発明は、高出力増幅器のための零入力電流制御回路に向けられる。１つの例示的な実施例では、制御回路は、たとえば高出力ＣＤＭＡ増幅器などの増幅器に結合されるバイアス回路を制御する。バイアス回路は、第１のバイアストランジスタ、第２のバイアストランジスタ、および第３のバイアストランジスタを含み、増幅器トランジスタのベースは第２のバイアストランジスタのエミッタに結合され、第２のバイアストランジスタのベースは第１のバイアストランジスタのベースおよび第３のバイアストランジスタのコレクタに結合され、第３のバイアストランジスタのベースは第１のバイアストランジスタのエミッタおよび第１のノードにおいてバイアス制御回路に結合される。

１つの実施例では、バイアス制御回路は、制御電圧を受取るための手段と、その制御電圧に応答してバイアス制御回路の等価抵抗を能動的に調整するための手段とを含み、等価抵抗は第１のノードと、たとえば接地などの基準電圧との間に設定される。たとえば、１つの実施例では、制御電圧が増加されるとき、等価抵抗は徐々に減少され、バイアス制御回路によって引込まれる電流は徐々に増加され、その結果、増幅器トランジスタの零入力
電流は徐々に増加される。そのようにして、増幅器トランジスタの連続的な零入力電流の制御が達成され、電流および電力の消費は大幅に節減される。

１つの実施例に従って、バイアス制御回路、バイアス回路、および増幅器トランジスタはバイポーラ技術に基づく。そのようにして、バイアス制御回路、バイアス回路、および増幅器トランジスタは単一のダイに統合されることができ、装置の大きさおよび装置のコストは大幅に低減される。

この発明の他の特徴および利点は、以下の詳細な説明および添付の図面を再検討した後、より容易に当業者に明らかになる。

発明の詳細な説明
この発明は、高出力増幅器のための零入力電流制御回路に向けられる。以下の記載は、この発明の実現例に関係する具体的な情報を含む。この発明がこの出願の中に具体的に記載されるものとは異なる態様で実現されてもよいことを当業者は認識する。さらに、この発明を曖昧にしないように、いくつかのこの発明の具体的な詳細は記載されていない。この出願の中に記載されない具体的な詳細は、当業者の知識の範囲内である。

この出願における図面およびその添付の詳細な説明は、この発明の単に例示的な実施例に向けられる。簡潔さを維持するために、この発明の原理を使用する、この発明の他の実施例はこの出願の中で具体的に記載されず、この図面によって具体的に示されない。

図１を参照して、この発明の１つの実施例に従って、制御回路１０６を含む例示的なバイアス回路１０２の回路図が示される。図１では、バイアス回路１０２は増幅器１０４の増幅器トランジスタ１１０に結合され、ベースバイアス電流１０８（「Ｉｂ１０８」）を増幅器１０４の増幅器トランジスタ１１０に供給する。増幅器１０４は、たとえば、高出力ＣＤＭＡハンドセット増幅器などの高出力増幅器であってもよく、増幅器トランジスタ１１０は、たとえば、大型のヘテロ接合バイポーラトランジスタ（「ＨＢＴ」）であってもよい。以下に記載されるように、制御回路１０６はバイポーラ技術に基づき、バイアス回路１０２および増幅器１０４と同一のダイに統合される。さらに以下に記載されるが、制御回路１０６は増幅器トランジスタ１１０の零入力電流１１２（「Ｉｃｑ１１２」）の動的制御および連続制御を達成し、その結果、電流および電力の消費が大幅に低減される。

図１に示されるように、バイアス回路１０２は、バイアストランジスタ１１４、１１６および１１８、ならびに抵抗器１２０および１２２を含む。バイアストランジスタ１１４、１１６および１１８はバイポーラトランジスタを含み、バイアストランジスタ１１４のベースは、ノード１２８において、バイアストランジスタ１１６のベースおよびバイアストランジスタ１１８のコレクタに接続される。バイアストランジスタ１１４は、さらに、ノード１２６において制御回路１０６に接続され、かつバイアストランジスタ１１８のベースに接続されるエミッタを有する。バイアストランジスタ１１８のエミッタは、たとえば接地１３２などの基準電圧に接続される。バイアストランジスタ１１６は、さらに、ノード１３０において増幅器トランジスタ１１０のベースに接続されるエミッタを有する。増幅器トランジスタ１１０のエミッタは、たとえば接地１３２などの基準電圧に接続される。

１つの実施例に従って、抵抗器１２０は約１から２キロオーム（ｋΩ）であり、基準電圧（「Ｖｒｅｆ」）１２４とノード１２８との間に接続され、抵抗器１２２は約０．５から１ｋΩであり、ノード１３０とたとえば接地１３２などの基準電圧との間に接続される
。別の実施例に従って、抵抗器１２２は省略されてもよく、その場合バイアストランジスタ１１６のエミッタは増幅器トランジスタ１１０のベースにのみ接続される。ノード１３４、１３６および１３８は、当該技術分野において公知であるように、バイアス電圧に接続される場合もあれば、電源電圧（「ＶＣＣ」）に直接接続される場合もある。

制御回路１０６は、ノード１２６とたとえば接地１３２などの基準電圧との間に接続される。図１に示されるように、制御回路１０６は、バイアス制御トランジスタ１４０、ならびに抵抗器１４２、１４４、１４６および１４８を含む。抵抗器１４２はノード１２６とノード１５８との間に接続され、１つの実施例に従って、約２ｋΩである。抵抗器１４４はノード１５８とたとえば接地１３２などの基準電圧との間に接続され、１つの実施例に従って、約１００ｋΩである。抵抗器１４６はバイアス制御トランジスタ１４０のエミッタとたとえば接地１３２などの基準電圧との間に接続され、１つの実施例に従って、約１００Ωである。バイアス制御トランジスタ１４０はバイポーラトランジスタを含み、ノード１５８に接続されるコレクタ、およびノード１６０に接続されるベースを有する。抵抗器１４８はノード１６０と制御電圧（「Ｖｃｏｎｔ」）１５６との間に接続され、１つの実施例に従って、約１０ｋΩである。

動作時において、制御回路１０６はＶｃｏｎｔ１５６を受取り、ノード１２６と接地１３２との間の等価抵抗（「Ｒｅｑ」）に対応する「基準」抵抗を与える。Ｒｅｑはバイアス回路１０２の状態を判断し、次に、増幅器１０４のＩｃｑ１１２の状態を判断する。制御回路１０６では、Ｖｃｏｎｔ１５６によって制御される能動抵抗器としてバイアス制御トランジスタ１４０が動作して、Ｖｃｏｎｔ１５６が低レベルから高レベルに増加されるときにＲｅｑが徐々に減少されるようにする。たとえば、Ｖｃｏｎｔ１５６は、約０から１．１ボルト（「Ｖ」）の低レベル、および約２から３Ｖの高レベルを有してもよい。抵抗器１４２は高モード動作のためのＲｅｑの主要な抵抗を設定し、Ｖｃｏｎｔ１５６が高いときにＩｃｑ１１２を制限するように動作し、抵抗器１４４は低モード動作のためのＲｅｑの主要な抵抗を設定し、Ｖｃｏｎｔ１５６が非常に低いときにベース線Ｉｃｑ１１２のために動作する。

この構成により、Ｖｃｏｎｔ１５６が低レベルから増加されるときに、バイアス制御トランジスタ１４０は徐々にオンになり、その結果、バイアス制御トランジスタ１４０のコレクタ電流（「Ｉｃ」）１６２が徐々に増加される。Ｉｃ１６２が徐々に増加されると、制御回路１０６が増加された電流１６４を引込むように制御回路１０６のＲｅｑは動的に低減され、その結果、バイアストランジスタ１１８のベース電流（「Ｉｂ」）１６６およびＩｃ１６８が減少される。減少されたＩｃ１６８により、バイアストランジスタ１１６のＩｂ１７０およびＩｃ１７２が増加され、さらに、ノード１３０において増幅器トランジスタ１１０のＶｂが増加され、さらに、増幅器トランジスタ１１０のＩｂ１０８およびＩｃｑ１１２が増加される。

制御回路１０６およびバイアス回路１０２の特定の構成のために、制御回路１０６による増幅器トランジスタ１１０のＶｂのアナログ制御の大幅な向上が達成され、その結果、非常に低い出力レベルからの連続的なＩｃｑ１１２の遷移がもたらされることができ、大幅な電流の節減になる。制御回路１０６がバイポーラ技術に基づくので、制御回路１０６はバイアス回路１０２および増幅器１０４と同一のダイに統合されてもよく、コストが実質的に節減され、装置の大きさが大幅に低減されることになる。

図１に示されるように、制御回路１０６は、さらに、抵抗器１５２およびダイオード１５４を含む温度補償回路１５０を含んでもよい。抵抗器１５２はノード１６０とダイオード１５４のアノードとの間に接続され、１つの実施例に従って、約２から５ｋΩである。ダイオード１５４はたとえばＨＢＴダイオードであってもよく、さらに、たとえば接地１
３２などの基準電圧に接続されるカソードを有する。温度補償回路１５０がない場合には、高温時に、バイアス制御トランジスタ１４０の必要な順方向バイアス電圧（ベースからエミッタへの電圧（「Ｖｂｅ」）に対応する）は降下し、その結果、バイアス制御トランジスタ１４０のＩｃ１６２が増加され、制御回路１０６のＲｅｑが対応して減少される。しかしながら、抵抗器１５２およびダイオード１５４がノード１６０においてバイアス制御トランジスタ１４０のベースに結合されるために、ダイオード１５４は、対応して増加された電流１７４をノード１６０から接地１３２へ引込むことによって、Ｉｃ１６２のいずれの増加も相殺する。これは、高温時に、バイアス制御トランジスタ１４０の必要な順方向バイアス電圧が降下するのと同様の理由で、ダイオード１５４に必要な順方向バイアス電圧が減少するからである。結果として、高温時であっても、制御回路１０６のＲｅｑのより優れた制御および精度が達成され、これは、上述のように、増幅器トランジスタ１１０のＶｂのアナログ制御を大幅に向上させ、かつ増幅器トランジスタ１１０のＩｃｑ１１２の連続制御を大幅に向上させ、電流および電力の消費は大幅に低減される。

ここで図２を参照して、この発明の別の実施例に従う例示的な制御回路２０６が示される。制御回路２０６は、上述のように、図１のバイアス回路１０２を制御し、増幅器トランジスタ１１０の零入力電流１１２の連続制御をもたらすために使用されてもよい。制御回路２０６は図１の制御回路１０６に代わるものであり、ノード２２６、Ｖｃｏｎｔ２５６、および接地２３２はそれぞれ、図１のノード１２６、Ｖｃｏｎｔ１５６、および接地１３２に対応する。

図２に示されるように、制御回路２０６は、バイアス制御トランジスタ２４０、抵抗器２４２、２４８、２７６、２７８および２８０、ならびにダイオード２８２を含む。抵抗器２４２はノード２２６とノード２５８との間に接続され、１つの実施例に従って、約２ｋΩである。抵抗器２７６はノード２５８とノード２８４との間に接続され、１つの実施例に従って、約１００ｋΩである。抵抗器２７８はノード２８４とダイオード２８２のアノードとの間に接続され、１つの実施例に従って、約１０から２０Ωである。ダイオード２８２は、たとえば、約０．５Ｖのターンオン順方向バイアス電圧を有するショットキーダイオードであってもよく、さらに、たとえば接地２３２などの基準電圧に接続されるカソードを有する。抵抗器２８０はノード２８４とたとえば接地２３２などの基準電圧との間に接続され、１つの実施例に従って、約１００Ωである。バイアス制御トランジスタ２４０はバイポーラトランジスタを含み、ノード２５８に接続されるコレクタ、およびノード２８４に接続されるエミッタを有する。抵抗器２４８はバイアス制御トランジスタ２４０のベースとＶｃｏｎｔ１５６との間に接続され、１つの実施例に従って、約１０ｋΩである。

動作時において、制御回路２０６は、図１の制御回路１０６に関連して上述したのと実質的に同一の態様で動作する。したがって、Ｖｃｏｎｔ２５６が低レベルから増加されるときに、バイアス制御トランジスタ２４０は徐々にオンになり、その結果、バイアス制御トランジスタ２４０のコレクタ電流（「Ｉｃ」）２６２が徐々に増加される。Ｉｃ２６２が徐々に増加されると、制御回路２０６が増加された電流２６４を引込むように制御回路２０６のＲｅｑは動的に低減され、図１に関連して上述したように、さらに、ノード１３０において増幅器トランジスタ１１０のＶｂが増加され、増幅器トランジスタ１１０のＩｂ１０８およびＩｃｑ１１２が増加される。制御回路２０６の特定の構成のために、制御回路１０６による増幅器トランジスタ１１０のＶｂのアナログ制御の大幅な向上が達成され、その結果、非常に低い出力レベルからの連続的なＩｃｑ１１２の遷移がもたらされることができ、大幅な電流の節減になる。

図２の制御回路２０６は、さらに、ノード２８４と接地２３２との間に接続される、抵抗器２７８およびダイオード２８２を含む。この特定の構成では、抵抗器２７８およびダ
イオード２８２は、高モード動作のために非常に高いＶｃｏｎｔ２５２を有する必要性を減少させるように動作する。別の実施例に従って、図１の温度補償回路１５０は、上述のように温度補償と増幅器トランジスタ１１０の零入力電流１１２の連続制御の向上とをもたらすように、図２の抵抗器２４８とバイアス制御トランジスタ２４０のベースとの間に接続され得るであろう。

ここで図３を参照して、この発明の別の実施例に従う例示的な制御回路３０６が示される。制御回路３０６は、上述のように、図１のバイアス回路１０２を制御し、増幅器トランジスタ１１０の零入力電流１１２の連続制御をもたらすために使用されてもよく、制御回路３０６は図１の制御回路１０６に代わるものである。

図３では、Ｖｃｏｎｔ３５６、ノード３２６、接地３３２、バイアス制御トランジスタ３４０、ならびに抵抗器３４２、３４４、３３６および３４８はそれぞれ、図１のＶｃｏｎｔ１５６、ノード１２６、接地１３２、バイアス制御トランジスタ１４０、ならびに抵抗器１４２、１４４、１３６および１４８に対応する。さらに図３に示されるが、温度補償回路３５０は、ノード３６０において、バイアス制御トランジスタ３４０のベースに接続される。温度補償回路３５０は、抵抗器３５２、ならびにダイオード３５３および３５５を含む。抵抗器３５２は、ノード３６０とダイオード３５３のアノードとの間に接続される。ダイオード３５３のカソードはダイオード３５５のアノードに接続され、ダイオード３５５のカソードはたとえば接地３３２などの基準電圧に接続される。ダイオード３５３および３５５は、たとえばショットキーダイオードであってもよく、各々のダイオード３５３および３５５は約０．５Ｖのターンオン順方向バイアス電圧を有する。このように、ダイオード３５３および３５５は、約１から１．２Ｖの機能的に等価のターンオン順方向バイアス電圧（つまり、ダイオード３５３のアノードとダイオード３５５のカソードとの間で測定される）を有する。したがって、制御回路３０６の動作は、図１の制御回路１０６に関連して上述したのと実質的に同一の態様で動作する。

要約すると、高出力増幅器のための零入力電流制御回路はこの発明のさまざまな実施例に従って達成され、それによって、増幅器の零入力電流の大幅なアナログ連続制御が達成され、特に低モード動作のために、電流および電力の消費が大幅に低減される。さらに、この発明の制御回路によって、より一層の温度補償が達成され、増幅器の零入力電流の制御が向上される。さらに、この発明の制御回路はバイポーラ技術に基づき、制御回路がバイアス回路および増幅器と同一のダイに統合されることを可能にし、その結果、コストが大幅に節減され、装置の大きさが低減される。

この発明の例示的な実施例の上の記載から、この発明の範囲から逸脱することなく、さまざまな技術がこの発明の概念を実現するために使用され得ることが明らかである。さらに、この発明は特定の実施例を具体的に参照して記載されてきたが、この発明の精神および範囲から逸脱することなく形状および詳細に変更がなされ得るであろうということを当業者は認識するであろう。たとえば、上述した、バイアス回路１０２ならびに制御回路１０６、２０６および３０６のための特定の抵抗値は、この発明の範囲から逸脱することなく修正され得る。記載される例示的な実施例は、すべての点において、例示的なものとして考えられるべきであり、限定的なものとして考えられるべきではない。この発明は本明細書に記載される特定の例示的な実施例に限定されないが、この発明の範囲から逸脱することなく多くの再構成、修正、および置換が可能であることも理解されるべきである。

したがって、高出力増幅器のための零入力電流制御回路が説明されてきた。

この発明の１つの実施例に従う、高出力増幅器のための例示的なバイアス回路の回路図を示す。この発明の１つの実施例に従う、例示的な制御回路の回路図を示す。この発明の別の実施例に従う、例示的な制御回路の回路図を示す。

Claims

バイアス回路のためのバイアス制御回路であって、前記バイアス回路は増幅器トランジスタに結合され、第１のバイアストランジスタ、第２のバイアストランジスタ、および第３のバイアストランジスタをさらに含み、前記増幅器トランジスタのベースは前記第２のバイアストランジスタのエミッタに結合され、前記第２のバイアストランジスタのベースは前記第１のバイアストランジスタのベースおよび前記第３のバイアストランジスタのコレクタに結合され、前記第３のバイアストランジスタのベースは前記第１のバイアストランジスタのエミッタおよび第１のノードにおいて前記バイアス制御回路に結合され、前記バイアス制御回路は、
制御電圧を受取るための手段と、
前記制御電圧に応答して前記バイアス制御回路の等価抵抗を能動的に調整するための手段とを含み、前記等価抵抗は前記第１のノードと基準電圧との間に設定される、バイアス制御回路。
前記制御電圧が増加されるとき、前記等価抵抗は徐々に減少される、請求項１に記載のバイアス制御回路。
前記制御電圧が増加されるとき、前記バイアス制御回路によって引込まれる電流は徐々に増加される、請求項１に記載のバイアス制御回路。
前記制御電圧が増加されるとき、前記増幅器トランジスタの零入力電流は徐々に増加される、請求項１に記載のバイアス制御回路。
前記バイアス制御回路、前記バイアス回路、および前記増幅器トランジスタは、単一のダイに統合される、請求項１に記載のバイアス制御回路。
前記増幅器トランジスタは高出力ＣＤＭＡトランジスタである、請求項１に記載のバイアス制御回路。
前記基準電圧は接地である、請求項１に記載のバイアス制御回路。
バイアス回路のためのバイアス制御回路であって、前記バイアス回路は増幅器トランジスタに結合され、第１のバイアストランジスタ、第２のバイアストランジスタ、および第３のバイアストランジスタをさらに含み、前記増幅器トランジスタのベースは前記第２のバイアストランジスタのエミッタに結合され、前記第２のバイアストランジスタのベースは前記第１のバイアストランジスタのベースおよび前記第３のバイアストランジスタのコレクタに結合され、前記第３のバイアストランジスタのベースは前記第１のバイアストランジスタのエミッタおよび第１のノードにおいて前記バイアス制御回路に結合され、前記バイアス制御回路は、
ベース、コレクタ、およびエミッタを有するバイアス制御トランジスタと、
前記バイアス制御トランジスタの前記コレクタと前記第１のノードとの間に接続される第１の抵抗器と、
前記バイアス制御トランジスタの前記コレクタと第１の基準電圧との間に接続される第２の抵抗器と、
前記バイアス制御トランジスタの前記エミッタと前記第１の基準電圧との間に接続される第３の抵抗器と、
制御電圧と前記バイアス制御トランジスタの前記ベースとの間に接続される第４の抵抗器とを含み、前記バイアス制御トランジスタは前記制御電圧に応答して前記バイアス制御回路の等価抵抗を能動的に調整し、前記等価抵抗は前記第１のノードと前記第１の基準電
圧との間に設定される、バイアス制御回路。
前記増幅器トランジスタ、前記第１のバイアストランジスタ、前記第２のバイアストランジスタ、前記第３のバイアストランジスタ、および前記バイアス制御トランジスタの各々はバイポーラトランジスタを含む、請求項８に記載のバイアス制御回路。
前記増幅器トランジスタ、前記第１のバイアストランジスタ、前記第２のバイアストランジスタ、前記第３のバイアストランジスタ、および前記バイアス制御トランジスタは、単一のダイに統合される、請求項９に記載のバイアス制御回路。
前記第１のバイアストランジスタの前記ベースと第２の基準電圧との間に接続される第５の抵抗器、および前記第２のバイアストランジスタの前記エミッタと前記第１の基準電圧との間に接続される第６の抵抗器をさらに含む、請求項８に記載のバイアス制御回路。
第５の抵抗器および少なくとも１つのダイオードを含む温度補償回路をさらに含み、前記第５の抵抗器の第１の端部は前記バイアス制御トランジスタの前記ベースに接続され、前記第５の抵抗器の第２の端部は前記少なくとも１つのダイオードのアノードに接続され、前記少なくとも１つのダイオードのカソードは前記第１の基準電圧に接続される、請求項８に記載のバイアス制御回路。
前記少なくとも１つのダイオードはＨＢＴダイオードを含む、請求項１２に記載のバイアス制御回路。
第５の抵抗器ならびに第１および第２のショットキーダイオードを含む温度補償回路をさらに含み、前記第５の抵抗器の第１の端部は前記バイアス制御トランジスタの前記ベースに接続され、前記第５の抵抗器の第２の端部は前記第１のショットキーダイオードのアノードに接続され、前記第１のショットキーダイオードのカソードは前記第２のショットキーダイオードのアノードに接続され、前記第２のショットキーダイオードのカソードは前記第１の基準電圧に接続される、請求項８に記載のバイアス制御回路。
バイアス回路のためのバイアス制御回路であって、前記バイアス回路は増幅器トランジスタに結合され、第１のバイアストランジスタ、第２のバイアストランジスタ、および第３のバイアストランジスタをさらに含み、前記増幅器トランジスタのベースは前記第２のバイアストランジスタのエミッタに結合され、前記第２のバイアストランジスタのベースは前記第１のバイアストランジスタのベースおよび前記第３のバイアストランジスタのコレクタに結合され、前記第３のバイアストランジスタのベースは前記第１のバイアストランジスタのエミッタおよび第１のノードにおいて前記バイアス制御回路に結合され、前記バイアス制御回路は、
ベース、コレクタ、およびエミッタを有するバイアス制御トランジスタと、
前記バイアス制御トランジスタの前記コレクタと前記第１のノードとの間に接続される第１の抵抗器と、
前記バイアス制御トランジスタの前記コレクタと前記バイアス制御トランジスタの前記エミッタとの間に接続される第２の抵抗器と、
前記バイアス制御トランジスタの前記エミッタと前記第１の基準電圧との間に接続される第３の抵抗器と、
前記バイアス制御トランジスタの前記エミッタと第１のダイオードのアノードとの間に接続される第４の抵抗器とを含み、前記第１のダイオードは前記第１の基準電圧に接続されるカソードを有し、前記バイアス制御回路は、さらに、
制御電圧と前記バイアス制御トランジスタの前記ベースとの間に接続される第５の抵抗器を含み、前記バイアス制御トランジスタは前記制御電圧に応答して前記バイアス制御回
路の等価抵抗を能動的に調整し、前記等価抵抗は前記第１のノードと前記第１の基準電圧との間に設定される、バイアス制御回路。
前記増幅器トランジスタ、前記第１のバイアストランジスタ、前記第２のバイアストランジスタ、前記第３のバイアストランジスタ、および前記バイアス制御トランジスタの各々は、バイポーラトランジスタを含む、請求項１５に記載のバイアス制御回路。
前記増幅器トランジスタ、前記第１のバイアストランジスタ、前記第２のバイアストランジスタ、前記第３のバイアストランジスタ、および前記バイアス制御トランジスタは、単一のダイに統合される、請求項１６に記載のバイアス制御回路。
前記第１のバイアストランジスタの前記ベースと第２の基準電圧との間に接続される第６の抵抗器、および前記第２のバイアストランジスタの前記エミッタと前記第１の基準電圧との間に接続される第７の抵抗器をさらに含む、請求項１５に記載のバイアス制御回路。
第６の抵抗器および少なくとも１つの追加のダイオードを含む温度補償回路をさらに含み、前記第６の抵抗器の第１の端部は前記バイアス制御トランジスタの前記ベースに接続され、前記第６の抵抗器の第２の端部は前記少なくとも１つの追加のダイオードのアノードに接続され、前記少なくとも１つの追加のダイオードのカソードは前記第１の基準電圧に接続される、請求項１５に記載のバイアス制御回路。
前記第１の基準電圧は接地である、請求項１５に記載のバイアス制御回路。