JP2007500444A - 高量子効率のための角度を持たせたピンフォトダイオードとその製法 - Google Patents

高量子効率のための角度を持たせたピンフォトダイオードとその製法 Download PDF

Info

Publication number
JP2007500444A
JP2007500444A JP2006521879A JP2006521879A JP2007500444A JP 2007500444 A JP2007500444 A JP 2007500444A JP 2006521879 A JP2006521879 A JP 2006521879A JP 2006521879 A JP2006521879 A JP 2006521879A JP 2007500444 A JP2007500444 A JP 2007500444A
Authority
JP
Japan
Prior art keywords
region
photodiode
gate
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006521879A
Other languages
English (en)
Inventor
ホワード、イー．ローズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2007500444A publication Critical patent/JP2007500444A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

ゲート構造の電気的活性部分から横方向にずらされている第一の導電型の表面層と、角度を持たせた注入により形成された第二の導電型の電荷収集領域とを備えたピンフォトダイオードが開示される。電荷収集領域の注入角度は、電荷収集領域が画素センサセルの転送ゲートの近傍短部とコンタクトがとられ、従って、ゲートオーバラップ領域及び望ましくないバリア電位を最小限に抑えるように調整することができる。

Description

この発明は、半導体装置の分野に関し、特に、量子効率の高い改良されたフォトダイオードに関する。
半導体産業では、現在、とりわけ、電荷結合素子（ＣＣＤ）、フォトダイオードアレイ、電荷注入素子、ハイブリッド・フォーカルプレーン・アレイ等の様々なタイプの半導体撮像素子が用いられている。
ＣＣＤ技術には本質的に限界があり、コスト高であることから、ＣＭＯＳ撮像素子が益々安価な撮像装置に用いられている。ＣＭＯＳ撮像素子回路は画素セルのハイブリッド・フォーカルプレーン・アレイを備え、各セルは、基板下部に光学的に発生する電荷を蓄積するための、基板のドープ領域を覆うフォトダイオード、フォトゲート又はフォトコンダクタのいずれかを含む。各セルには読み出し回路が接続され、これは、ソースフォロア出力トランジスタのゲートに接続された電荷センスノード、典型的には、浮遊拡散ノードを有するフォトダイオード、フォトゲート又はフォトコンダクタ近傍の基板上に形成された電荷転送部を含む。撮像素子は、基板の電荷蓄積領域から浮遊拡散ノードへ電荷を転送するための少なくとも一つのトランジスタを含むこともあり、さらに、電荷転送前に拡散ノードを所定電荷レベルにリセットするためのトランジスタを有する。
従来のＣＭＯＳ撮像素子では、画素セルの活性要素が、（１）光子から電荷への変換、（２）像電荷の蓄積、（３）電荷増幅を伴う浮遊拡散ノードへの電荷転送、（４）浮遊拡散ノードへの転送前の浮遊拡散ノードの既知の状態へのリセット、読み出しのための画素選択、そして、（６）画素電荷を表す信号の出力及び増幅という必要な動作を行う。浮遊拡散ノードの電荷は、ソースフォロア出力トランジスタにより、画素出力電圧に変換される。ＣＭＯＳ撮像画素の感光要素は、典型的には、空乏化ｐｎ接合フォトダイオード又はフォトゲート下部の電界誘起空乏領域のいずれかである。
ＣＭＯＳ撮像回路の例、並びに、撮像回路の様々なＣＭＯＳ要素の動作の詳細が、例えば、Ｒｈｏｄｅｓの米国特許Ｎｏ．６，２０４，５２４，Ｒｈｏｄｅｓらの米国特許Ｎｏ．６，３１０，３６６、そして、Ｒｈｏｄｅｓの米国特許Ｎｏ．６，３２６，６５２に記載されており、それらは、参照よりこの開示に含まれる。
ＣＭＯＳセンサ画素４トランジスタ（４Ｔ）セル１０の例の半導体ウエハの一部分の概略上面図が図１に示されている。以下に記載されるように、ＣＭＯＳセンサ画素セル１０は基板の下部部分に光学的に発生した電荷を蓄積する領域２１を含む。この領域２１は、図２に示されるように、基板２０内のｐｎｐ構造の一部として形成されるピンフォトダイオード１１として形成される。ピンフォトダイオードは「ピン」と称され、これは、フォトダイオードが完全に空乏化されるとフォトダイオード内の電位がある一定値に固定されるからである。しかし、ＣＭＯＳセンサ画素セル１０は、光学的に発生した電荷のための初期蓄積領域２１として、ピンフォトダイオード以外の、フォトゲート、フォトコンダクタ又は他の画像を電荷に変換する装置をも含むことが理解されるところである。
図１のＣＭＯＳ画像センサ１０は電荷蓄積領域２１内に発生した光電電荷を浮遊拡散ノード（センスノード）２５に転送するための転送ゲート３０を有する。浮遊拡散ノード２５はさらにソースフォロアトランジスタのゲート５０に接続されている。ソースフォロアトランジスタは、ゲート６０を有する行選択アクセストランジスタに出力信号を与え、出力信号を選択的に端子３２にもたらす。ゲート４０を有するリセットトランジスタ４０が、電荷蓄積領域２１からの各電荷転送前に、浮遊拡散ノード２５を規定された電荷レベルにリセットする。
電荷蓄積領域２１は、ｐ型層２４，ｎ型層２６、そして、ｐ型基板２０を有するピンフォトダイオード１１として形成される。ピンフォトダイオード１１は、二つのｐ型領域２０、２４、そして、ある固定電圧で完全に空乏化されるｎ型フォトダイオード領域２６を含む。好ましくはｎ導電型の、不純物がドープされたソース／ドレイン領域２２（図１）がトランジスタゲート４０，５０、６０の片側に設けられる。転送ゲート３０近傍の浮遊拡散ノード２５も好ましくはｎ型である。ピンフォトダイオードの例、並びに、様々なフォトダイオード要素の動作の詳細が、例えば、とりわけ、Ｇｅｅらの米国特許Ｎｏ．６，３２０，６１７，Ｓｔｅｖｅｎｓらの米国特許Ｎｏ．６，３０６，６７６、そして、Ｌｅｅらの米国特許Ｎｏ．５，９０３，０２１に記載されている。
図２は、さらに、電荷蓄積領域２１近傍の活性層２０に形成されたトレンチ分離領域１５を示している。トレンチ分離領域１５、典型的には、従来のＳＴＩプロセス又はシリコン局部酸化（ＬＯＣＯＳ）プロセスを用いて形成される。ＣＭＯＳ画像センサ１０上に形成された半透明又は透明の絶縁層５５も図２に示されている。例えば、絶縁層５５内の、ソース／ドレイン領域２２を導通されるためのコンタクト３２（図１）、浮遊拡散ノード２５、そして、ゲートに接続される他の配線、そして、ＣＭＯＳ画像センサ１０内の他の接続部分が従来の処理方法を用いて形成される。
通常、図１、２のＣＭＯＳ画像センサセル１０のようなＣＭＯＳ画像センサでは、入射光により領域２６に電子が集まる。ゲート５０を有するソースフォロアトランジスタにより生成される最大出力信号は領域２６より引き抜かれる電子数に比例する。電子を獲得する領域２６の電子容量又は許容量が大きくなると最大出力信号も増加する。ピンフォトダイオードの電子容量は、通常、画像センサのドーピングレベル並びに活性層内に注入されるドーパントに依存する。
フォトダイオードの暗電流を少なくすることはＣＭＯＳ画像センサの製造において重要なことである。暗電流は、通常、ピンフォトダイオード１１の電荷収集領域２１でのリークに起因し、これはＣＭＯＳ画像センサのドーピング注入状態に強く依存する。電気的接続領域２３（図２）のドーパント濃度が高くなると、通常、暗電流が増加する。さらには、フォトダイオード空乏領域内部又は近傍の欠陥及びトラップ部位が発生した暗電流の大きさに大きく影響する。フォトダイオード空乏領域内部又は近傍のトラップ部位から電流が発生し、空乏領域内の電界が高いためにバンド間トンネリングによりキャリアが生じ、フォトダイオードの側方横壁から接合にリークが生じ、そして、生じたストレス及びトラップにより助長されたトンネリング等の分離角部からリークが生じると暗電流は発生するものである。
図２のピンフォトダイオード１１に関わる一般的な問題は、転送ゲートオーバラップ領域２７（図２）内でゲートによりドレインリーク（ＧＩＤＬ）が生じると暗電流が発生するということである。転送ゲートオーバラップ領域２７はゲート３０下部にあり、ｎ型フォトダイオード空乏領域２６と拡散ノード２５との間を電気的に接続させる。転送ゲートオーバラップ領域２７（図２）があるために、この領域に不要なバリア電位が発生し、これが、フォトダイオード１１が完全に空乏化されたときのフォトダイオード１１からの最大電荷転送に影響を与える。
ＣＭＯＳ画像素子は、一般的に、領域２６に完全には電荷を収集し、蓄積することはできないということから、信号対雑音比が悪く、ダイナミックレンジが狭いという問題がある。光子により発生した電子が領域２６に集まるため画素電気信号は非常に小さいので、画素は高信号対雑音比並びに高ダイナミックレンジであることが要求される。
従って、ＣＭＯＳ画像素子で用いられ、暗電流が小さく、フォトダイオード近傍のゲート構造下部のオーバラップ領域内で生じる不要なバリア電位が小さい、改良されたアクティブ画素フォトセンサが望まれる。これらの改良点を有するアクティブ画素フォトセンサを製造する方法も望まれる。
一つのアスペクトによれば、この発明は、所定の距離だけ画素センサの転送ゲートの電気的活性部分から横方向にずらされたピン層を有するピンフォトダイオードを提供する。角度を持たせた注入により形成された電荷収集領域とピン層がコンタクトがとられている。電荷収集領域が画素センサセルの転送ゲートの近傍短部とコンタクトがとられ、従って、ゲートオーバラップ領域及び望ましくないバリア電位を最小限に抑えるように電荷収集領域の注入角度を調整することができる。
他のアスペクトによれば、この発明は、所定の距離だけ画素センサセルの転送ゲートの電気的活性部分から横方向にずらされた基板の領域に所望のドーパントを注入することにより、ピンフォトダイオードの第一の導電型のピン表面層を形成する方法を提供する。角度を持たせた注入により、横方向にずらされたピン層下部にこれとコンタクトがとられるように、第二の導電型のドープ領域が形成される。第二の導電型の所望のドーパントは零度とは異なる角度で注入され、ここで、零度とはシリコン基板に対して垂直と定義される。
この発明のこれらの、そして、さらなる特徴並びに効果が、添付図面及びこの発明の実施形態に関して提供された以下の詳細な記載によりさらに明らかになる。
以下の詳細な説明では添付図面を参照するが、これら図面はこの発明を実施できる特定の実施形態の一部を成し、そして、これら実施形態を図示するものである。これら実施形態は当業者がこの発明を実施できるのに足りる程度に記載されており、さらに、他の実施形態も実施可能であり、そして、この発明の精神と範疇から逸脱することなく、構造、理論並びに電気的な変更が可能であることが理解されるところである。
文言「ウエハ」及び「基板」は、シリコン、シリコン・オン・インシュレータ（ＳＯＩ）又はシリコン・オン・サファイヤ（ＳＯＳ）技術、ドープ並びに未ドープ半導体、基礎半導体基体により支持されたシリコンのエピタキシャル層、そして、その他の半導体構造を含む半導体を基礎とする材料として理解されるところである。さらに、以下の記載において「ウエハ」又は「基板」が引用された場合は、基礎半導体構造又は基体内又は上に領域又は接合を形成するために事前の処理工程が行われていてもよい。さらに、半導体は、シリコンを基礎とする必要はなく、とりわけ、シリコン・ゲルマニウム、シリコン・オン・インシュレータ、シリコン・オン・サファイヤ、ゲルマニウム、又は、ガリウムヒ素を基礎とすることもできる。
文言「画素」は電磁気放射を電気信号に変換するフォトセンサ及びトランジスタを含む絵素ユニットセルを意味する。説明の都合上、ある代表画素が図示並びに記載されているが、通常、撮像素子では、すべての画素が一様に同時に製造されるものである。
ここで図面を参照すると、同様な要素に同様な参照番号が付与されており、図９及び１３は実施形態の二例のとして画素センサセル１００（図９）及び２００（図１３）を図示しており、これらは、各々、ゲート構造１３０の活性領域から横方向にずらされ、ある角度からの注入により形成された電荷収集領域１２６，２２６とコンタクトかとられたピン表面層１８８，２８８を有するピンフォトダイオード１９９，２９９を有する。
図９に示された構造の製造プロセスが、ここで、図３乃至９を参照して説明される。図３では、図２と同じく、断面図に沿って基板１１０が描かれている。例的目的として基板１１０はシリコン基板である。しかし、上述の如く、この発明は他の半導体基板にも等しく適用できるものである。
図３は、さらに、基板１１０内に形成された分離領域１５５を示しており、分離領域１５５は、例えばＳｉＯ又はＳｉＯ２等のシリコン酸化物でもよい酸化物材料、オキシナイトライド、窒化シリコン、シリコンカーバイド等の窒化物材料、高温ポリマー等の誘電体材料、又は、他の適切な誘電体材料が充填されている。しかし、好ましい実施形態では、分離領域１５５はシャロートレンチ分離領域で、誘電体材料は、狭いトレンチに非常に効果的に充填される材料である、高密度プラズマ（ＨＤＰ）酸化物である。従って、簡単に言えば、この出願では分離領域１５５はシャロートレンチ分離領域１５５と称される。このシャロートレンチ分離領域１５５は約１、０００乃至約４、０００オングストローム、さらに好ましくは、約２、０００オングストロームの深さを有する。
さらに図３に示されているのはシリコン基板１１０上に形成された多層転送ゲートスタック１３０である。転送ゲートスタック１３０は、シリコン基板１１０上に成長又は堆積された第一のシリコン酸化物１３１，ドープされたポリシリコン又は他の適切な導電材料の導電層１３２，そして、第二の絶縁層１３３を備え、第二の絶縁層１３３は、例えば、シリコン酸化物（二酸化シリコン）、窒化物（窒化シリコン）、オキシナイトライド（シリコンオキシナイトライド）、ＯＮ（酸化物−窒化物）、ＮＯ（窒化物−酸化物）、又は、ＯＮＯ（酸化物−窒化物−酸化物）で形成されてもよい。第一、第二の絶縁層１３１，１３３、そして、導電層１３２は、例えば、とりわけ、化学気相成長法（ＣＶＤ）又はプラズマ励起化学気相成長法（ＰＥＣＶＤ）等の従来の堆積法で形成されてもよい。
この発明の実施形態では、以下においては、側部に側壁スペーサが無い転送ゲートスタック１３０について記載されるが、この発明はこの実施形態に限定されるものではないことが理解されるべきである。従って、この発明は、転送ゲートの両側に形成された絶縁側壁スペーサを有するゲートスタックの形成も意図するものである。必要であれば、側壁スペーサは、例えば、とりわけ、二酸化シリコン、窒化シリコン、シリコンオキシナイトライド、ＯＮ、ＮＯ、ＯＮＯ、又は、ＴＥＯＳで形成されてもよい。
必要であれば、多層転送ゲートスタック１３０の導電層１３２と第二の節煙層１３３との間にシリサイド層（図示されない）が形成されてもよい。有利なことに、このさらに形成されるシリサイド層は撮像素子回路設計において他のすべてのトランジスタのゲート構造が有してもよいものである。このシリサイド層は、チタニウムシリサイド、タングステンシリサイド、コバルトシリサイド、モリブデンシリサイド、又は、タンタルシリサイドでもよい。この加えられた導電層は、ＴｉＮ／Ｗ又はＷＮｘ／Ｗ等のバリア層／耐熱性金属でもよく、又は、完全にＷＮｘで形成されてもよい。
さらに図３に示されるように、ＳＴＩ領域１５５及び転送ゲート１３０を含む基板１１０上に絶縁層１２１が形成されてもよい。絶縁層１２１は、好ましくは、酸化又は堆積法により、約１０オングストローム乃至約３、０００オングストローム、さらに好ましくは、約２０オングストローム乃至約１、０００オングストロームの厚みに形成された酸化層でもよい。この発明の実施形態は、以下においては、転送ゲート１３０を含む基板１１０上部に形成された絶縁層１２１について記載されるが、この発明は、さらに、以下に記載される絶縁層１２１の形成が無い実施形態をも意図していることが理解されるべきである。
例的目的としてｐ型である第一導電型のドープ層又はウェル１２０も図３に示されている。当技術分野で知られているように、画素セルの活性領域直下の基板領域内にｐ型ドーパントを注入することにより、基板１１０内にｐ型ウェル１２０が形成されてもよい。ｐ型ウェル１２０は、シャロートレンチ分離（ＳＴＩ）１５５並びにゲートスタック１３０の形成に続いて形成されてもよい。しかし、ｐ型ウェル１２０は、シャロートレンチ分離（ＳＴＩ）１５５且つ又はゲートスタック１３０の形成の前に形成されてもよいことが理解されるべきである。ｐ型ウェル１２０のドーズ量は、約１ｘ１０１１乃至約３ｘ１０１４原子／ｃｍ２の範囲、そして、好ましくは、約１ｘ１０１２乃至約３ｘ１０１３原子／ｃｍ２の範囲である。
（ＳＴＩ）領域１５５並びにゲートスタック１３０の形成に続いて、次に、第一のフォトレジスト層１７７が図３の構造上部に、図４に示されるように、約１、０００乃至約２０、０００オングストロームの厚みに形成される。第一のフォトレジスト層１７７がパターニングされて、基板１１０上部領域の、電荷蓄積領域が形成される、ゲート構造１３０の略端部と分離領域１５５との間に第一の開口１７８が得られる。
図４に示されているように、開口１７８の一側上で、第一のフォトレジスト層１７７が完全に分離領域１５５を覆い、そして、フォトダイオードが形成されるフォトダイオード領域１０１まで延在するように、第一のフォトレジスト層１７７がパターニングされる。開口１７８の他側上では、第一のフォトレジスト層１７７はゲート構造１３０に一部のみを覆う。このようにして、ゲート構造１３０の電気的活性部分を表すゲート導電体１３２の側壁からの所定の第一のオフセット距離Ｄ１（図４）だけ、第一のフォトレジスト層１７７はゲート構造１３０を覆わない。所定の第一のオフセット距離Ｄ１は、約１００オングストローム乃至約６、０００オングストローム、さらに好ましくは、約３００オングストローム乃至約２、０００オングストロームである。
図５は図４の構造の上面図を示している。
例的目的としてｎ型である第二導電型のド−パントを用いて第一の角度を持たせたド−パント注入１７９（図４）が行われて、画素セルの活性領域直下の基板１１０のフォトダイオード領域１０１内の第一の開口１７８を介してイオンが注入されて、図６に示されるように、ｎ型領域１２６を形成する。注入されたｎドープ領域１２６は転送ゲート１３０の端部と合わされて、光学的に発生する電子を集めるための、感光電荷記憶領域を形成する。
この発明の目的のため、文言「角度を持たせた注入」は、シリコン基板に垂直な零度以外の入射角で基板１１０に注入が行われることと定義され、零度はシリコン基板に垂直な角度である。従って、文言「角度を持たせた注入」は、基板に対して零度より大きく９０度より小さい入射角で注入が行われることを意味する。
第一の角度を持たせたド−パント注入１７９（図４）は、イオン注入器内に基板１１０を置き、１０ＫｅＶ乃至１ＭｅＶ、さらに好ましくは、３０ＫｅＶ乃至３００ＫｅＶのエネルギで、第一の開口１７８（図４）を介して、基板１１０内に適切なｎ型ドーパントイオンを注入してｎドープ領域１２６を形成する。図４に示されるように、砒素、アンチモン又は燐等のｎ型ドーパントイオンが、例えば、ゲート構造１３０と（ｘ，ｙ）平面に対して右から左方向に注入されてもよい。ｎドープ領域１２６（図６）における注入ドーズ量は、約１ｘ１０１１乃至約１ｘ１０１４原子／ｃｍ２の範囲、そして、好ましくは、約５ｘ１０１１乃至約１ｘ１０１３原子／ｃｍ２の範囲である。必要であれば、多重エネルギ注入によりｎドープ領域１２６のプロファイルを調整してもよい。
ド−パント注入１７９の角度は、ｎ型領域１２６がゲート構造１３０の端部と略一致するように、そして、ＳＴＩ領域１５５から第二のオフセット距離Ｄ１（図６）だけ離れるように調整されてもよい。第二のオフセット距離Ｄ２は、約０オングストローム乃至約５、０００オングストローム、さらに好ましくは、約５００オングストローム乃至約３、０００オングストロームである。
第一の角度を持たせたド−パント注入１７９の角度は注入エネルギ並びに第一のオフセット距離Ｄ１（図４）によって変わる。従って、第一のオフセット距離Ｄ１は注入角度並びに注入エネルギによって厳密に制御することができる。第一の角度を持たせたド−パント注入１７９は基板１１０に対して約０乃至約６０度、さらに好ましくは、約３乃至約３０度で行われてもよい。
第一の角度を持たせた注入１７９（図４）に続いて、第一のフォトレジスト層１７７が、酸素プラズマ等の従来の技術により除去される。この点での構造が図６に示されている。
次に、第二のフォトレジスト層１６７（図７）が約１、０００オングストローム乃至約２０、０００オングストロームの厚みで絶縁層１２１上に形成される。第二のフォトレジスト層１６７（図７）がマスクを用いてパターニングされ、第二の開口１６８を得る。このようにして、第二の開口１６８の一方の片側では、第二のフォトレジスト層１６７がゲート１３０とオーバラップする。第二の開口１６８の他方の片側では、第二のフォトレジスト層１６７が距離Ｄ３だけＳＴＩ領域１５５（図７のＳＴＩ最右部領域）上に延在する。第三のオフセット距離Ｄ３（図７）は、約０オングストローム乃至約５、０００オングストローム、さらに好ましくは、約３００オングストローム乃至約１、５００オングストロームでもよい。角度を持たせた注入の結果、ｐ型インプラント２８９がトランジスタ１３０のゲート端部から距離ｘ＝Ｄ４＝ｔ＋Ｈｔａｎθだけ離れ、ここで“ｔ”は絶縁層１２１の側壁厚みで、“Ｈ”はトランジスタゲートスタック１３０上の絶縁層１２１の厚みを含むゲートスタックの高さである。距離Ｄ４は、約０オングストローム乃至約５、０００オングストローム、さらに好ましくは、約３００オングストローム乃至約３、０００オングストロームである。
図８は図７の構造の上面図を示している。
例的目的としてｐ型である第一導電型のド−パントを用いて第二の角度を持たせたド−パント注入１８９（図７）が行われて、第二の開口１６８（図７）を介してイオンが注入されて、図９に示されるように、画素セルの活性領域直下の基板領域内で、距離Ｄ３だけＳＴＩ領域１５５と横方向にオーバラップして、ｐ型ピン表面層１８８を形成する。第二の角度を持たせたド−パント注入１８９が、例えば、ゲート構造１３０と（ｘ，ｙ）平面に対して左から右方向に、基板１１０に対する入射角が約０乃至約６０度、さらに好ましくは、約０乃至約３０度で行われてもよい。
図９に見られるように、注入されたｐ型ピン表面層１８８は、分離領域１５５の端部と合わされ且つコンタクトがとられ、そして、インプラント１８７の注入角度に応じて、オフセット距離Ｄ４だけゲートスタック１３０から横方向にずらされている。このように、ゲート構造１３０から横方向にずれることにより、ｐ型ピン表面層１８８は転送ゲート領域近傍に如何なるバリアが形成されるのを防ぎ、さらに、如何なる転送ゲートオーバラップ領域の発生をも排除し、翻って、電荷収集領域１２６から浮遊拡散領域１２５への電荷転送に影響し、さらには、ｐ型ウェル１２０を介して基板への電気的接続を良好にする。
イオン注入は、イオン注入器内に基板を置き、５００ｅＶ乃至１００ｋｅＶ、好ましくは、１ＫｅＶ乃至３０ＫｅＶのエネルギで、第二の開口１６８（図７）を介して、基板１１０内に適切なｐ型ドーパントイオンを注入してｐドープ領域１８８を形成する。ボロン、ベリリウム、インヂウム又はマグネシウム等のｐ型ドーパントが第二インプラントとして用いられてもよい。ｐ型ピン表面層１８８（図９）における注入ドーズ量は、約１ｘ１０１２乃至約１ｘ１０１４原子／ｃｍ２の範囲、さらに好ましくは、約４ｘ１０１２乃至約４ｘ１０１３原子／ｃｍ２の範囲である。
図７の第二の角度を持たせた注入１８９に続いて、第二のフォトレジスト層１６７が、例えば、酸素プラズマ等の従来の技術により除去され、図９に示されるような、領域１８８及び１２６を備えたｐｎｐフォトダイオード１９９の形成が完了する。浮遊拡散領域１２５が、さらに、当分野で知られている方法で、電荷収集領域１２６と対向して、ゲート構造１３０近傍に形成される。
電荷収集領域１２６及びピン表面層１８８形成のための角度を持たせた注入の結果、従来の零度注入に比べ、角度を有して注入され横方向にずらされたピン表面層１８８、そして、角度を有して注入された電荷収集領域１２６により、フォトダイオード１９９内のイオン注入チャネリングが減少する。さらに、角度を持たせた注入により形成されたｎ型ドープ領域１２６が転送ゲート１３０の端部と合わされ、通常、転送ゲート１３０下部に発生する転送ゲートオーバラップ領域の発生を排除する。従って、ｎ型電荷収集領域１２６から浮遊拡散領域１２５への電荷転送に影響を与える如何なる望ましくないバリア電位をも排除される。
リセットトランジスタ、ソースフォロアトランジスタ、そして、行選択トランジスタを含む画素センサセル１００の装置がよく知られている方法により形成される。画素セル１００内のゲート線と他の接続部分とを接続するコンタクト及び配線の形成に従来の処理工程が用いられてもよい。例えば、表面全体が、二酸化シリコン、ＢＳＧ、ＰＳＧ、又は、ＢＰＳＧ等の表面安定化層により覆われてもよく、表面安定化層は、必要に応じて、ＣＰＭにより平坦化され、エッチングされてコンタクトホールを形成し、コンタクトホールは金属化されて、リセットゲート、転送ゲート、そして、他の画素ゲート構造にコンタクトをもたらす。さらに、他の回路構造への従来の導体及び絶縁体の多層が画素センサセル構造間接続に用いられてもよい。
図１０乃至１３はこの発明のさらに他の実施形態を示し、ここでは、電荷収集領域２２６（図１３）のみが角度を持たせた注入により形成される。図１０の構造は図７の構造に類似するが、しかし、図１０の構造では、ピン層２８８（図１１）の形成には、表面直進ｐ型注入（約零度の角度での注入と定義される）が行われ、第一の実施形態のような角度を持たせた注入１８９ではない。
直進注入１６９（図１０）は、図１１に示されるように、基板表面直下で、側壁絶縁物１２１の厚みに相当するゲート構造１３０から距離“ｔ”だけ横方向にずらされた基板１１０の領域にボロン又はインヂウム等のｐ型イオンを注入するように実施される。ｐ型ド−パントイオンが、５００ｅＶ乃至約１００ｋｅＶ、さらに好ましくは、約１ｋｅＶ乃至３０ｋｅＶのエネルギで、開口１６８を介して、基板１１０内に注入され、約１０オングストローム乃至約３、０００オングストローム、さらに好ましくは、約２０オングストローム乃至約１、０００オングストロームのオフセット距離“ｔ”だけゲートスタック１３０の電気的に活性領域から横方向にずらされたｐ型ピン表面層２８８を形成する。これは堆積された絶縁層１２１の厚みを調整することにより達成される。ｐ型ピン層２８８（図１１）における注入ドーズ量は、約１ｘ１０１２乃至約１ｘ１０１４原子／ｃｍ２の範囲、さらに好ましくは、約４ｘ１０１２乃至約４ｘ１０１３原子／ｃｍ２の範囲である。
図１２，１３は、ｎ型ドープ領域１２６（図６乃至９）の形成について上述した方法に類似の方法によるｎ型ドープ領域２２６の形成について示している。そこで、ゲート１３０に対して右から左方向の角度を有したドーパント注入１７９ａ（図１２）がフォトレジスト層１７７（図１２）内に形成された開口１７８を介して行われる。角度を有したドーパント注入１７９ａは、例的目的としてｎ型の、第二導電型のドーパントを用いて行われ、画素セルの活性領域及び横方向にずらされたピン層２８８基板直下に、図１３に見られるように、ｎ型ドープ領域２２６を形成する。第一の実施形態では、注入されたｎ型ドープ領域１２６が転送ゲート１３０と合わされ、光学的に発生する電子を集めるための感光電荷記憶領域を形成する。
角度を持たせたド−パント注入１７９ａ（図１２）は、イオン注入器内に基板１１０を置き、１０ＫｅＶ乃至１ＭｅＶ、さらに好ましくは、３０ｋｅＶ乃至３００ｋｅＶのエネルギで、開口１７８を介して、基板１１０内に適切なｎ型ドーパントイオンを注入して、ｐ型ピン層２８８下部に位置するｎドープ領域２２６を形成する。砒素、アンチモン又は燐等のｎ型ドーパントがゲート構造１３０に対して右から左方向に注入される。ｎドープ領域２２６（図１３）における注入ドーズ量は、約１ｘ１０１１乃至約１ｘ１０１４原子／ｃｍ２の範囲、そして、好ましくは、約５ｘ１０１１乃至約１ｘ１０１３原子／ｃｍ２の範囲である。必要であれば、多重エネルギ注入によりｎドープ領域２２６のプロファイルを調整してもよい。
上述の実施形態において、角度を持たせたド−パント注入１７９ａに続いて、フォトレジスト層１７７が従来の技術により除去され、図１３に示されるような、領域２８８及び２２６により形成されたｐｎｐフォトダイオード２９９の形成が完了する。
上述の実施形態では、各ピン層１８８，２８８近傍に形成されたｎ型電荷収集領域を有するｐｎｐフォトダイオード１９９（図９）及び２９９（図１３）等のｐｎｐフォトダイオードについて記載されたが、この発明はこの実施形態に限定されるものではないことが理解されるべきである。そこで、この発明は、角度を持たせた注入により形成されたｐ型電荷収集領域を備えたｎｐｎフォトダイオードにも等しく適用できるものである。従って、転送ゲートがＰＭＯＳトランジスタに対応するように、すべての構造のドーパント並びに導電型タイプが当然ながら変化する。この発明はさらにｐｎ又はｎｐフォトダイオード、即ち、「ピン」又は「表面」層を含まないフォトダイオードにも適用できる。
この発明は画素センサセル１００（図９）及び２００（図１３）等の４Ｔ画素セルについて記載されたが、この発明は３トランジスタ（３Ｔ）セル、５トランジスタ（５Ｔ）セル、又は、６トランジスタ（６Ｔ）セルにも等しく適用できるものである。当分野で知られているように、３Ｔ画素セルは転送トランジスタが無いという点で４Ｔ画素セルと異なる。５Ｔ画素セルはシャッタトランジスタ又はＣＭＯＳフォトゲートトランジスタが追加されるという点で４Ｔ画素セルと異なる。例えば、図１４乃至１６は、リセットトランジスタゲート４０の活性領域から横方向にずらされ、角度を持たせた注入により形成された電荷収集領域３２６とコンタクトがとられたピン表面層３８８を備えたピンフォトダイオード３９９を有する３Ｔ画素セル３００（図１６）の形成について示している。ピン表面層３８８並びに電荷収集領域３２６は、図３乃至１３を参照して説明されたピン表面層１８８、２８８並びに電荷収集領域１２６、２２６の形成方法と類似の方法で行われる。図１４は部分的に図５に類似しており、電荷収集領域３２６形成前の、フォトレジスト層１７７内の開口３７８の概略上面図を示している。図１５は部分的に図８に類似しており、電荷収集領域３２６の形成に続き且つ表面層３８８形成前の、フォトレジスト層１６７内の開口３６８の概略上面図を示している。
この発明に従って製造された画素を有するＣＭＯＳ撮像素子が接続された、プロセサをベースにした典型的なシステム６００が図１７に示されている。プロセサをベースにしたシステムは、ＣＭＯＳ撮像素子を含むことができるデジタル回路を有するシステムの例である。制限されることなしに、そのようなシステムは、コンピュータシステム、カメラシステム、スキャナ、マシン・ビジョン、カー・ナビゲーション、ビデオフォーン、監視システム、自動焦点システム、スタートラッカーシステム、動き検出システム、画像安定化システム、そして、高解像度テレビ用データ圧縮システムを含み、これらはすべてこの発明を適用できるものである。
コンピュータシステム等のプロセサをベースにしたシステムは、例えば、通常、中央処理ユニット（ＣＰＵ）６４４を備え、これは、例えば、マイクロプロセサであり、バス６５２を介して入出力（Ｉ／Ｏ）装置６４６と通信を行う。ＣＭＯＳ撮像素子６４２がバス６５２を介してシステムと通信を行う。コンピュータシステム６００は、さらに、ランダムアクセスメモリ（ＲＡＭ）６４８を含み、そして、フロッピーディスクドライブ６５４，そして、コンパクトディスク（ＣＤ）ＲＯＭドライブ６５６又はフラッシュメモリカード６５７等の周辺機器をも含んでもよく、これらはバス６５２を介してＣＰＵ）６４４と通信を行う。プロセサ６５４，ＣＭＯＳ画像センサ６４２、そして、メモリ６４８を単一のＩＣチップに集積することも望ましい。
この発明がＣＭＯＳ画像素子の一部としての４Ｔ画像セルに言及して記載されたが、この発明は、ＣＭＯＳ画像素子の一部としての、各ピン層１８８，２８８近傍に形成されたｎ型電荷収集領域を有するｐｎｐフォトダイオード１９９（図９）及び２９９（図１３）等のフォトダイオードにも等しく適用できるものである。例えば、図１８は、図５のフォトダイオードｎ型注入領域１７８に類似のフォトダイオードｎ型注入領域１７８を示しているＣＣＤ画像素子７００の上面図を示している。図１９は、図１８のＣＣＤ画像素子７００の一部、並びに、図８のフォトダイオードｐ型注入領域１６８に類似のフォトダイオードｐ型注入領域１６８を示している。
上記記載並びに図面は、この発明の特徴及び効果を達成する実施形態の例を説明するのみと考えるべきものである。特定処理条件並びに構造に対する変更並びに置き換えがこの発明の精神並びに範疇から逸脱することなく可能である。従って、この発明は上記記載並びに図面によって限定されるものと考えるものではなく、添付請求項の範囲によってのみ限定されるものと考えるべきものである。
ＣＭＯＳ画像センサ画素の一例の上面図である。 図１のＣＭＯＳ画像センサの線２−２‘についての概略断面図である。 この発明のピンフォトダイオードの製造並びに処理の一段階を示す ＣＭＯＳ画像センサ画素の概略断面図である。 図３に示された段階の次の処理段階における図３のＣＭＯＳ画像センサの一部分の概略断面図である。 図４のＣＭＯＳ画像センサ画素の上面図である。 図４に示された段階の次の処理段階における図３のＣＭＯＳ画像センサ画素の概略断面図である。 図６に示された段階の次の処理段階における図３のＣＭＯＳ画像センサ画素の概略断面図である。 図７のＣＭＯＳ画像センサ画素の上面図である。 図７に示された段階の次の処理段階における図３のＣＭＯＳ画像センサ画素の概略断面図である。 図４に示された段階の次の処理段階における、そして、この発明の他の実施形態による図４のＣＭＯＳ画像センサ画素の概略断面図である。 図１０に示された段階の次の処理段階における図４のＣＭＯＳ画像センサ画素の概略断面図である。 図１１に示された段階の次の処理段階における図４のＣＭＯＳ画像センサ画素の概略断面図である。 図１２に示された段階の次の処理段階における図４のＣＭＯＳ画像センサ画素の概略断面図である。 図５に示されたものと部分的に類似する製造段階における、この発明の一実施形態により形成された３Ｔ画素センサセルの上面図である。 図８に示されたものと部分的に類似する、図１４に示された段階の次の製造段階における、図１４の３Ｔ画素センサセルの上面図である。 図１５に示された段階の次の製造段階における、線２−２‘についての図１４の３Ｔ画素センサセルの概略断面図である。 この発明により製造されたＣＭＯＳ画像センサを実装したコンピュータ処理システムの概略ダイアグラムである。 図５に示されたものと類似する製造段階におけるＣＣＤ画像センサの概略上面図である。 図８に示されたものと類似する製造段階における図１８のＣＣＤ画像センサの概略部分図である。

Claims (62)

  1. 撮像装置において用いられるフォトダイオードであって、
    基板内に形成され、約０オングストローム乃至約５、０００オングストロームの距離だけ電荷転送トランジスタのゲートの電気的活性部分から横方向にずらされている第一の導電型の第一の層と、
    光学的に発生する電荷を蓄積するために前記第一の層下部に形成された第二の導電型の電荷収集領域とを備え、前記電荷収集領域は前記トランジスタゲートの近傍にあり、前記ゲートが前記電荷収集領域に蓄積された電荷を前記第二の導電型のドープ領域に転送するフォトダイオード。
  2. 前記第一の層は約３００オングストローム乃至約３、０００オングストロームだけ前記電気的活性部分から横方向にずらされている請求項１に記載のフォトダイオード。
  3. 前記第一の層は表面層である請求項１に記載のフォトダイオード。
  4. 前記第一の層は前記基板内に形成された分離領域とコンタクトがとられている請求項１に記載のフォトダイオード。
  5. 前記第一の導電型はｐ型で、前記第二の導電型はｎ型である請求項１に記載のフォトダイオード。
  6. 前記第一の層は約１ｘ１０１２乃至約１ｘ１０１４原子／ｃｍ２の注入ドーズ量でｐ型ドーパントによりドープされている請求項５に記載のフォトダイオード。
  7. 前記電荷収集領域は約１ｘ１０１１乃至約１ｘ１０１４原子／ｃｍ２の注入ドーズ量でｎ型ドーパントによりドープされている請求項５に記載のフォトダイオード。
  8. 前記フォトダイオードはｐｎｐフォトダイオードである請求項１に記載のフォトダイオード。
  9. 前記撮像装置は３Ｔ、４Ｔ、５Ｔ、又は、６Ｔ撮像装置のいずれか一つである請求項１に記載のフォトダイオード。
  10. 前記撮像装置はＣＣＤ撮像装置である請求項１に記載のフォトダイオード。
  11. 半導体基板上に形成されたトランジスタのゲート構造と、
    第一の導電型のピン層及び該ピン層下部に位置する第二の導電型のドープ領域を備え、前記ピン層が約０オングストローム乃至約５、０００オングストロームの距離だけ前記ゲートの電気的活性部分から横方向にずらされており、前記ドープ領域がゲート側壁により前記ゲートの前記電気的活性部分から離れている、前記ゲート近傍のフォトダイオードとを備えた画像画素。
  12. 前記ピン層は約３００オングストローム乃至約３、０００オングストロームの距離だけ前記ゲートから横方向にずらされている請求項１１に記載の画像画素。
  13. 前記ピン層は前記半導体基板内に形成された分離領域の近傍であり、且つ、前記分離領域とコンタクトがとられている請求項１１に記載の画像画素。
  14. 前記第一の導電型はｐ型で、前記第二の導電型はｎ型である請求項１１に記載の画像画素。
  15. 前記ピン層はボロン、ベリリウム、インヂウム、そして、マグネシウムより成る群から選ばれたドーパントによりドープされている請求項１１に記載の画像画素。
  16. 前記ピン層は約１ｘ１０１２乃至約１ｘ１０１４原子／ｃｍ２の注入ドーズ量でボロンによりドープされている請求項１１に記載の画像画素。
  17. 前記フォトダイオードはｐｎｐフォトダイオードである請求項１１に記載の画像画素。
  18. 前記フォトダイオードはＣＣＤ撮像装置の一部である請求項１１に記載の画像画素。
  19. 前記フォトダイオードはＣＣＤ撮像装置の一部である請求項１１に記載の画像画素。
  20. 転送トランジスタのゲートの近傍にあり、前記ゲートはシリコン基板上に形成されている、第一の導電型の表面層と、
    前記表面層下部に位置する第二の導電型のドープ領域とを備え、前記ドープ領域の少なくとも一部が前記ゲートと前記表面層との間に位置し、前記ピン層は約０オングストローム乃至約５、０００オングストロームの距離だけ前記ゲートから横方向にずらされている画像センサのフォトダイオード。
  21. 前記表面層は約３００オングストローム乃至約３、０００オングストロームの距離だけ前記ゲートから横方向にずらされている請求項２０に記載のフォトダイオード。
  22. 前記表面層は前記シリコン基板内に形成された分離領域の近傍であり、且つ、前記分離領域とコンタクトがとられている請求項２２に記載のフォトダイオード。
  23. 前記表面層及び前記ドープ領域は共に前記第一の導電型のドープ領域内に位置している請求項２０に記載のフォトダイオード。
  24. 前記表面層は約１ｘ１０１２乃至約１ｘ１０１４原子／ｃｍ２の注入ドーズ量で燐によりドープされている請求項２０に記載のフォトダイオード。
  25. 前記画像センサはＣＭＯＳ撮像装置である請求項２０に記載のフォトダイオード。
  26. 前記画像センサはＣＣＤ撮像装置である請求項２０に記載のフォトダイオード。
  27. プロセサと該プロセサに結合されたＣＭＯＳ撮像装置とを備えたＣＭＯＳ撮像システムであって、前記ＣＭＯＳ撮像装置は、
    基板内に形成されたフィールド分離領域と、
    前記フィールド分離領域近傍の画素とを備え、該画素は転送トランジスタのゲート近傍のｐｎｐフォトダイオードを備え、該ｐｎｐフォトダイオードはｐ型表面層と該ｐ型表面層下部に位置するｎ型ドープ領域とを備え、前記ｐ型表面層が約０オングストローム乃至約５、０００オングストロームの距離だけ前記ゲートの電気的活性部分から横方向にずらされているＣＭＯＳ撮像システム。
  28. 前記ｐ型表面層は約３００オングストローム乃至約３、０００オングストロームだけ前記ゲートの前記電気的活性部分から横方向にずらされている請求項２７に記載のシステム。
  29. 前記ｐ型表面層は前記フィールド酸化領域の近傍であり、且つ、前記フィールド酸化領域とコンタクトがとられている請求項２７に記載のシステム。
  30. 前記ｐ型表面層及び前記ｎ型ドープ領域は共にｐ型ドープ領域内に位置している請求項２７に記載のシステム。
  31. 前記ｐ型表面層は約１ｘ１０１２乃至約１ｘ１０１４原子／ｃｍ２の注入ドーズ量でボロンによりドープされている請求項２７に記載のシステム。
  32. 画素センサセル用フォトダイオードの製造方法であって、
    基板上にトランジスタのゲートを形成し、
    前記基板内に第一の導電型の第一のドープ層を形成し、該第一のドープ層は所定の距離だけ前記ゲートの電気的活性部分から横方向にずらされ、
    第一の方向に、そして、前記第一のドープ層下部の前記基板の第一の領域において零度とは異なる前記基板に対する入射角度で第二の導電型のイオンを注入して、前記基板内で且つ前記第一のドープ層下部に、前記第二の導電型のドープ層を形成する方法。
  33. 前記第一のドープ層は、前記第一の導電型のイオンを零度とは異なる前記基板に対する入射角度で注入して形成される請求項３２に記載の方法。
  34. 前記第一のドープ層は、前記第一の導電型のイオンを略零度程度の前記基板に対する入射角度で注入して形成される請求項３２に記載の方法。
  35. 前記第一の方向は前記ゲートに対し、そして、前記基板内に対し右から左方向である請求項３２に記載の方法。
  36. 前記第一のドープ層における注入ドーズ量は約１ｘ１０１２乃至約１ｘ１０１４原子／ｃｍ２の範囲である請求項３２に記載の方法。
  37. 前記第一のドープ層は、約０オングストローム乃至約５、０００オングストロームだけ前記ゲートの前記電気的活性部分から横方向にずらされるように形成される請求項３２に記載の方法。
  38. 前記第一のドープ層は、約３００オングストローム乃至約３、０００オングストロームだけ前記ゲートの前記電気的活性部分から横方向にずらされるように形成される請求項３７に記載の方法。
  39. 前記第一のドープ層を形成する行為は、前記基板及び前記ゲート上にフォトレジスト層を形成し、該フォトレジスト層をパターニング並びにエッチングして前記基板の第二の領域を露出させ、該第二の領域は前記ゲートと少なくとも一つの分離領域との間に位置し、前記第二の領域は前記ゲートから前記所定距離ずらされる請求項３２に記載の方法。
  40. 前記第二の導電型のドープ領域を形成する行為は、前記基板及び前記ゲート上にフォトレジスト層を形成し、該フォトレジスト層をパターニング並びにエッチングして、前記ゲートの側壁と少なくとも一つの分離領域との間に前記基板の前記第一の領域を露出させる請求項３２に記載の方法。
  41. 前記第二の導電型のイオンを注入する行為は、前記ゲートと少なくとも一つの分離領域との間に位置する前記基板の前記第一の領域に零度とは異なる前記入射角度でドーパントを向けさせる請求項３２に記載の方法。
  42. 前記ドープ領域の注入ドーズ量は約１ｘ１０１１乃至約１ｘ１０１４原子／ｃｍ２である請求項３２に記載の方法。
  43. 前記第一の導電型はｐ型で、前記第二の導電型はｎ型である請求項３２に記載の方法。
  44. 前記フォトダイオードはｐｎｐフォトダイオードである請求項３２に記載の方法。
  45. 前記フォトダイオードはＣＭＯＳ撮像装置の一部である請求項３２に記載の方法。
  46. 前記フォトダイオードはＣＣＤ撮像装置の一部である請求項３２に記載の方法。
  47. フォトダイオードの製造方法であって、
    シリコン基板内に少なくとも一つのシャロートレンチ分離領域を形成し、
    前記シリコン基板上に前記少なくとも一つのシャロートレンチ分離領域から離れてトランジスタゲートを形成し、
    前記シリコン基板内に第一の導電型の第一のドープ層を形成し、
    第一の方向に、そして、前記シリコン基板に対して零度とは異なる入射角度でイオンを注入して、前記第一のドープ層内に前記第一の導電型の第二のドープ層を形成し、該第二のドープ層は前記分離領域とコンタクトがとられ、そして、前記トランジスタゲートの電気的活性領域から所定距離だけ横方向にずらされ、
    第二の方向に、そして、前記シリコン基板に対して零度とは異なる入射角度でイオンを注入して、前記第一のドープ層内に第二の導電型のドープ領域を形成する方法。
  48. 前記第二のドープ層の注入ドーズ量は約１ｘ１０１２乃至約１ｘ１０１４原子／ｃｍ２である請求項４７に記載の方法。
  49. 前記第二のドープ層は、約０オングストローム乃至約５、０００オングストロームだけ前記トランジスタゲートの前記電気的活性部分から横方向にずらされる請求項４７に記載の方法。
  50. 前記第二のドープ層は、約３００オングストローム乃至約３、０００オングストロームだけ前記トランジスタゲートの前記電気的活性部分から横方向にずらされる請求項４９に記載の方法。
  51. 前記ドープ領域を形成する行為は、前記第二のドープ層と前記転送ゲートとの間に少なくとも前記ドープ領域の一部を形成する請求項４７に記載の方法。
  52. 前記ドープ領域の注入ドーズ量は約１ｘ１０１１乃至約１ｘ１０１４原子／ｃｍ２の範囲である請求項４７に記載の方法。
  53. 前記第一の方向は前記第二の方向と反対である請求項４７に記載の方法。
  54. 前記フォトダイオードはＣＭＯＳ撮像装置の一部である請求項４７に記載の方法。
  55. 前記フォトダイオードはＣＣＤ撮像装置の一部である請求項４７に記載の方法。
  56. ｐｎｐフォトダイオードの製造方法であって、
    基板内に少なくとも一つのフィールド酸化領域を形成し、
    前記基板上に前記少なくとも一つのフィールド酸化領域から離れてトランジスタゲートを形成し、
    前記基板内に第一のｐ型ドープ層を形成し、
    前記トランジスタゲート及び前記フィールド酸化領域上にフォトレジスト層を形成し、
    前記フォトレジスト層をパターニングして、第一の位置と第二の位置との間に延在する第一の開口を形成し、前記第一の位置はフォトダイオード領域上の第一の点に対応し、前記第二の位置は前記フィールド酸化領域上の第二の点に対応し、
    前記第一の開口を介して第一の角度を持たせた注入を行い、前記第一のｐ型ドープ層内にｐ型表面層を形成し、該ｐ型表面層は前記基板上に形成されたゲート構造の電気的活性領域から横方向にずらされ、
    第二の角度を持たせた注入を行い、前記第一のｐ型ドープ層内にｎ型ドープ領域を形成し、該ｎ型ドープ領域は前記第一のｐ型表面層下部に位置する方法。
  57. 前記ｐ型表面層は所定の距離だけ前記トランジスタゲートの前記電気的活性部分から横方向にずらされる請求項５６に記載の方法。
  58. 前記所定の距離は約０オングストローム乃至約５、０００オングストロームである請求項５６に記載の方法。
  59. 前記ｐ型表面層の注入ドーズ量は約１ｘ１０１２乃至約１ｘ１０１４原子／ｃｍ２である請求項５６に記載の方法。
  60. 前記ｎ型ドープ領域の注入ドーズ量は約１ｘ１０１１乃至約１ｘ１０１４原子／ｃｍ２である請求項５６に記載の方法。
  61. 前記ｐｎｐフォトダイオードはＣＭＯＳ撮像装置の一部である請求項５６に記載の方法。
  62. 前記ｐｎｐフォトダイオードはＣＣＤ撮像装置の一部である請求項５６に記載の方法。
JP2006521879A 2003-07-30 2004-07-15 高量子効率のための角度を持たせたピンフォトダイオードとその製法 Pending JP2007500444A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/629,679 US6900484B2 (en) 2003-07-30 2003-07-30 Angled pinned photodiode for high quantum efficiency
PCT/US2004/022752 WO2005013370A1 (en) 2003-07-30 2004-07-15 Angled pinned photodiode for high quantum efficiency and method of formation

Publications (1)

Publication Number Publication Date
JP2007500444A true JP2007500444A (ja) 2007-01-11

Family

ID=34103663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006521879A Pending JP2007500444A (ja) 2003-07-30 2004-07-15 高量子効率のための角度を持たせたピンフォトダイオードとその製法

Country Status (7)

Country Link
US (2) US6900484B2 (ja)
EP (1) EP1649517A1 (ja)
JP (1) JP2007500444A (ja)
KR (2) KR20080011468A (ja)
CN (1) CN1860610A (ja)
SG (1) SG145691A1 (ja)
WO (1) WO2005013370A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161236A (ja) * 2009-01-08 2010-07-22 Canon Inc 光電変換装置の製造方法
JP2012204583A (ja) * 2011-03-25 2012-10-22 National Institute Of Advanced Industrial & Technology トンネルトランジスタの製造方法
JP2013008782A (ja) * 2011-06-23 2013-01-10 Toshiba Corp 固体撮像装置の製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974409B2 (ja) * 2002-01-22 2007-09-12 株式会社イシダ 搬送装置及びそれを備えた箱詰め装置
EP1513199A3 (en) * 2003-09-03 2006-09-27 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and camera
KR100558528B1 (ko) * 2003-09-25 2006-03-10 동부아남반도체 주식회사 시모스 이미지 센서 및 그 제조방법
KR100538069B1 (ko) 2003-12-16 2005-12-20 매그나칩 반도체 유한회사 암신호 감소를 위한 이미지센서의 소자분리 방법
US7037764B2 (en) * 2004-02-26 2006-05-02 Micron Technology, Inc. Method of forming a contact in a pixel cell
US7432543B2 (en) 2004-12-03 2008-10-07 Omnivision Technologies, Inc. Image sensor pixel having photodiode with indium pinning layer
US7348651B2 (en) * 2004-12-09 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pinned photodiode fabricated with shallow trench isolation
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor
US7205591B2 (en) * 2005-04-06 2007-04-17 International Business Machines Corporation Pixel sensor cell having reduced pinning layer barrier potential and method thereof
FR2884351A1 (fr) * 2005-04-11 2006-10-13 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant une photodiode et circuit integre correspondant.
EP1722422A3 (fr) * 2005-05-13 2007-04-18 Stmicroelectronics Sa Circuit intégré comprenant une photodiode de type à substrat flottant et procédé de fabrication correspondant
EP1722421A3 (fr) * 2005-05-13 2007-04-18 Stmicroelectronics Sa Photodiode intégrée de type à substrat flottant
US20070023796A1 (en) * 2005-07-27 2007-02-01 International Business Machines Corporation Pinning layer for pixel sensor cell and method thereof
US7429496B2 (en) * 2005-08-30 2008-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Buried photodiode for image sensor with shallow trench isolation technology
US7436011B2 (en) * 2005-11-10 2008-10-14 Pixart Imaging Inc. CMOS image sensor
JP2007227761A (ja) * 2006-02-24 2007-09-06 Matsushita Electric Ind Co Ltd 固体撮像装置用素子
JP2007234874A (ja) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
KR100776146B1 (ko) 2006-05-04 2007-11-15 매그나칩 반도체 유한회사 화소를 버스트 리셋 동작과 통합하여 개선된 성능을 갖는ｃｍｏｓ이미지 센서
US7755684B2 (en) * 2006-08-29 2010-07-13 Micron Technology, Inc. Row driver circuitry for imaging devices and related method of operation
JP4859045B2 (ja) * 2006-09-06 2012-01-18 シャープ株式会社 固体撮像素子および電子情報機器
JP5194419B2 (ja) * 2006-10-04 2013-05-08 ソニー株式会社 固体撮像装置及びその製造方法
US7795655B2 (en) 2006-10-04 2010-09-14 Sony Corporation Solid-state imaging device and electronic device
US20080124830A1 (en) * 2006-11-29 2008-05-29 Sang-Gi Lee Method of manufacturing image sensor
KR20080060560A (ko) * 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 버티칼 이미지 센서 및 그 제조 방법
US7528427B2 (en) 2007-01-30 2009-05-05 International Business Machines Corporation Pixel sensor cell having asymmetric transfer gate with reduced pinning layer barrier potential
US7642580B2 (en) * 2007-06-20 2010-01-05 Apitina Imaging Corporation Imager pixel structure and circuit
KR20090011702A (ko) * 2007-07-27 2009-02-02 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US20090179294A1 (en) * 2007-12-27 2009-07-16 Jeong-Yel Jang Image sensor and method for manufacturing the same
JP5215963B2 (ja) * 2009-04-10 2013-06-19 シャープ株式会社 固体撮像素子およびその駆動方法、固体撮像素子の製造方法、電子情報機器
JP2010287610A (ja) * 2009-06-09 2010-12-24 Panasonic Corp 固体撮像装置およびその製造方法
JP5651976B2 (ja) 2010-03-26 2015-01-14 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US8293629B2 (en) 2010-04-06 2012-10-23 Omnivision Technologies, Inc. High full-well capacity pixel with graded photodetector implant
JP2012109540A (ja) * 2010-10-26 2012-06-07 Canon Inc 固体撮像装置の製造方法
FR2986906B1 (fr) 2012-02-15 2015-06-19 New Imaging Technologies Sas Structure de pixel actif a transfert de charge ameliore
US9748290B2 (en) * 2014-02-03 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image sensor with lateral doping gradient
CN104157661B (zh) * 2014-08-15 2017-11-10 北京思比科微电子技术股份有限公司 一种cmos图像传感器的制造方法
TWI731026B (zh) * 2016-01-15 2021-06-21 新加坡商海特根微光學公司 半導體器件
US9923024B1 (en) * 2017-05-26 2018-03-20 Omnivision Technologies, Inc. CMOS image sensor with reduced cross talk
US11329085B2 (en) * 2019-08-22 2022-05-10 Omivision Technologies, Inc. Pixel array with isolated pixels
CN112490259A (zh) * 2020-12-28 2021-03-12 上海集成电路装备材料产业创新中心有限公司 一种像素单元结构及制作方法
CN113363274B (zh) * 2021-05-28 2024-01-23 上海华力微电子有限公司 图像传感器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168670A (ja) * 1988-09-22 1990-06-28 Matsushita Electron Corp 固体撮像装置およびその製造方法
JPH11233749A (ja) * 1997-11-14 1999-08-27 Motorola Inc 半導体イメージ・センサおよびその方法
JPH11274461A (ja) * 1998-03-23 1999-10-08 Sony Corp 固体撮像装置とその製造方法
JP2001015727A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 固体撮像装置
JP2002110957A (ja) * 2000-08-18 2002-04-12 Hynix Semiconductor Inc Ｃｍｏｓイメージセンサ及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US6320617B1 (en) 1995-11-07 2001-11-20 Eastman Kodak Company CMOS active pixel sensor using a pinned photo diode
US6306676B1 (en) 1996-04-04 2001-10-23 Eastman Kodak Company Method of making self-aligned, high-enegry implanted photodiode for solid-state image sensors
DE69738505T2 (de) * 1996-05-22 2009-02-05 Eastman Kodak Co. Aktives Bildelement mit einer über eine geschaltete Versorgungsspannung gesteuerte Zeilenauswahl
US5986297A (en) * 1996-05-22 1999-11-16 Eastman Kodak Company Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk
US5903021A (en) 1997-01-17 1999-05-11 Eastman Kodak Company Partially pinned photodiode for solid state image sensors
US6127697A (en) * 1997-11-14 2000-10-03 Eastman Kodak Company CMOS image sensor
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
JP4139931B2 (ja) * 1998-06-27 2008-08-27 マグナチップセミコンダクター有限会社 イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法
US6218691B1 (en) * 1998-06-30 2001-04-17 Hyundai Electronics Industries Co., Ltd. Image sensor with improved dynamic range by applying negative voltage to unit pixel
US6310366B1 (en) 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6486504B1 (en) * 1999-10-26 2002-11-26 Eastman Kodak Company CMOS image sensor with extended dynamic range
JP3688980B2 (ja) * 2000-06-28 2005-08-31 株式会社東芝 Ｍｏｓ型固体撮像装置及びその製造方法
US6713796B1 (en) * 2001-01-19 2004-03-30 Dalsa, Inc. Isolated photodiode
US6512280B2 (en) * 2001-05-16 2003-01-28 Texas Instruments Incorporated Integrated CMOS structure for gate-controlled buried photodiode
US6730899B1 (en) * 2003-01-10 2004-05-04 Eastman Kodak Company Reduced dark current for CMOS image sensors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168670A (ja) * 1988-09-22 1990-06-28 Matsushita Electron Corp 固体撮像装置およびその製造方法
JPH11233749A (ja) * 1997-11-14 1999-08-27 Motorola Inc 半導体イメージ・センサおよびその方法
JPH11274461A (ja) * 1998-03-23 1999-10-08 Sony Corp 固体撮像装置とその製造方法
JP2001015727A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 固体撮像装置
JP2002110957A (ja) * 2000-08-18 2002-04-12 Hynix Semiconductor Inc Ｃｍｏｓイメージセンサ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161236A (ja) * 2009-01-08 2010-07-22 Canon Inc 光電変換装置の製造方法
US8698208B2 (en) 2009-01-08 2014-04-15 Canon Kabushiki Kaisha Photoelectric conversion device
JP2012204583A (ja) * 2011-03-25 2012-10-22 National Institute Of Advanced Industrial & Technology トンネルトランジスタの製造方法
JP2013008782A (ja) * 2011-06-23 2013-01-10 Toshiba Corp 固体撮像装置の製造方法
US8987041B2 (en) 2011-06-23 2015-03-24 Kabushiki Kaisha Toshiba Method for manufacturing solid-state imaging device

Also Published As

Publication number Publication date
KR20060036474A (ko) 2006-04-28
US20050098806A1 (en) 2005-05-12
US20050023553A1 (en) 2005-02-03
KR20080011468A (ko) 2008-02-04
SG145691A1 (en) 2008-09-29
US6900484B2 (en) 2005-05-31
WO2005013370A1 (en) 2005-02-10
KR100846005B1 (ko) 2008-07-11
CN1860610A (zh) 2006-11-08
EP1649517A1 (en) 2006-04-26

Similar Documents

Publication Publication Date Title
KR100846005B1 (ko) 고 양자 효율을 위한 각도를 가지는 핀드 포토다이오드 및그 형성 방법
US7470560B2 (en) Image sensor having a charge storage region provided within an implant region
US7091536B2 (en) Isolation process and structure for CMOS imagers
US7510897B2 (en) Photodiode with self-aligned implants for high quantum efficiency and method of formation
US6949445B2 (en) Method of forming angled implant for trench isolation
US6897082B2 (en) Method of forming well for CMOS imager
US7102184B2 (en) Image device and photodiode structure
US7432121B2 (en) Isolation process and structure for CMOS imagers
US20050253177A1 (en) Two-transistor pixel with buried reset channel and method of formation
US7745858B2 (en) Photodiode with self-aligned implants for high quantum efficiency and method of formation

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101022