JP2007329159A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007329159A JP2007329159A JP2006157111A JP2006157111A JP2007329159A JP 2007329159 A JP2007329159 A JP 2007329159A JP 2006157111 A JP2006157111 A JP 2006157111A JP 2006157111 A JP2006157111 A JP 2006157111A JP 2007329159 A JP2007329159 A JP 2007329159A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- wiring pattern
- crack
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
【課題】配線基板の割れを簡単かつ高精度に検査することが可能な半導体装置を提供する。
【解決手段】配線基板１１の表面上に形成された基板割れ検出用配線パターン２１は、配線基板１１と同程度の脆さの材料から成る。そのため、配線基板１１に亀裂１１ｂが生じて割れると、配線基板１１の亀裂１１ｂと交差する基板割れ検出用配線パターン２１の部分にも亀裂２１ｃが生じ、その亀裂２１ｃによって基板割れ検出用配線パターン２１が切断される。モールドパッケージ２３の形成後、各検出用端子２２ａ，２２ｂに検出装置２４を接続し、検出装置２４を用いて基板割れ検出用配線パターン２１の電気抵抗を測定する。検出装置２４は、基板割れ検出用配線パターン２１の電気抵抗に基づいて、基板割れ検出用配線パターン２１が切断されているかどうか（すなわち、配線基板１１が割れているかどうか）を検出する。
【選択図】 図１
【解決手段】配線基板１１の表面上に形成された基板割れ検出用配線パターン２１は、配線基板１１と同程度の脆さの材料から成る。そのため、配線基板１１に亀裂１１ｂが生じて割れると、配線基板１１の亀裂１１ｂと交差する基板割れ検出用配線パターン２１の部分にも亀裂２１ｃが生じ、その亀裂２１ｃによって基板割れ検出用配線パターン２１が切断される。モールドパッケージ２３の形成後、各検出用端子２２ａ，２２ｂに検出装置２４を接続し、検出装置２４を用いて基板割れ検出用配線パターン２１の電気抵抗を測定する。検出装置２４は、基板割れ検出用配線パターン２１の電気抵抗に基づいて、基板割れ検出用配線パターン２１が切断されているかどうか（すなわち、配線基板１１が割れているかどうか）を検出する。
【選択図】 図１
Description
本発明は半導体装置に係り、詳しくは、ヒートシンクの一面上に搭載された配線基板を備え、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ内に配線基板およびヒートシンクが封止された樹脂封止型構造の半導体装置に関するものである。
従来より、混成集積回路（ＨＩＣ：Hybrid Integrated Circuit）を構成する配線基板（回路基板）がヒートシンクの上面に搭載され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ内に配線基板およびヒートシンクが封止され、ヒートシンクの下面がモールドパッケージから露出した樹脂封止型構造の半導体装置が広く使用されている（例えば、特許文献１参照）。
特開２００５−３２８０１８号公報（第１〜１０頁、図１）
従来の半導体装置では、ヒートシンクの上面と配線基板の下面とが、電気絶縁性を有し且つ熱伝導性に優れた合成樹脂材料（例えば、シリコンゴムなど）から成る接着剤によって接着固定されている。
そして、配線基板およびヒートシンクを合成樹脂材料で封止してモールドパッケージを形成する際には、配線基板およびヒートシンクを射出成形用金型内にセットした状態で、加熱溶融した合成樹脂材料を射出成形用金型内に充填する。
そして、配線基板およびヒートシンクを合成樹脂材料で封止してモールドパッケージを形成する際には、配線基板およびヒートシンクを射出成形用金型内にセットした状態で、加熱溶融した合成樹脂材料を射出成形用金型内に充填する。
図６は、従来技術の半導体装置の概略構成を説明するための内部透視斜視図である。
尚、図６では、ヒートシンク１０１と配線基板１０２を接着する接着剤の図示は省略してある。
尚、図６では、ヒートシンク１０１と配線基板１０２を接着する接着剤の図示は省略してある。
図６に示すように、ヒートシンク１０１に反りが生じていると、射出成形用金型（図示略）内に充填される合成樹脂材料（図示略）の注入圧力が応力となり、その応力が配線基板１０２に印加される。
すると、ヒートシンク１０１の反った部分１０１ａに接着された配線基板１０２の部分１０２ａに応力が集中するため、配線基板１０２が脆い材料（例えば、セラミックなど）で形成されている場合には、その部分１０２ａに亀裂１０２ｂが生じて配線基板１０２が割れてしまうおそれがある。
すると、ヒートシンク１０１の反った部分１０１ａに接着された配線基板１０２の部分１０２ａに応力が集中するため、配線基板１０２が脆い材料（例えば、セラミックなど）で形成されている場合には、その部分１０２ａに亀裂１０２ｂが生じて配線基板１０２が割れてしまうおそれがある。
配線基板１０２に亀裂１０２ｂが生じて割れると、半導体装置が動作不良（例えば、リークなど）を起こすおそれがある。
ところが、配線基板１０２の亀裂１０２ｂは、モールドパッケージ１０３の形成後にはモールドパッケージ１０３内に隠れてしまうため、目視検査することができない。
そこで、近年、モールドパッケージ１０３の形成後に配線基板１０２が割れているかどうかを簡単かつ高精度に検査することが要求されている。
ところが、配線基板１０２の亀裂１０２ｂは、モールドパッケージ１０３の形成後にはモールドパッケージ１０３内に隠れてしまうため、目視検査することができない。
そこで、近年、モールドパッケージ１０３の形成後に配線基板１０２が割れているかどうかを簡単かつ高精度に検査することが要求されている。
本発明は上記要求を満足させるためになされたものであって、その目的は、配線基板の割れを簡単かつ高精度に検査することが可能な半導体装置を提供することにある。
［課題を解決するための手段］および［発明の効果］に記載する（ ）内の符号等は、［発明を実施するための最良の形態］に記載する構成部材・構成要素の符号等に対応したものである。
請求項１に記載の発明は、
配線基板（１１）がヒートシンク（２０）の一面上に搭載され、ヒートシンクの一面と配線基板の一面とが接着固定され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ（２３）内に配線基板およびヒートシンクが封止され、ヒートシンクの他面がモールドパッケージから露出した樹脂封止型構造の半導体装置（１０，３０，４０）であって、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターン（２１，３１，４１）を備え、
前記基板割れ検出用配線パターンは導電性を有し、
前記基板割れ検出用配線パターンが形成されている前記配線基板の面上に亀裂（１１ｂ）が生じて前記配線基板が割れると、その配線基板の亀裂と交差する前記基板割れ検出用配線パターンの部分にも亀裂（２１ｃ）が生じ、その亀裂によって前記基板割れ検出用配線パターンが切断されることを技術的特徴とする。
配線基板（１１）がヒートシンク（２０）の一面上に搭載され、ヒートシンクの一面と配線基板の一面とが接着固定され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ（２３）内に配線基板およびヒートシンクが封止され、ヒートシンクの他面がモールドパッケージから露出した樹脂封止型構造の半導体装置（１０，３０，４０）であって、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターン（２１，３１，４１）を備え、
前記基板割れ検出用配線パターンは導電性を有し、
前記基板割れ検出用配線パターンが形成されている前記配線基板の面上に亀裂（１１ｂ）が生じて前記配線基板が割れると、その配線基板の亀裂と交差する前記基板割れ検出用配線パターンの部分にも亀裂（２１ｃ）が生じ、その亀裂によって前記基板割れ検出用配線パターンが切断されることを技術的特徴とする。
請求項２に記載の発明は、
請求項１に記載の半導体装置において、
前記基板割れ検出用配線パターン（２１，３１，４１）は、前記配線基板（１１）の周縁に沿って外周を囲むように配置されていることを技術的特徴とする。
請求項１に記載の半導体装置において、
前記基板割れ検出用配線パターン（２１，３１，４１）は、前記配線基板（１１）の周縁に沿って外周を囲むように配置されていることを技術的特徴とする。
請求項３に記載の発明は、
請求項１に記載の半導体装置において、
前記基板割れ検出用配線パターン（２１，３１，４１）は、
前記配線基板（１１）の周縁に沿って外周を囲むように配置された第１部分（α）と、
その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分（β，βａ，βｂ）とを備えたことを技術的特徴とする。
請求項１に記載の半導体装置において、
前記基板割れ検出用配線パターン（２１，３１，４１）は、
前記配線基板（１１）の周縁に沿って外周を囲むように配置された第１部分（α）と、
その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分（β，βａ，βｂ）とを備えたことを技術的特徴とする。
請求項４に記載の発明は、
請求項１〜３のいずれか１項に記載の半導体装置において、
前記配線基板は多層構造であり、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された前記基板割れ検出用配線パターンに加え、
前記配線基板の中間層にも基板割れ検出用配線パターンが形成されていることを技術的特徴とする。
請求項１〜３のいずれか１項に記載の半導体装置において、
前記配線基板は多層構造であり、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された前記基板割れ検出用配線パターンに加え、
前記配線基板の中間層にも基板割れ検出用配線パターンが形成されていることを技術的特徴とする。
請求項５に記載の発明は、
請求項１〜４のいずれか１項に記載の半導体装置（１０）において、
前記基板割れ検出用配線パターン（２１）の両端部（２１ａ，２１ｂ）にそれぞれ接続されると共に、前記モールドパッケージ（２３）の外部に突出した検出用端子（２２ａ，２２ｂ）を備えたことを技術的特徴とする。
請求項１〜４のいずれか１項に記載の半導体装置（１０）において、
前記基板割れ検出用配線パターン（２１）の両端部（２１ａ，２１ｂ）にそれぞれ接続されると共に、前記モールドパッケージ（２３）の外部に突出した検出用端子（２２ａ，２２ｂ）を備えたことを技術的特徴とする。
請求項６に記載の発明は、
請求項１〜４のいずれか１項に記載の半導体装置（３０，４０）において、
前記配線基板（１１）に搭載されると共に、前記基板割れ検出用配線パターンの両端部に接続された検出回路（１６）を備え、
前記検出回路は、前記基板割れ検出用配線パターン（３１，４１）の電気抵抗を測定し、その電気抵抗に基づいて、前記基板割れ検出用配線パターンが切断されているかどうか検出することにより、前記配線基板が割れているかどうかを検出し、前記配線基板の割れを検出した場合には、その旨を示すデータ信号を半導体装置（３０，４０）の外部へ出力すると共に、半導体装置の回路動作を停止させることを技術的特徴とする。
請求項１〜４のいずれか１項に記載の半導体装置（３０，４０）において、
前記配線基板（１１）に搭載されると共に、前記基板割れ検出用配線パターンの両端部に接続された検出回路（１６）を備え、
前記検出回路は、前記基板割れ検出用配線パターン（３１，４１）の電気抵抗を測定し、その電気抵抗に基づいて、前記基板割れ検出用配線パターンが切断されているかどうか検出することにより、前記配線基板が割れているかどうかを検出し、前記配線基板の割れを検出した場合には、その旨を示すデータ信号を半導体装置（３０，４０）の外部へ出力すると共に、半導体装置の回路動作を停止させることを技術的特徴とする。
＜請求項１＞
基板割れ検出用配線パターン（２１，３１，４１）が形成されている配線基板（１１）の面上に亀裂（１１ｂ）が生じて配線基板が割れると、その配線基板の亀裂と交差する基板割れ検出用配線パターンの部分にも亀裂（２１ｃ）が生じ、その亀裂によって基板割れ検出用配線パターンが切断される。
基板割れ検出用配線パターン（２１，３１，４１）が形成されている配線基板（１１）の面上に亀裂（１１ｂ）が生じて配線基板が割れると、その配線基板の亀裂と交差する基板割れ検出用配線パターンの部分にも亀裂（２１ｃ）が生じ、その亀裂によって基板割れ検出用配線パターンが切断される。
配線基板に亀裂が生じて割れると、半導体装置（１０，３０，４０）が動作不良（例えば、リークなど）を起こすおそれがある。
ところが、配線基板の亀裂は、モールドパッケージ（２３）の形成後にはモールドパッケージ内に隠れてしまうため、目視検査することができない。
ところが、配線基板の亀裂は、モールドパッケージ（２３）の形成後にはモールドパッケージ内に隠れてしまうため、目視検査することができない。
そこで、請求項１の発明では、モールドパッケージの形成後に、導電性を有する基板割れ検出用配線パターンの電気抵抗を測定する。基板割れ検出用配線パターンに亀裂が生じて切断されている場合には、基板割れ検出用配線パターンの電気抵抗が無限大になるか又は切断されていない場合に比べて大きくなるため、その電気抵抗に基づいて、基板割れ検出用配線パターンが切断されているかどうか（すなわち、配線基板が割れているかどうか）を簡単かつ高精度に検出できる。
尚、基板割れ検出用配線パターンは、電気抵抗が十分に低く且つ配線基板と同程度の脆さの適宜な材料によって形成すればよく、そのような材料として、例えば、各種導電性ペーストを用いた印刷抵抗体などがある。
尚、基板割れ検出用配線パターンは、電気抵抗が十分に低く且つ配線基板と同程度の脆さの適宜な材料によって形成すればよく、そのような材料として、例えば、各種導電性ペーストを用いた印刷抵抗体などがある。
ところで、配線基板の他面上（表面上）に基板割れ検出用配線パターン（２１，３１）を形成するだけでなく、配線基板の一面上（裏面上）にも基板割れ検出用配線パターン（４１）を形成した場合（すなわち、配線基板の両面上に基板割れ検出用配線パターンを形成した場合）には、配線基板の片面上だけに基板割れ検出用配線パターンを形成した場合に比べて、配線基板の割れを更に高精度に検出できる。
すなわち、配線基板の他面上だけに基板割れ検出用配線パターン（２１，３１）を形成した場合には、配線基板の一面側（裏面側）から亀裂が生じたものの当該亀裂が他面側（表面側）には達していないとき、基板割れ検出用配線パターンが切断されないため、その基板割れ検出用配線パターンの電気抵抗に基づいて配線基板の一面側の亀裂を検出することができない。
しかし、配線基板の一面上（裏面上）にも基板割れ検出用配線パターン（４１）を形成しておけば、配線基板の一面側（裏面側）に亀裂が生じると、その亀裂と交差する配線基板の一面側の基板割れ検出用配線パターンの部分にも亀裂が生じ、その亀裂によって当該基板割れ検出用配線パターンが切断される。
しかし、配線基板の一面上（裏面上）にも基板割れ検出用配線パターン（４１）を形成しておけば、配線基板の一面側（裏面側）に亀裂が生じると、その亀裂と交差する配線基板の一面側の基板割れ検出用配線パターンの部分にも亀裂が生じ、その亀裂によって当該基板割れ検出用配線パターンが切断される。
従って、配線基板の両面上に形成した基板割れ検出用配線パターンのそれぞれの電気抵抗に基づいた配線基板の両面側の亀裂の検出結果の論理和をとることにより、配線基板の片面側だけに基板割れ検出用配線パターンを設けた場合に比べて、更に高精度に配線基板の割れを検出できる。
＜請求項２＞
配線基板（１１）に生じる亀裂の大部分は、亀裂の一端部が配線基板の周縁にかかるように発生する。
請求項２の発明では、基板割れ検出用配線パターン（２１）が配線基板の周縁に沿って外周を囲むように配置されているため、配線基板に生じる亀裂の大部分により、基板割れ検出用配線パターンに亀裂が生じて切断されるといえる。
従って、請求項２の発明によれば、配線基板の割れを高精度に検出できる。
配線基板（１１）に生じる亀裂の大部分は、亀裂の一端部が配線基板の周縁にかかるように発生する。
請求項２の発明では、基板割れ検出用配線パターン（２１）が配線基板の周縁に沿って外周を囲むように配置されているため、配線基板に生じる亀裂の大部分により、基板割れ検出用配線パターンに亀裂が生じて切断されるといえる。
従って、請求項２の発明によれば、配線基板の割れを高精度に検出できる。
＜請求項３＞
請求項３の発明では、基板割れ検出用配線パターン（２１，３１，４１）が、配線基板（１１）の周縁に沿って外周を囲むように配置された第１部分（α）と、その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分（β，βａ，βｂ）とを備えている。
請求項３の発明では、基板割れ検出用配線パターン（２１，３１，４１）が、配線基板（１１）の周縁に沿って外周を囲むように配置された第１部分（α）と、その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分（β，βａ，βｂ）とを備えている。
配線基板に生じる亀裂の大部分は、亀裂の一端部が配線基板の周縁にかかるように発生する。そのため、配線基板に生じる亀裂の大部分により、基板割れ検出用配線パターンの第１部分に亀裂が生じて切断されるといえる。
従って、基板割れ検出用配線パターンに第１部分を設ければ、配線基板の割れを高精度に検出できる。
従って、基板割れ検出用配線パターンに第１部分を設ければ、配線基板の割れを高精度に検出できる。
ところで、配線基板に生じる亀裂のうち、亀裂の一端部が配線基板の周縁にかからず、配線基板の周縁から内側の部分だけに発生するものがある。しかし、配線基板の周縁から内側の部分だけに発生した亀裂のうち、基板割れ検出用配線パターンの第２部分にかかるものがあれば、その配線基板の亀裂によって第２部分に亀裂が生じて切断される。
従って、基板割れ検出用配線パターンに第２部分を設ければ、配線基板の割れの検出精度を高めることができる。
そして、基板割れ検出用配線パターンに設けた第２部分の個数を増やすほど、配線基板の割れを高精度に検出精度できる。
従って、基板割れ検出用配線パターンに第２部分を設ければ、配線基板の割れの検出精度を高めることができる。
そして、基板割れ検出用配線パターンに設けた第２部分の個数を増やすほど、配線基板の割れを高精度に検出精度できる。
＜請求項４：別の実施形態の［２］に該当＞
請求項４の発明では、配線基板は多層構造であり、配線基板の中間層にも基板割れ検出用配線パターンが形成されている。
従って、請求項４の発明によれば、配線基板（１１）の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターン（２１，３１，４１）の電気抵抗に基づいた配線基板の表面側または裏面側の亀裂の検出結果と、配線基板の中間層に形成された基板割れ検出用配線パターンの電気抵抗に基づいた当該中間層の亀裂の検出結果との論理和をとることにより、中間層に基板割れ検出用配線パターンを設けない場合に比べて、更に高精度に配線基板の割れを検出できる。
請求項４の発明では、配線基板は多層構造であり、配線基板の中間層にも基板割れ検出用配線パターンが形成されている。
従って、請求項４の発明によれば、配線基板（１１）の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターン（２１，３１，４１）の電気抵抗に基づいた配線基板の表面側または裏面側の亀裂の検出結果と、配線基板の中間層に形成された基板割れ検出用配線パターンの電気抵抗に基づいた当該中間層の亀裂の検出結果との論理和をとることにより、中間層に基板割れ検出用配線パターンを設けない場合に比べて、更に高精度に配線基板の割れを検出できる。
＜請求項５：第１実施形態に該当＞
請求項５の発明では、基板割れ検出用配線パターン（２１）の両端部（２１ａ，２１ｂ）にそれぞれ接続されると共に、モールドパッケージ（２３）の外部に突出した検出用端子（２２ａ，２２ｂ）を備えている。
そのため、配線基板の割れを検査する際には、モールドパッケージの形成後に各検出用端子に検出装置を接続し、その検出装置を用いて基板割れ検出用配線パターンの電気抵抗を測定すればよい。
請求項５の発明では、基板割れ検出用配線パターン（２１）の両端部（２１ａ，２１ｂ）にそれぞれ接続されると共に、モールドパッケージ（２３）の外部に突出した検出用端子（２２ａ，２２ｂ）を備えている。
そのため、配線基板の割れを検査する際には、モールドパッケージの形成後に各検出用端子に検出装置を接続し、その検出装置を用いて基板割れ検出用配線パターンの電気抵抗を測定すればよい。
＜請求項６：第２実施形態および第３実施形態に該当＞
請求項６の発明では、配線基板（１１）に搭載されると共に、基板割れ検出用配線パターンの両端部に接続された検出回路（１６）を備えている。
そして、検出回路は、基板割れ検出用配線パターン（３１，４１）の電気抵抗を測定し、その電気抵抗に基づいて、基板割れ検出用配線パターンが切断されているかどうか検出することにより、配線基板が割れているかどうかを検出し、配線基板の割れを検出した場合には、その旨を示すデータ信号を半導体装置（３０，４０）の外部へ出力すると共に、半導体装置の回路動作を停止させる。
請求項６の発明では、配線基板（１１）に搭載されると共に、基板割れ検出用配線パターンの両端部に接続された検出回路（１６）を備えている。
そして、検出回路は、基板割れ検出用配線パターン（３１，４１）の電気抵抗を測定し、その電気抵抗に基づいて、基板割れ検出用配線パターンが切断されているかどうか検出することにより、配線基板が割れているかどうかを検出し、配線基板の割れを検出した場合には、その旨を示すデータ信号を半導体装置（３０，４０）の外部へ出力すると共に、半導体装置の回路動作を停止させる。
従って、請求項６の発明の半導体装置（３０，４０）によれば、請求項５の発明のように検出用端子（２２ａ，２２ｂ）がモールドパッケージ（２３）の外部に突出していないため、請求項５の発明の半導体装置（１０）に比べて小型化を図ることができる。
また、請求項６の発明では、検出回路（１６）が配線基板（１１）の割れを検出した場合に半導体装置（３０，４０）の回路動作を停止させることでダイアグ機能としての効果も期待できる。
また、請求項６の発明では、検出回路（１６）が配線基板（１１）の割れを検出した場合に半導体装置（３０，４０）の回路動作を停止させることでダイアグ機能としての効果も期待できる。
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、同一の構成部材および構成要素については符号を等しくすると共に、同一内容の箇所については重複説明を省略してある。
＜第１実施形態＞
図１は、第１実施形態の半導体装置１０の内部透視斜視図である。
図２は、半導体装置１０の縦断面図であり、図１に示すＸ−Ｘ線断面図である。
半導体装置１０は、配線基板１１、リードフレーム１２、ボンディングワイヤ１３〜１５、制御用ＩＣ（Integrated Circuit）１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、基板割れ検出用配線パターン２１、検出用端子２２ａ，２２ｂ、モールドパッケージ２３などから構成されている。
図１は、第１実施形態の半導体装置１０の内部透視斜視図である。
図２は、半導体装置１０の縦断面図であり、図１に示すＸ−Ｘ線断面図である。
半導体装置１０は、配線基板１１、リードフレーム１２、ボンディングワイヤ１３〜１５、制御用ＩＣ（Integrated Circuit）１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、基板割れ検出用配線パターン２１、検出用端子２２ａ，２２ｂ、モールドパッケージ２３などから構成されている。
矩形薄板状の配線基板１１は、電気絶縁性を有する材料（例えば、セラミックなど）によって形成されている。
配線基板１１にはリードフレーム１２が接続されている。
配線基板１１の表面（上面）上に形成された配線パターン（図示略）とリードフレーム１２とは、ワイヤボンディング法によりボンディングワイヤ１３を介して電気的に接続されている。
配線基板１１にはリードフレーム１２が接続されている。
配線基板１１の表面（上面）上に形成された配線パターン（図示略）とリードフレーム１２とは、ワイヤボンディング法によりボンディングワイヤ１３を介して電気的に接続されている。
配線基板１１の表面上には、制御用ＩＣ１６，１７および４個の実装部品１８が搭載されて実装されている。
制御用ＩＣ１６，１７と配線基板１１の表面上に形成された配線パターンとは、ワイヤボンディング法によりボンディングワイヤ１４を介して電気的に接続されている。
各実装部品１８は抵抗やコンデンサなどの電子部品から成り、実装部品１８と配線基板１１の表面上に形成された配線パターンとは、ハンダや導電性接着剤を用いて電気的に接続されている。
そして、配線基板１１の表面上に配置された各部品（ボンディングワイヤ１３，１４、制御用ＩＣ１６，１７、実装部品１８）によって混成集積回路が構成されている。
制御用ＩＣ１６，１７と配線基板１１の表面上に形成された配線パターンとは、ワイヤボンディング法によりボンディングワイヤ１４を介して電気的に接続されている。
各実装部品１８は抵抗やコンデンサなどの電子部品から成り、実装部品１８と配線基板１１の表面上に形成された配線パターンとは、ハンダや導電性接着剤を用いて電気的に接続されている。
そして、配線基板１１の表面上に配置された各部品（ボンディングワイヤ１３，１４、制御用ＩＣ１６，１７、実装部品１８）によって混成集積回路が構成されている。
配線基板１１は、接着剤層１９を挟んでヒートシンク２０の上面に搭載されている。そして、ヒートシンク２０の上面と配線基板１１の下面（裏面）とが、接着剤層１９を形成する接着剤によって接着固定されている。
接着剤層１９を形成する接着剤は、電気絶縁性を有し且つ熱伝導性に優れた合成樹脂材料（例えば、シリコンゴムなど）から成る。
ヒートシンク２０は、比熱が小さく放熱性に優れた材料（例えば、各種金属など）から成る。
接着剤層１９を形成する接着剤は、電気絶縁性を有し且つ熱伝導性に優れた合成樹脂材料（例えば、シリコンゴムなど）から成る。
ヒートシンク２０は、比熱が小さく放熱性に優れた材料（例えば、各種金属など）から成る。
配線基板１１の表面上にて各部品（ボンディングワイヤ１３，１４、制御用ＩＣ１６，１７、実装部品１８）が配置されていない部分には、導電性を有する基板割れ検出用配線パターン２１が形成されている。
線状の基板割れ検出用配線パターン２１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αと、第１部分αの内側にて制御用ＩＣ１６を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βとから構成されている。
基板割れ検出用配線パターン２１は、電気抵抗が十分に低く且つ配線基板１１と同程度の脆さの適宜な材料から成り、そのような材料として、例えば、各種導電性ペーストを用いた印刷抵抗体などがある。
線状の基板割れ検出用配線パターン２１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αと、第１部分αの内側にて制御用ＩＣ１６を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βとから構成されている。
基板割れ検出用配線パターン２１は、電気抵抗が十分に低く且つ配線基板１１と同程度の脆さの適宜な材料から成り、そのような材料として、例えば、各種導電性ペーストを用いた印刷抵抗体などがある。
配線基板１１には検出用端子２２ａ，２２ｂが接続されている。
各検出用端子２２ａ，２２ｂと基板割れ検出用配線パターン２１の両端部２１ａ，２１ｂとはそれぞれ、ワイヤボンディング法によりボンディングワイヤ１５を介して電気的に接続されている。
各検出用端子２２ａ，２２ｂと基板割れ検出用配線パターン２１の両端部２１ａ，２１ｂとはそれぞれ、ワイヤボンディング法によりボンディングワイヤ１５を介して電気的に接続されている。
一体化された各部品（配線基板１１、ボンディングワイヤ１３〜１５、制御用ＩＣ１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、基板割れ検出用配線パターン２１）と、配線基板１１に接続されているリードフレーム１２および各検出用端子２２ａ，２２ｂの固定端部とは、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ２３内に封止され、ヒートシンク２０の下面がモールドパッケージ２３から露出した樹脂封止型構造の半導体装置１０が構成されている。
このように構成された第１実施形態の半導体装置１０において、モールドパッケージ２３を形成する際には、前記各部品を射出成形用金型（図示略）内にセットした状態で、加熱溶融した合成樹脂材料を射出成形用金型内に充填する。
このとき、ヒートシンク２０に反りが生じていると、射出成形用金型内に充填される合成樹脂材料の注入圧力が応力となり、その応力が配線基板１１に印加される。
このとき、ヒートシンク２０に反りが生じていると、射出成形用金型内に充填される合成樹脂材料の注入圧力が応力となり、その応力が配線基板１１に印加される。
すると、ヒートシンク２０の反った部分２０ａに接着された配線基板１１の部分１１ａに応力が集中するため、配線基板１１が脆い材料で形成されている場合には、その部分１１ａに亀裂１１ｂが生じて配線基板１１が割れてしまうおそれがある。
ここで、配線基板１１の表面上に形成された基板割れ検出用配線パターン２１は、配線基板１１と同程度の脆さの材料から成る。
そのため、配線基板１１に亀裂１１ｂが生じて割れると、配線基板１１の亀裂１１ｂと交差する基板割れ検出用配線パターン２１の部分にも亀裂２１ｃが生じ、その亀裂２１ｃによって基板割れ検出用配線パターン２１が切断される。
ここで、配線基板１１の表面上に形成された基板割れ検出用配線パターン２１は、配線基板１１と同程度の脆さの材料から成る。
そのため、配線基板１１に亀裂１１ｂが生じて割れると、配線基板１１の亀裂１１ｂと交差する基板割れ検出用配線パターン２１の部分にも亀裂２１ｃが生じ、その亀裂２１ｃによって基板割れ検出用配線パターン２１が切断される。
配線基板１１に亀裂１１ｂが生じて割れると、半導体装置１０が動作不良（例えば、リークなど）を起こすおそれがある。
ところが、配線基板１１の亀裂１１ｂは、モールドパッケージ２３の形成後にはモールドパッケージ２３内に隠れてしまうため、目視検査することができない。
ところが、配線基板１１の亀裂１１ｂは、モールドパッケージ２３の形成後にはモールドパッケージ２３内に隠れてしまうため、目視検査することができない。
図３は、第１実施形態において配線基板１１の割れを検査する検査システムの概略構成を説明するための半導体装置１０の内部透視上面図である。
配線基板１１の割れを検査するには、モールドパッケージ２３の形成後、各検出用端子２２ａ，２２ｂに検出装置２４を接続し、検出装置２４を用いて基板割れ検出用配線パターン２１の電気抵抗を測定する。
尚、各検出用端子２２ａ，２２ｂはそれぞれボンディングワイヤ１５を介して基板割れ検出用配線パターン２１の両端部２１ａ，２１ｂに接続されているため、各検出用端子２２ａ，２２ｂ間の電気抵抗を測定することにより、基板割れ検出用配線パターン２１の両端部２１ａ，２１ｂ間の電気抵抗を検出できる。
配線基板１１の割れを検査するには、モールドパッケージ２３の形成後、各検出用端子２２ａ，２２ｂに検出装置２４を接続し、検出装置２４を用いて基板割れ検出用配線パターン２１の電気抵抗を測定する。
尚、各検出用端子２２ａ，２２ｂはそれぞれボンディングワイヤ１５を介して基板割れ検出用配線パターン２１の両端部２１ａ，２１ｂに接続されているため、各検出用端子２２ａ，２２ｂ間の電気抵抗を測定することにより、基板割れ検出用配線パターン２１の両端部２１ａ，２１ｂ間の電気抵抗を検出できる。
ここで、基板割れ検出用配線パターン２１に亀裂２１ｃが生じて切断されている場合には、基板割れ検出用配線パターン２１の電気抵抗が無限大になるため、その電気抵抗に基づいて、基板割れ検出用配線パターン２１が切断されているかどうか（すなわち、配線基板１１が割れているかどうか）を簡単かつ高精度に検出できる。
ところで、基板割れ検出用配線パターン２１にて、ループ状になっている第２部分βに亀裂２１ｄが生じて切断されている場合には、基板割れ検出用配線パターン２１の電気抵抗が無限大にはならないものの、切断されていない場合に比べれば基板割れ検出用配線パターン２１の電気抵抗が小さくなる。
従って、第２部分βに亀裂２１ｄが生じている場合でも、第１部分αに亀裂２１ｃが生じている場合と同様に、基板割れ検出用配線パターン２１の電気抵抗に基づいて、基板割れ検出用配線パターン２１が切断されているかどうか（すなわち、配線基板１１が割れているかどうか）を簡単かつ高精度に検出できる。
従って、第２部分βに亀裂２１ｄが生じている場合でも、第１部分αに亀裂２１ｃが生じている場合と同様に、基板割れ検出用配線パターン２１の電気抵抗に基づいて、基板割れ検出用配線パターン２１が切断されているかどうか（すなわち、配線基板１１が割れているかどうか）を簡単かつ高精度に検出できる。
そして、配線基板１１に生じる亀裂の大部分は、亀裂の一端部が配線基板１１の周縁にかかるように発生する。
ここで、基板割れ検出用配線パターン２１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αを備えている。そのため、配線基板１１に生じる亀裂の大部分により、第１部分αに亀裂が生じて切断されるといえる。
従って、基板割れ検出用配線パターン２１に第１部分αを設ければ、配線基板１１の割れを高精度に検出できる。
ここで、基板割れ検出用配線パターン２１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αを備えている。そのため、配線基板１１に生じる亀裂の大部分により、第１部分αに亀裂が生じて切断されるといえる。
従って、基板割れ検出用配線パターン２１に第１部分αを設ければ、配線基板１１の割れを高精度に検出できる。
ところで、配線基板１１に生じる亀裂のうち、亀裂の一端部が配線基板１１の周縁にかからず、配線基板１１の周縁から内側の部分だけに発生するものがある。
しかし、基板割れ検出用配線パターン２１は、第１部分αの内側にて制御用ＩＣ１６を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βを備えている。そのため、配線基板１１の周縁から内側の部分だけに発生した亀裂のうち、第２部分βにかかるものがあれば、その配線基板１１の亀裂によって第２部分βに亀裂が生じて切断される。
従って、基板割れ検出用配線パターン２１に第２部分βを設ければ、配線基板１１の割れの検出精度を高めることができる。
しかし、基板割れ検出用配線パターン２１は、第１部分αの内側にて制御用ＩＣ１６を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βを備えている。そのため、配線基板１１の周縁から内側の部分だけに発生した亀裂のうち、第２部分βにかかるものがあれば、その配線基板１１の亀裂によって第２部分βに亀裂が生じて切断される。
従って、基板割れ検出用配線パターン２１に第２部分βを設ければ、配線基板１１の割れの検出精度を高めることができる。
＜第２実施形態＞
図４は、第２実施形態の半導体装置３０の内部透視上面図である。
半導体装置３０は、配線基板１１、リードフレーム１２、ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、基板割れ検出用配線パターン３１、モールドパッケージ２３などから構成されている。
尚、図４では、配線基板１１の裏面側に設けられている接着剤層１９およびヒートシンク２０は図示されていない。
図４は、第２実施形態の半導体装置３０の内部透視上面図である。
半導体装置３０は、配線基板１１、リードフレーム１２、ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、基板割れ検出用配線パターン３１、モールドパッケージ２３などから構成されている。
尚、図４では、配線基板１１の裏面側に設けられている接着剤層１９およびヒートシンク２０は図示されていない。
第２実施形態の半導体装置３０において、第１実施形態の半導体装置１０と異なるのは以下の点だけである。
［２−１］線状の基板割れ検出用配線パターン３１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αと、第１部分αの内側にて２個の実装部品１８を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βａと、第１部分αの内側にて制御用ＩＣ１７を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βｂとから構成されている。
［２−１］線状の基板割れ検出用配線パターン３１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αと、第１部分αの内側にて２個の実装部品１８を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βａと、第１部分αの内側にて制御用ＩＣ１７を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βｂとから構成されている。
［２−２］ボンディングワイヤ１５および検出用端子２２ａ，２２ｂが省かれている。
基板割れ検出用配線パターン３１の両端部３１ａ，３１ｂと制御用ＩＣ１６とは、ワイヤボンディング法によりボンディングワイヤ３２を介して電気的に接続されている。
基板割れ検出用配線パターン３１の両端部３１ａ，３１ｂと制御用ＩＣ１６とは、ワイヤボンディング法によりボンディングワイヤ３２を介して電気的に接続されている。
［２−３］検出回路としての制御用ＩＣ１６は、基板割れ検出用配線パターン３１の電気抵抗を測定し、第１実施形態の検出装置２４と同様に、その電気抵抗に基づいて、基板割れ検出用配線パターン３１が切断されているかどうか（すなわち、配線基板１１が割れているかどうか）を検出する。
そして、制御用ＩＣ１６は、配線基板１１の割れを検出した場合には、配線基板１１の割れを示すデータ信号をリードフレーム１２を介して外部へ出力すると共に、半導体装置３０の回路動作を停止させる。
そして、制御用ＩＣ１６は、配線基板１１の割れを検出した場合には、配線基板１１の割れを示すデータ信号をリードフレーム１２を介して外部へ出力すると共に、半導体装置３０の回路動作を停止させる。
従って、第２実施形態によれば、第１実施形態と同様の作用・効果が得られる。
加えて、第２実施形態の半導体装置３０によれば、第１実施形態のように検出用端子２２ａ，２２ｂがモールドパッケージ２３の外部に突出していないため、第１実施形態の半導体装置１０に比べて小型化を図ることができる。
また、第２実施形態では、制御ＩＣ１６が配線基板１１の割れを検出した場合に半導体装置３０の回路動作を停止させることでダイアグ機能としての効果も期待できる。
加えて、第２実施形態の半導体装置３０によれば、第１実施形態のように検出用端子２２ａ，２２ｂがモールドパッケージ２３の外部に突出していないため、第１実施形態の半導体装置１０に比べて小型化を図ることができる。
また、第２実施形態では、制御ＩＣ１６が配線基板１１の割れを検出した場合に半導体装置３０の回路動作を停止させることでダイアグ機能としての効果も期待できる。
そして、第２実施形態では、基板割れ検出用配線パターン３１に２個の第２部分βａ，βｂが設けられているため、基板割れ検出用配線パターン２１に１個の第２部分βしか設けられていない第１実施形態に比べて、配線基板１１の周縁から内側の部分だけに発生した亀裂を検出し易くなることから、配線基板１１の割れの検出精度を高めることができる。
また、基板割れ検出用配線パターン３１に３個以上の第２部分を設けてもよく、第２部分の個数を増やすほど、配線基板１１の割れを高精度に検出精度できる。
また、基板割れ検出用配線パターン３１に３個以上の第２部分を設けてもよく、第２部分の個数を増やすほど、配線基板１１の割れを高精度に検出精度できる。
＜第３実施形態＞
図５は、第３実施形態の半導体装置４０における配線基板１１の内部透視下面図である。
半導体装置４０は、配線基板１１、リードフレーム１２、ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、モールドパッケージ２３、基板割れ検出用配線パターン３１，４１、コンタクトホール４２ａ，４２ｂ、抵抗体４３などから構成されている。
図５は、第３実施形態の半導体装置４０における配線基板１１の内部透視下面図である。
半導体装置４０は、配線基板１１、リードフレーム１２、ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、モールドパッケージ２３、基板割れ検出用配線パターン３１，４１、コンタクトホール４２ａ，４２ｂ、抵抗体４３などから構成されている。
尚、図５では、配線基板１１の表面上に配置されている部品（ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、基板割れ検出用配線パターン３１）および配線基板１１の裏面側に設けられている接着剤層１９およびヒートシンク２０は図示されていない。
第３実施形態の半導体装置４０において、第２実施形態の半導体装置３０と異なるのは以下の点だけである。
［３−１］配線基板１１の裏面上には、１５個の抵抗体４３が搭載されて実装されている。
各抵抗体４３と配線基板１１の表面上に形成された配線パターンとは、配線基板１１に設けられたコンタクトホール（図示略）を介して電気的に接続されている。
そして、配線基板１１の表面上および裏面上に配置された各部品（ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、抵抗体４３）によって混成集積回路が構成されている。
［３−１］配線基板１１の裏面上には、１５個の抵抗体４３が搭載されて実装されている。
各抵抗体４３と配線基板１１の表面上に形成された配線パターンとは、配線基板１１に設けられたコンタクトホール（図示略）を介して電気的に接続されている。
そして、配線基板１１の表面上および裏面上に配置された各部品（ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、抵抗体４３）によって混成集積回路が構成されている。
［３−２］配線基板１１の裏面上にて各抵抗体４３が配置されていない部分には、基板割れ検出用配線パターン４１が形成されている。
線状の基板割れ検出用配線パターン４１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αと、第１部分αの内側にて各抵抗体４３を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βａ，βｂとから構成されている。
尚、基板割れ検出用配線パターン４１の形成材料は、基板割れ検出用配線パターン３１と同じである。
線状の基板割れ検出用配線パターン４１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αと、第１部分αの内側にて各抵抗体４３を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βａ，βｂとから構成されている。
尚、基板割れ検出用配線パターン４１の形成材料は、基板割れ検出用配線パターン３１と同じである。
［３−３］基板割れ検出用配線パターン４１の両端部４１ａ，４１ｂと制御用ＩＣ１６とは、配線基板１１に設けられたコンタクトホール４２ａ，４２ｂを介して電気的に接続されている。
［３−４］制御用ＩＣ１６は、第２実施形態の前記［２−２］と同様に、基板割れ検出用配線パターン３１の電気抵抗に基づいて、基板割れ検出用配線パターン３１が切断されているかどうかを検出する。
加えて、制御用ＩＣ１６は、基板割れ検出用配線パターン４１の電気抵抗を測定し、その電気抵抗に基づいて、基板割れ検出用配線パターン４１が切断されているかどうかを検出する。
そして、制御用ＩＣ１６は、各基板割れ検出用配線パターン３１，４１の少なくともいずれか一方が切断されていることを検出した場合には、配線基板１１が割れていると判定し、配線基板１１の割れを示すデータ信号をリードフレーム１２を介して外部へ出力すると共に、半導体装置４０の回路動作を停止させる。
加えて、制御用ＩＣ１６は、基板割れ検出用配線パターン４１の電気抵抗を測定し、その電気抵抗に基づいて、基板割れ検出用配線パターン４１が切断されているかどうかを検出する。
そして、制御用ＩＣ１６は、各基板割れ検出用配線パターン３１，４１の少なくともいずれか一方が切断されていることを検出した場合には、配線基板１１が割れていると判定し、配線基板１１の割れを示すデータ信号をリードフレーム１２を介して外部へ出力すると共に、半導体装置４０の回路動作を停止させる。
従って、第３実施形態によれば、第２実施形態と同様の作用・効果が得られる。
加えて、第３実施形態によれば、配線基板１１の裏面側から亀裂が生じたものの当該亀裂が表面側には達していない場合でも、その裏面側に生じた亀裂による配線基板１１の割れを高精度に検出できる。
すなわち、配線基板１１の裏面側から亀裂が生じたものの当該亀裂が表面側には達していない場合には、配線基板１１の表面上に形成されている基板割れ検出用配線パターン３１が切断されないため、基板割れ検出用配線パターン３１の電気抵抗に基づいて配線基板１１の裏面側の亀裂を検出することはできない。
加えて、第３実施形態によれば、配線基板１１の裏面側から亀裂が生じたものの当該亀裂が表面側には達していない場合でも、その裏面側に生じた亀裂による配線基板１１の割れを高精度に検出できる。
すなわち、配線基板１１の裏面側から亀裂が生じたものの当該亀裂が表面側には達していない場合には、配線基板１１の表面上に形成されている基板割れ検出用配線パターン３１が切断されないため、基板割れ検出用配線パターン３１の電気抵抗に基づいて配線基板１１の裏面側の亀裂を検出することはできない。
それに対して、第３実施形態では、配線基板１１の裏面上に基板割れ検出用配線パターン４１が形成されているため、配線基板１１の裏面側に亀裂が生じると、その亀裂と交差する基板割れ検出用配線パターン４１の部分にも亀裂が生じ、その亀裂によって基板割れ検出用配線パターン４１が切断される。
従って、第３実施形態によれば、基板割れ検出用配線パターン４１の電気抵抗に基づいた配線基板１１の裏面側の亀裂の検出結果と、基板割れ検出用配線パターン３１の電気抵抗に基づいた配線基板１１の表面側の亀裂の検出結果との論理和をとることにより、第１実施形態および第２実施形態に比べて、配線基板１１の割れを更に高精度に検出できる。
従って、第３実施形態によれば、基板割れ検出用配線パターン４１の電気抵抗に基づいた配線基板１１の裏面側の亀裂の検出結果と、基板割れ検出用配線パターン３１の電気抵抗に基づいた配線基板１１の表面側の亀裂の検出結果との論理和をとることにより、第１実施形態および第２実施形態に比べて、配線基板１１の割れを更に高精度に検出できる。
＜別の実施形態＞
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
［１］第３実施形態では、基板割れ検出用配線パターン４１の両端部４１ａ，４１ｂと制御用ＩＣ１６とをコンタクトホール４２ａ，４２ｂを介して電気的に接続している。
しかし、第３実施形態においても、第１実施形態の各検出用端子２２ａ，２２ｂおよびボンディングワイヤ１５と同様に検出用端子およびボンディングワイヤ１５を設け、当該検出用端子と基板割れ検出用配線パターン４１の両端部４１ａ，４１ｂとを当該ボンディングワイヤを介して電気的に接続するようにしてもよい。
しかし、第３実施形態においても、第１実施形態の各検出用端子２２ａ，２２ｂおよびボンディングワイヤ１５と同様に検出用端子およびボンディングワイヤ１５を設け、当該検出用端子と基板割れ検出用配線パターン４１の両端部４１ａ，４１ｂとを当該ボンディングワイヤを介して電気的に接続するようにしてもよい。
［２］本発明は、単層構造の配線基板（単層基板）だけでなく、多層構造の配線基板（多層基板）に適用してもよい。
多層基板に適用した場合には、配線基板１１の表面上に形成した基板割れ検出用配線パターン２１，３１と、配線基板１１の裏面上に形成した基板割れ検出用配線パターン４１とに加えて、配線基板１１の中間層にも各基板割れ検出用配線パターン２１，３１，４１と同様の基板割れ検出用配線パターンを形成してもよい。
多層基板に適用した場合には、配線基板１１の表面上に形成した基板割れ検出用配線パターン２１，３１と、配線基板１１の裏面上に形成した基板割れ検出用配線パターン４１とに加えて、配線基板１１の中間層にも各基板割れ検出用配線パターン２１，３１，４１と同様の基板割れ検出用配線パターンを形成してもよい。
このようにすれば、各基板割れ検出用配線パターン２１，３１，４１の電気抵抗に基づいた配線基板１１の表面側および裏面側の亀裂の検出結果と、配線基板１１の中間層に形成された基板割れ検出用配線パターンの電気抵抗に基づいた当該中間層の亀裂の検出結果との論理和をとることにより、第３実施形態よりも更に高精度に配線基板１１の割れを検出できる。
１０，３０，４０…半導体装置
１１…配線基板
１１ｂ…配線基板１１の亀裂
１２…リードフレーム
１３〜１５，３２…ボンディングワイヤ
１６…制御用ＩＣ（検出回路）
１７…制御用ＩＣ
１８…実装部品
１９…接着剤層
２０…ヒートシンク
２１，３１，４１…基板割れ検出用配線パターン
２１ｃ，２１ｄ…基板割れ検出用配線パターン２１の亀裂
２２ａ，２２ｂ…検出用端子
２３…モールドパッケージ
４２ａ，４２ｂ…コンタクトホール
４３…抵抗体
α…基板割れ検出用配線パターン２１，３１，４１の第１部分
β…基板割れ検出用配線パターン２１の第２部分
βａ，βｂ…基板割れ検出用配線パターン３１，４１の第２部分
１１…配線基板
１１ｂ…配線基板１１の亀裂
１２…リードフレーム
１３〜１５，３２…ボンディングワイヤ
１６…制御用ＩＣ（検出回路）
１７…制御用ＩＣ
１８…実装部品
１９…接着剤層
２０…ヒートシンク
２１，３１，４１…基板割れ検出用配線パターン
２１ｃ，２１ｄ…基板割れ検出用配線パターン２１の亀裂
２２ａ，２２ｂ…検出用端子
２３…モールドパッケージ
４２ａ，４２ｂ…コンタクトホール
４３…抵抗体
α…基板割れ検出用配線パターン２１，３１，４１の第１部分
β…基板割れ検出用配線パターン２１の第２部分
βａ，βｂ…基板割れ検出用配線パターン３１，４１の第２部分
Claims (6)
- 配線基板がヒートシンクの一面上に搭載され、ヒートシンクの一面と配線基板の一面とが接着固定され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ内に配線基板およびヒートシンクが封止され、ヒートシンクの他面がモールドパッケージから露出した樹脂封止型構造の半導体装置であって、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターンを備え、
前記基板割れ検出用配線パターンは導電性を有し、
前記基板割れ検出用配線パターンが形成されている前記配線基板の面上に亀裂が生じて前記配線基板が割れると、その配線基板の亀裂と交差する前記基板割れ検出用配線パターンの部分にも亀裂が生じ、その亀裂によって前記基板割れ検出用配線パターンが切断されることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記基板割れ検出用配線パターンは、前記配線基板の周縁に沿って外周を囲むように配置されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記基板割れ検出用配線パターンは、
前記配線基板の周縁に沿って外周を囲むように配置された第１部分と、
その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分と
を備えたことを特徴とする半導体装置。 - 請求項１〜３のいずれか１項に記載の半導体装置において、
前記配線基板は多層構造であり、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された前記基板割れ検出用配線パターンに加え、
前記配線基板の中間層にも基板割れ検出用配線パターンが形成されていることを特徴とする半導体装置。 - 請求項１〜４のいずれか１項に記載の半導体装置において、
前記基板割れ検出用配線パターンの両端部にそれぞれ接続されると共に、前記モールドパッケージの外部に突出した検出用端子を備えたことを特徴とする半導体装置。 - 請求項１〜４のいずれか１項に記載の半導体装置において、
前記配線基板に搭載されると共に、前記基板割れ検出用配線パターンの両端部に接続された検出回路を備え、
前記検出回路は、前記基板割れ検出用配線パターンの電気抵抗を測定し、その電気抵抗に基づいて、前記基板割れ検出用配線パターンが切断されているかどうか検出することにより、前記配線基板が割れているかどうかを検出し、前記配線基板の割れを検出した場合には、その旨を示すデータ信号を半導体装置の外部へ出力すると共に、半導体装置の回路動作を停止させることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006157111A JP4872468B2 (ja) | 2006-06-06 | 2006-06-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006157111A JP4872468B2 (ja) | 2006-06-06 | 2006-06-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007329159A true JP2007329159A (ja) | 2007-12-20 |
| JP4872468B2 JP4872468B2 (ja) | 2012-02-08 |
Family
ID=38929451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006157111A Expired - Fee Related JP4872468B2 (ja) | 2006-06-06 | 2006-06-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4872468B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022521B1 (en) | 2008-11-12 | 2011-09-20 | Amkor Technology, Inc. | Package failure prognostic structure and method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376340A (ja) * | 1986-09-18 | 1988-04-06 | Oki Electric Ind Co Ltd | 集積回路チツプの外周部の欠陥検出装置 |
| JPH08139218A (ja) * | 1994-11-08 | 1996-05-31 | Hitachi Ltd | 混成集積回路装置およびその製造方法 |
| JPH09301704A (ja) * | 1996-05-09 | 1997-11-25 | Ngk Spark Plug Co Ltd | オゾン発生素子及びオゾン発生装置 |
| JPH11214568A (ja) * | 1998-01-27 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
| WO2006019820A2 (en) * | 2004-07-16 | 2006-02-23 | Simula, Inc. | Method and system for determining cracks and broken components in armor |
-
2006
- 2006-06-06 JP JP2006157111A patent/JP4872468B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376340A (ja) * | 1986-09-18 | 1988-04-06 | Oki Electric Ind Co Ltd | 集積回路チツプの外周部の欠陥検出装置 |
| JPH08139218A (ja) * | 1994-11-08 | 1996-05-31 | Hitachi Ltd | 混成集積回路装置およびその製造方法 |
| JPH09301704A (ja) * | 1996-05-09 | 1997-11-25 | Ngk Spark Plug Co Ltd | オゾン発生素子及びオゾン発生装置 |
| JPH11214568A (ja) * | 1998-01-27 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| WO2006019820A2 (en) * | 2004-07-16 | 2006-02-23 | Simula, Inc. | Method and system for determining cracks and broken components in armor |
| JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022521B1 (en) | 2008-11-12 | 2011-09-20 | Amkor Technology, Inc. | Package failure prognostic structure and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4872468B2 (ja) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219322B (zh) | 具有电阻测量结构的三维集成电路及其使用方法 | |
| JP2009054862A (ja) | 半導体装置 | |
| US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
| TWI566651B (zh) | 電性連接組件及其檢測方法 | |
| JP4872468B2 (ja) | 半導体装置 | |
| JP4635901B2 (ja) | モジュールパッケージ | |
| US7938016B2 (en) | Multiple layer strain gauge | |
| JP4111158B2 (ja) | 圧力センサ | |
| JP4179234B2 (ja) | 半導体装置 | |
| KR101912843B1 (ko) | 인쇄 회로 기판 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JP2004325363A (ja) | 実装済みプリント基板の検査方法およびプリント基板 | |
| JP4207846B2 (ja) | 圧力センサ | |
| JP2015175687A (ja) | 電子装置及び電子装置の製造方法 | |
| JP6804646B2 (ja) | 半導体モジュール | |
| JP2004235403A (ja) | 複合電子部品 | |
| JP4798117B2 (ja) | 半導体装置、及び、基板割れ検出方法 | |
| JP5258497B2 (ja) | プリント配線板のはんだ接合検査用配線構造 | |
| JP2005347651A (ja) | 配線基板および配線基板のクラック検出方法 | |
| JP2020004858A (ja) | プリント配線基板、及び、プリント回路基板 | |
| JP4207848B2 (ja) | 圧力センサ | |
| TWI305273B (en) | A test assembly for testing a ball grid array package device | |
| TWI841243B (zh) | 測試元件組 | |
| JP2009141082A (ja) | 半導体装置 | |
| US7679199B2 (en) | Semiconductor apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4872468 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |