JP2007316383A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】電気光学素子の階調を簡易な構成によって補正する。
【解決手段】電位生成回路１６は電位ＶAN1と電位ＶAN2とを別個に生成する。信号処理回
路Ｃ1は、３以上のレベルの何れかとなるデータ信号Ｄに応じて電位ＶDD1および電位ＶSS
1を選択的に出力する。信号処理回路Ｃ2は、電位ＶDD1とは異なる電位ＶDD2および電位Ｖ
SS1とは異なる電位ＶSS2をデータ信号Ｄに応じて選択的に出力する。電流源Ｑ1は、信号
処理回路Ｃ1の出力と電位ＶAN1とに対応した基準電流Ｉ1を生成する。電流源Ｑ2は、信号
処理回路Ｃ2の出力と電位ＶAN2とに対応した補正電流Ｉ2を生成する。電気光学素子Ｅは
、基準電流Ｉ1と補正電流Ｉ2とに応じた階調となる。
【選択図】図５

Description

本発明は、有機発光ダイオード素子などの電気光学素子を制御する技術に関する。

複数の電気光学素子が配列された電気光学装置は、電子写真方式の画像形成装置におけ
る露光装置や各種の電子機器の表示装置など様々な用途に利用される。この種の電気光学
装置については、電気光学素子やこれを駆動する能動素子の特性の誤差（設計値からの相
違や素子間でのバラツキ）を補正するための技術が従来から提案されている。例えば特許
文献１には、図１４に示すように、所定の基準電流Ｉaと各発光素子の補正値に応じた補
正電流Ｉbとを加算した駆動電流Ｉを、各発光素子に指定された階調に応じた時間長Ｔに
わたって発光素子に供給する技術が開示されている。
特開平８−３９８６２号公報（図６）

以上の構成における補正電流Ｉbは、発光素子や能動素子の微小な特性の誤差を補正す
るための電流であるから、補正電流Ｉbの電流値は基準電流Ｉaと比較して充分に小さい。
このように微小な電流を高精度に生成し、かつ広範囲にわたる補正を可能とする回路の実
現は一般的に困難であり、仮に実現できたとしても回路が大規模化するという問題がある
。以上の事情に鑑みて、本発明は、電気光学素子の階調を簡易な構成によって補正すると
いう課題の解決を目的としている。

以上の課題を解決するために、本発明に係る電気光学装置は、第１電源電位（例えば図
４の電位ＶAN1）と当該第１電源電位とは異なる第２電源電位（例えば図４の電位ＶAN2）
とを生成する電位生成回路と、３以上のレベルの何れかとなるデータ信号に応じて第１高
電位（例えば図４の電位ＶDD1）および第１低電位（例えば図４の電位ＶSS1）を選択的に
出力する第１信号処理回路と、第１高電位とは異なる第２高電位（例えば図４の電位ＶDD
2）および第１低電位とは異なる第２低電位（例えば図４の電位ＶSS2）をデータ信号に応
じて選択的に出力する第２信号処理回路と、第１信号処理回路の出力と第１電源電位とに
対応した基準電流を生成する第１電流源と、第２信号処理回路の出力と第２電源電位とに
対応した補正電流を生成する第２電流源と、基準電流と補正電流とに応じた階調となる電
気光学素子と具備する。

以上の構成においては、第１電流源による基準電流の生成と第２電流源による補正電流
の生成とが多値のデータ信号に応じて個別に制御されるから、補正電流が生成される期間
を基準電流の生成の期間よりも短時間に設定することが可能である。この構成によれば、
電気光学素子の階調が常に基準電流と補正電流との加算に応じて制御される構成と比較し
て、補正電流の電流値を増加させることができる。したがって、第２電流源の回路の規模
を抑制しながら電気光学素子の階調を高精度に補正することが可能である。また、個別の
データ信号（例えば２値の信号）で基準電流および補正電流の各々が制御される構成と比
較して、データ信号の転送の速度や第１信号処理回路および第２信号処理回路の動作の速
度が抑制されるとともにデータ信号の伝送の経路数や各々を入力する端子数が削減される
という利点がある。

本発明においては第１高電位と第２高電位とが相違するとともに第１低電位と第２低電
位とが相違する。したがって、仮に第１電流源と第２電流源とに共通の電源電位が供給さ
れるとすれば、第１信号処理回路からの出力と基準電流との関係および第２信号処理回路
からの出力と補正電流との関係が相違する。本発明においては第１電流源に供給される第
１電源電位と第２電流源に供給される第２電源電位とが個別に設定されるから、基準電流
と補正電流との相対的な関係が設計時に容易に把握されるという利点がある。例えば、第
１電流源および第２電流源の各々としてトランジスタを採用した態様においては、第１電
源電位および第２電源電位の適宜な選定によって第１電流源のゲート−ソース間の電圧（
第１高電位または第１低電位と第１電源電位との差分値）と第２電流源のゲート−ソース
間の電圧（第２高電位または第２低電位と第２電源電位との差分値）とを略一致させれば
、チャネル幅などトランジスタの特性に応じて基準電流と補正電流とを簡易かつ確実に所
期の比率に設定することが可能となる。また、例えば、別個の電圧で駆動される論理回路
（例えば図５のメモリＭ1やＭ2）を第１信号処理回路と第２信号処理回路とが含む構成で
あっても、各論理回路の論理レベルを統一化するための変換回路は不要であるから、電気
光学装置の回路規模が抑制されるという利点がある。

なお、電気光学素子は、電気エネルギの付与（電流の供給や電圧の印加）によって輝度
や透過率といった光学的な特性が変化する要素である。例えば、有機発光ダイオード素子
などの発光素子を電気光学素子として利用した電気光学装置（発光装置）に本発明が適用
される。また、第１信号処理回路および第２信号処理回路と第１電流源および第２電流源
とに加えて他の信号処理回路や電流源を含む構成（例えば図９のように信号処理回路（Ｃ
1〜Ｃ3）と電流源（Ｑ1〜Ｑ3）との３組以上を含む構成）は当然に本発明の範囲に属する
。

第１電流源および第２電流源の各々を多値のデータ信号に応じて２値的に制御する構成
としては、例えば、第１信号処理回路が、第１閾値とデータ信号のレベルとの大小に応じ
て第１電流源を２値的に制御し、第２信号処理回路が、第１閾値とは相違する第２閾値と
データ信号とのレベルとの大小に応じて第２電流源を２値的に制御する構成（例えば図７
の構成）がある。しかしながら、この構成においては、第１閾値と第２閾値とを所期の相
対比とするために、第１信号処理回路および第２信号処理回路の各々を構成する能動素子
の特性（例えばチャネル幅）を相違させる必要があるから、第１信号処理回路や第２信号
処理回路の規模の抑制が困難となる。そこで、本発明の好適な態様において、第１信号処
理回路は、第１高電位と第１低電位とを論理レベルとしてデータ信号に応じて第１高電位
および第１低電位を選択的に出力する第１論理回路を含み、第２信号処理回路は、第２高
電位と第２低電位とを論理レベルとしてデータ信号に応じて第２高電位および第２低電位
を選択的に出力する第２論理回路を含む。以上の態様によれば、第１閾値と第２閾値との
相対比に応じて多値のデータ信号を２値に変換する構成と比較して、第１信号処理回路や
第２信号処理回路の規模を抑制できるという利点がある。

本発明の好適な態様において、第１低電位と第２高電位とは同電位であり、データ信号
は、第１高電位と第１低電位と第２低電位との何れかのレベルとなる。以上の態様によれ
ば、外部から電気光学装置に供給する電位の総数が削減されるから、電気光学装置の駆動
に必要となる電力を低減できるという利点がある。

さらに好適な態様に係る電気光学装置は、第１論理回路の出力に応じて第１オン電位（
例えば図８の電位ＶG1）または第１オフ電位（例えば図８の電位ＶDD1）を選択する第１
選択回路と、第１オン電位とは異なる第２オン電位（例えば図８の電位ＶG2）または第１
オフ電位とは異なる第２オフ電位（例えば図８の電位ＶDD2）を第２論理回路の出力に応
じて選択する第２選択回路とを具備し、第１電流源は、第１選択回路が選択した電位と第
１電源電位とに基づいて基準電流を生成し、第２電流源は、第２選択回路が選択した電位
と第１電源電位とに基づいて補正電流を生成する。以上の態様においては、第１オン電位
および第２オン電位や第１オフ電位および第２オフ電位を適宜に調整することで、第１信
号処理回路で使用される第１高電位および第１低電位や第２信号処理回路で使用される第
２高電位や第２低電位を変更することなく（すなわち第１信号処理回路や第２信号処理回
路の動作に影響を与えることなく）、基準電流や補正電流を調整することが可能である。
なお、以上の態様の具体例は第２実施形態として後述される。

本発明の好適な態様において、第１電流源は、第１電源電位がソースに供給されるとと
もにゲートが第１信号処理回路の出力に応じた電位となるトランジスタであり、第２電流
源は、第２電源電位がソースに供給されるとともにゲートが第２信号処理回路に出力に応
じた電位となるトランジスタである。この態様によれば、第１電流源および第２電流源の
各々として利用されるトランジスタの特性（チャネル長やチャネル幅）を適宜に選定する
ことで基準電流や補正電流の電流値を簡易に設定することが可能である。

本発明に係る電気光学装置は各種の電子機器に利用される。本発明に係る電子機器の典
型例は、以上の各態様に係る電気光学装置を感光体ドラムなどの像担持体の露光に利用し
た電子写真方式の画像形成装置である。この画像形成装置は、露光によって潜像が形成さ
れる像担持体と、像担持体を露光する本発明の電気光学装置と、像担持体の潜像に対する
現像剤（例えばトナー）の付加によって顕像を形成する現像器とを含む。もっとも、本発
明に係る電気光学装置の用途は像担持体の露光に限定されない。例えば、スキャナなどの
画像読取装置においては、本発明に係る電気光学装置を原稿の照明に利用することが可能
である。この画像読取装置は、以上の各態様に係る電気光学装置と、電気光学装置から出
射して読取対象（原稿）で反射した光を電気信号に変換する受光装置（例えばＣＣＤ（Ch
arge Coupled Device）素子などの受光素子）とを具備する。さらに、電気光学素子がマ
トリクス状に配列された電気光学装置は、パーソナルコンピュータや携帯電話機など各種
の電子機器の表示装置としても利用される。

本発明は、電気光学装置を駆動する方法としても特定される。この駆動方法においては
、第１電源電位と当該第１電源電位とは異なる第２電源電位とを生成し、第１高電位およ
び第１低電位のうち３以上のレベルの何れかとなるデータ信号に応じて選択された電位と
第１電源電位とに対応した基準電流を生成し、第１高電位とは異なる第２高電位および第
１低電位とは異なる第２低電位のうちデータ信号に応じて選択された電位と第２電源電位
とに対応した補正電流を生成し、電気光学素子を基準電流と補正電流とに応じた階調に制
御する。以上の方法によっても本発明の電気光学装置と同様の作用および効果が奏される
。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置を露光装置（ラインヘッド）として
利用した電子写真方式の画像形成装置の部分的な構造を示す斜視図である。同図に示すよ
うに、画像形成装置は電気光学装置Ｈと集束性レンズアレイ６０と感光体ドラム７０とを
含む。感光体ドラム７０は、主走査方向に延在する回転軸に支持され、外周面を電気光学
装置Ｈに対向させた状態で回転する。集束性レンズアレイ６０は、多数の屈折率分布型レ
ンズがアレイ状に配列された集光体であり、電気光学装置Ｈと感光体ドラム７０との間隙
に配置される。

図２は、電気光学装置Ｈの構成を示すブロック図である。同図に示すように、電気光学
装置Ｈは、主走査方向に配列するｎ個の電気光学素子Ｅと、各々が別個の電気光学素子Ｅ
に対応するｎ個の単位回路Ｕ1〜Ｕnとを具備する（ｎは自然数）。各電気光学素子Ｅと単
位回路Ｕ1〜Ｕnとは絶縁性の基板上に形成される。第ｉ段目（ｉは１≦ｉ≦ｎを満たす整
数）の単位回路Ｕiは、第ｉ番目の電気光学素子Ｅに対して駆動電流ＩDRを供給する。電
気光学素子Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）
材料の発光層を介在させた有機発光ダイオード素子（発光素子）であり、駆動電流ＩDRの
電流値に応じた輝度で発光する。図１に示すように、各電気光学素子Ｅからの出射光は集
束性レンズアレイ６０を透過して感光体ドラム７０の表面に到達する。この露光によって
感光体ドラム７０の表面には所望の画像に応じた潜像が形成される。

図２に示すように、電気光学装置Ｈは、制御回路１２と選択回路１４と電位生成回路１
６とを具備する。制御回路１２は、制御信号（例えばクロック信号）の供給による各部の
制御や信号線１８に対するデータ信号Ｄの出力を実行する。データ信号Ｄは、各電気光学
素子Ｅの階調を指定するための電圧信号である。選択回路１４は、ｎ個の単位回路Ｕ1〜
Ｕnの各々を順次に選択するための選択信号Ｓ1〜Ｓnを生成して出力する手段（例えばｎ
ビットのシフトレジスタ）である。図３に示すように、選択信号Ｓ1〜Ｓnの各々は所定の
期間（以下「単位期間」という）Ｔを周期として順番にアクティブレベル（ハイレベル）
となる。

図２の電位生成回路１６は、電気光学装置Ｈで使用される複数の電位（ＶDD1・ＶSS1・
ＶDD2・ＶSS2・ＶAN1・ＶAN2・ＶCT）を生成する。図４は、電位生成回路１６が生成する
各電位の高低を示す模式図である。同図に示すように、電位ＶDD1と電位ＶSS2とは同電位
である。ただし、以下の説明では電位ＶDD1と電位ＶSS2とを便宜的に別符号で区別する。
電位ＶSS1は電位ＶDD1よりも低位であり、電位ＶDD2は電位ＶSS2よりも高位である。電位
ＶAN1は電位ＶSS1と電位ＶDD1との間の電位であり、電位ＶAN2は電位ＶSS2と電位ＶDD2と
の間の電位である。電位ＶCTは、図２のように各電気光学素子Ｅの陰極に共通に供給され
て各部の電圧の基準となる電位（例えば接地電位）であり、電位ＶAN1や電位ＶAN2よりも
低位である。

次に、図５を参照して各単位回路Ｕ1〜Ｕnの構成を説明する。なお、同図においては第
ｉ段目のひとつの単位回路Ｕiのみが図示されているが単位回路Ｕ1〜Ｕnの各々の構成は
同様である。同図に示すように、単位回路Ｕiは、２個の信号処理回路Ｃ（Ｃ1・Ｃ2）と
２個の電流源Ｑ（Ｑ1・Ｑ2）とを含む。

電流源Ｑ1は基準電流Ｉ1を生成する手段であり、電流源Ｑ2は補正電流Ｉ2を生成する手
段である。本実施形態においてはｐチャネル型の薄膜トランジスタを電流源Ｑ1・Ｑ2とし
て例示する。電流源Ｑ1のゲートは信号処理回路Ｃ1の出力端に接続され、電流源Ｑ2のゲ
ートは信号処理回路Ｃ2の出力端に接続される。電流源Ｑ1のソースには電位生成回路１６
が生成した電位ＶAN1が供給され、電流源Ｑ2のソースには電位ＶAN2が供給される。電流
源Ｑ1・Ｑ2の各々のドレインは接続点Ｚに接続される。接続点Ｚは電気光学素子Ｅの陽極
に接続される。図６に示すように、基準電流Ｉ1と補正電流Ｉ2とを接続点Ｚにて加算した
駆動電流ＩDRが電気光学素子Ｅに供給される。電気光学素子Ｅは、以下に説明するように
、駆動電流ＩDRの時間積分値に応じた発光量に制御される。

基準電流Ｉ1が生成される期間（以下「駆動期間」という）Ｐ1と補正電流Ｉ2が生成さ
れる期間（以下「補正期間」という）Ｐ2とはデータ信号Ｄに応じて個別に制御される。
駆動期間Ｐ1は、電気光学素子Ｅに指定された階調値に応じた時間長に設定される。すな
わち、図６に示すように、基準電流Ｉ1は、単位期間Ｔの１５個分（Ｔ1〜Ｔ15）に相当す
る期間Ｆのうち電気光学素子Ｅの階調値に応じた個数の単位期間Ｔ（Ｔ1〜Ｔ9）からなる
駆動期間Ｐ1にて接続点Ｚに供給され、期間Ｆの残余の期間（Ｔ10〜Ｔ15）においてその
供給が停止する。

補正期間Ｐ2の時間長は、同じ階調値が指定された各電気光学素子Ｅの実際の階調が均
一化されるように、単位回路Ｕ1〜Ｕn（特に各々の電流源Ｑ1・Ｑ2）や電気光学素子Ｅの
特性を事前に観察・測定した結果に応じて決定される。すなわち、図６に示すように、補
正電流Ｉ2は、期間Ｆのうち単位回路Ｕや電気光学素子Ｅの特性に応じた個数の単位期間
Ｔ（Ｔ1〜Ｔ4）からなる補正期間Ｐ2にて接続点Ｚに供給され、期間Ｆの残余の期間（Ｔ5
〜Ｔ15）においてその供給が停止する。図６に示すように、駆動期間Ｐ1および補正期間
Ｐ2は期間Ｆの始点から開始する期間である。さらに、補正期間Ｐ2は駆動期間Ｐ1よりも
短時間に設定される。したがって、駆動電流ＩDRの電流値は、[1]基準電流Ｉ1と補正電流
Ｉ2との加算値（図６のＴ1〜Ｔ4）、[2]基準電流Ｉ1の電流値（Ｔ5〜Ｔ9）、[3]ゼロ（Ｔ
10〜Ｔ15）の何れかに制御される。

いま、本実施形態の駆動電流ＩDRの時間積分値と図１４の駆動電流Ｉの時間積分値とが
同等となる場合（すなわち電気光学素子Ｅを同じ階調に制御する場合）を想定する。本実
施形態において補正電流Ｉ2が供給される補正期間Ｐ2は図１４の期間Ｐよりも短時間に設
定される。したがって、図６の基準電流Ｉ1と図１４の電流Ｉaとが同じ電流値およびパル
ス幅であるとすれば、図６の補正電流Ｉ2は図１４の電流Ｉbよりも大きい電流値に設定さ
れる。すなわち、本実施形態によれば補正電流Ｉ2を微小な電流値（図１４の電流Ｉb）に
設定する必要がなくなる。したがって、微小な電流を生成し得る大規模な回路を要するこ
となく、補正電流Ｉ2の電流値を高精度に制御することが可能である。図５のように電流
源Ｑ1やＱ2が電気光学素子Ｅごとに配置される構成においては電気光学素子Ｅの高精細化
に伴なって電流源Ｑ1やＱ2の個数も増加するから、電流源Ｑ1やＱ2のスペースの確保が困
難となる。本実施形態によれば電流源Ｑ2の配置に要するスペースが削減されるから、電
気光学素子Ｅの高精細化を容易に実現できるという利点もある。

図２の制御回路１２は、以上の条件を充足する駆動電流ＩDRが生成されるようにデータ
信号Ｄを生成する。本実施形態のデータ信号Ｄは、基準電流Ｉ1および補正電流Ｉ2の生成
・停止を単位期間Ｔごとに指定する多値の電圧信号である。図３に示すように、選択信号
Ｓiがアクティブレベルとなる期間にて、データ信号Ｄは、単位回路Ｕiに指定された階調
値に応じて３種類の電位ｄ1〜ｄ3の何れかとなる。電位ｄ1は、基準電流Ｉ1および補正電
流Ｉ2の双方の停止を指示する。電位ｄ2は、基準電流Ｉ1の生成と補正電流Ｉ2の停止とを
指示する。電位ｄ3は、基準電流Ｉ1および補正電流Ｉ2の双方の生成を指示する。図４に
示すように、電位生成回路１６が生成した電位ＶSS1が電位ｄ1として利用される。同様に
、データ信号Ｄの電位ｄ2には電位ＶSS2（＝ＶDD1）が兼用され、電位ｄ3には電位ＶDD2
が兼用される。

以上のように本実施形態においては多値のデータ信号Ｄが利用される。したがって、例
えば駆動電流ＩDRの生成・停止と補正電流ＩDRの生成・停止とが個別の２値信号によって
指定される構成と比較すると、データ信号Ｄを転送する速度や信号処理回路Ｃ1・Ｃ2の動
作の速度が抑制されるとともに、信号が伝送される経路や各々を入力する端子の総数が削
減されるという利点がある。

図５に示すように、制御回路１２から出力されたデータ信号Ｄは信号線１８から単位回
路Ｕ1〜Ｕnの各々の信号処理回路Ｃ1・Ｃ2に対して共通に供給される。信号処理回路Ｃ1
・Ｃ2は、制御回路１２から供給されるデータ信号Ｄを取込んで保持する手段（ラッチ回
路）である。信号処理回路Ｃ1は、出力端が電流源Ｑ1のゲートに接続されたメモリＭ1と
、信号線１８とメモリＭ1との間に介在して両者の電気的な接続を制御するスイッチＳＷ
とを具備する。同様に、信号処理回路Ｃ2は、出力端が電流源Ｑ2のゲートに接続されたメ
モリＭ2と、信号線１８とメモリＭ2との電気的な接続を制御するスイッチＳＷとを具備す
る。単位回路Ｕiの各スイッチＳＷは、選択信号Ｓiがアクティブレベル（ハイレベル）に
変化する期間にて選択的にオン状態となる。メモリＭ1・Ｍ2は、スイッチＳＷがオン状態
に遷移した期間に信号線１８からデータ信号Ｄを取得すると、次回に選択信号Ｓiがアク
ティブレベルに変化するまで当該データ信号Ｄの電位に応じた出力を維持する。

メモリＭ1は、電位ＶDD1と電位ＶSS1とを電源電位として作動する論理回路であり、デ
ータ信号Ｄの論理レベルを反転した制御信号Ｇ1を電流源Ｑ1のゲートに出力する。すなわ
ち、図６に示すように、メモリＭ1は、信号線１８から取り込んだデータ信号Ｄが電位ｄ1
（ローレベル）である場合には電位ＶDD1（ハイレベル）の制御信号Ｇ1を出力し、データ
信号Ｄが電位ｄ2または電位ｄ3（ハイレベル）である場合には電位ＶSS1（ローレベル）
の制御信号Ｇ1を出力する。

メモリＭ2は、電位ＶDD2と電位ＶSS2とを電源電位として作動する論理回路であり、メ
モリＭ1と同様に、データ信号Ｄの論理レベルを反転した制御信号Ｇ2を電流源Ｑ2のゲー
トに出力する。すなわち、図６に示すように、メモリＭ2は、信号線１８から取り込んだ
データ信号Ｄが電位ｄ1または電位ｄ2（ローレベル）である場合には電位ＶDD2（ハイレ
ベル）の制御信号Ｇ2を出力し、データ信号Ｄが電位ｄ3（ハイレベル）である場合には電
位ＶSS2（ローレベル）の制御信号Ｇ2を出力する。以上のように、メモリＭ1とＭ2とでは
各々の論理レベルに対応する電位が相違するから、データ信号Ｄが電位ｄ2であれば制御
信号Ｇ1およびＧ2の各々の論理レベルは相違する。また、制御信号Ｇ1の高位側の電位ＶD
D1と制御信号Ｇ2の高位側の電位ＶDD2とは相違し、制御信号Ｇ2の低位側の電位ＶSS1と制
御信号Ｇ2の低位側の電位ＶSS2とは相違する。

図５の電流源Ｑ1・Ｑ2は飽和領域にて動作する。したがって、基準電流Ｉ1は電流源Ｑ1
のゲート−ソース間の電圧Ｖgs1に応じた電流値（ソース−ドレイン間の電圧に依存しな
い電流値）となる。すなわち、電流源Ｑ1は、制御信号Ｇ1が電位ＶSS1であれば基準電流
Ｉ1を生成し、制御信号Ｇ1が電位ＶDD1であれば基準電流Ｉ1の生成を停止する。同様に、
補正電流Ｉ2は電流源Ｑ2のゲート−ソース間の電圧Ｖgs2に応じた電流値となる。すなわ
ち、電流源Ｑ2は、制御信号Ｇ2が電位ＶSS2であれば補正電流Ｉ2を生成し、制御信号Ｇ2
が電位ＶDD2であれば補正電流Ｉ2の生成を停止する。したがって、図６に示すように、単
位回路Ｕiに取り込まれたデータ信号Ｄが電位ｄ1である場合には、電気光学素子Ｅに出力
される駆動電流ＩDRの電流値はゼロとなる。また、データ信号Ｄが電位ｄ2である場合に
は基準電流Ｉ1が駆動電流ＩDRとして出力され、データ信号Ｄが電位ｄ3である場合には基
準電流Ｉ1と補正電流Ｉ2との加算が駆動電流ＩDRとして出力される。

電流源Ｑ1のソースの電位ＶAN1と電流源Ｑ2のソースの電位ＶAN2とは、電流源Ｑ1の電
圧Ｖgs1と電流源Ｑ2の電圧Ｖgs2とが略一致するように個別の電位に設定される。すなわ
ち、制御信号Ｇ1・Ｇ2がローレベル（電位ＶSS1・ＶSS2）である場合（すなわち基準電流
Ｉ1と補正電流Ｉ2とが生成される場合）を想定すると、電流源Ｑ1のゲートの電位ＶSS1と
ソースの電位ＶAN1との差分である電圧Ｖgs1（Ｖgs1＝ＶSS1−ＶAN1）は、電流源Ｑ2のゲ
ートの電位ＶSS2とソースの電位ＶAN2との差分である電圧Ｖgs2（Ｖgs2＝ＶSS2−ＶAN2）
と等しい。したがって、電位ＶAN1と電位ＶAN2とは以下の式(1)を充足する。
ＶAN2−ＶAN1＝ＶSS2−ＶSS1 ……(1)

ところで、以上のように多値のデータ信号Ｄに基づいて電流源Ｑ1・Ｑ2を２値的に制御
する構成としては、例えば図７に示すように、例えば特開昭６１−４３８２７号公報に開
示されるような多値−２値変換回路Ｌを信号線１８と電流源Ｑ1・Ｑ2との間に介在させた
構成も考えられる。図７の構成においては、閾値電圧TH1のトランジスタから構成される
論理回路Ｌ1が信号線１８と電流源Ｑ1との間に配置され、閾値電圧TH1とは相違する閾値
電圧TH2のトランジスタから構成される論理回路Ｌ2が信号線１８と電流源Ｑ2との間に配
置される。しかしながら、図７の構成においては、閾値電圧TH1と閾値電圧TH2とを所期の
相対比に設定するために、論理回路Ｌ1とＬ2とでトランジスタの特性（例えばチャネル幅
）を相違させる必要がある。したがって、論理回路Ｌ1やＬ2の回路規模の削減が困難であ
るという問題がある。これに対して本実施形態においては、信号処理回路Ｃ1とＣ2とで電
源電位を相違させた構成によって電流源Ｑ1・Ｑ2が多値のデータ信号Ｄに応じて２値的に
制御されるから、図７の論理回路Ｌ1・Ｌ2のような大規模な回路が不要であるという利点
がある。ただし、図７の構成を本発明の範囲から除外する趣旨ではない。

以上のように本実施形態においては電流源Ｑ1を作動させる電位ＶSS1と電流源Ｑ2を作
動させる電位ＶSS2とが相違する。したがって、電流源Ｑ1のソースと電流源Ｑ2のソース
とが同電位であるとすれば、電流源Ｑ1におけるゲートの電位と基準電流Ｉ1との関係およ
び電流源Ｑ2におけるゲートの電位と補正電流Ｉ2との関係を個別に考慮して、所期の基準
電流Ｉ1および補正電流Ｉ2が生成されるようにメモリＭ1の出力とメモリＭ2の出力とを選
定する必要がある。これに対して本実施形態においては、電流源Ｑ1の電圧Ｖgs1と電流源
Ｑ2の電圧Ｖgs2とが同値となるように各々のソースの電位（ＶAN1・ＶAN2）が別電位に設
定される。すなわち、電流源Ｑ1のゲートの電位と基準電流Ｉ1との関係が、電流源Ｑ2の
ゲートの電位と補正電流Ｉ2との関係と共通する。したがって、制御信号Ｇ1とＧ2との電
位の相違に拘わらず、基準電流Ｉ1と補正電流Ｉ2とを、電流源Ｑ1・Ｑ2の特性（例えばチ
ャネル幅）に応じて容易かつ確実に所期の相対比に設定することが可能である。これによ
って設計が容易化されるという利点がある。

なお、電流源Ｑ1のソースと電流源Ｑ2のソースとが同電位とされた構成においても、制
御信号Ｇ1の電位と制御信号Ｇ2の電位とが合致するように各信号を変化するレベルシフタ
をメモリＭ1・Ｍ2と電流源Ｑ1・Ｑ2との間に配置すれば、電流源Ｑ1とＱ2とでゲート−ソ
ース間の電圧を同値とすることが可能である。しかしながら、レベルシフタの配置によっ
て単位回路Ｕ1〜Ｕnの回路の規模が増大するという問題がある。レベルシフタは電気光学
素子Ｅごとに配置されるから、電気光学素子Ｅを高精細化する場合には単位回路Ｕ1〜Ｕn
の肥大化が特に深刻な問題となる。電位ＶAN1・ＶAN2を相違させた本実施形態においては
レベルシフタが不要であるから、単位回路Ｕ1〜Ｕnの肥大化を抑制できるという利点があ
る。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本実施形態のうち作用や機能が
第１実施形態と共通する要素については以上と同じ符号を付してその詳細な説明を適宜に
省略する。

図８は、単位回路Ｕiの構成を示すブロック図である。同図に示すように、本実施形態
の単位回路Ｕiは、第１実施形態の単位回路Ｕi（図５）に加えて、メモリＭ1の出力端と
電流源Ｑ1のゲートとの間に介在する選択回路２１と、メモリＭ2の出力端と電流源Ｑ2の
ゲートとの間に介在する選択回路２２とを含む。電位生成回路１６は、図３の各電位に加
えて電位ＶG1・ＶG2を生成する。電位ＶG1は電位ＶSS1以上で電位ＶDD1以下の電位（ＶSS
1≦ＶG1≦ＶDD1）であり、電位ＶG2は電位ＶSS2以上で電位ＶDD2以下の電位（ＶSS2≦ＶG
1≦ＶDD2）である。

図８の選択回路２１は、メモリＭ1が出力する制御信号Ｇ1に応じて電位ＶG1および電位
ＶDD1の何れかを選択的に出力する手段であり、電位ＶG1が供給される配線と電流源Ｑ1と
の間のスイッチ２１１と、電位ＶDD1が供給される配線と電流源Ｑ1との間のスイッチ２１
２とを含む。スイッチ２１１とスイッチ２１２とは排他的に動作する。すなわち、制御信
号Ｇ1がハイレベル（電位ＶDD1）である場合にはスイッチ２１２がオン状態となり、制御
信号Ｇ1がローレベル（電位ＶSS1）である場合にはスイッチ２１１がオン状態となる。し
たがって、制御信号Ｇ1がローレベルであれば電位ＶG1が電流源Ｑ1のゲートに供給されて
基準電流Ｉ1が生成され、制御信号Ｇ1がハイレベルであれば電位ＶDD1が電流源Ｑ1のゲー
トに供給されて基準電流Ｉ1の生成が停止する。

図８の選択回路２２は、メモリＭ2が出力する制御信号Ｇ2に応じて電位ＶG2および電位
ＶDD2の何れかを選択的に出力する手段である。選択回路２２は、選択回路２１と同様に
、制御信号Ｇ2がローレベル（電位ＶSS2）である場合に選択的にオン状態となって電流源
Ｑ2に電位ＶG2を供給するスイッチ２２１と、制御信号Ｇ2がハイレベル（電位ＶDD2）で
ある場合に選択的にオン状態となって電流源Ｑ2に電位ＶDD2を供給するスイッチ２２２と
を含む。したがって、第１実施形態と同様に、制御信号Ｇ2がローレベルであれば補正電
流Ｉ2が生成され、制御信号Ｇ2がハイレベルであれば補正電流Ｉ2の生成が停止する。以
上の形態によっても第１実施形態と同様の効果が奏される。

ところで、第１実施形態のようにメモリＭ1の電源電位ＶDD1・ＶSS1が電流源Ｑ1のゲー
トに直接的に供給される構成においては、基準電流Ｉ1の電流値を調整するためにメモリ
Ｍ1の電源電位ＶDD1・ＶSS1を変更する必要がある。同様に、補正電流Ｉ2の調整にはメモ
リＭ2の電源電位ＶDD2・ＶSS2の調整が必要となる。しかしながら、メモリＭ1・Ｍ2の電
源電位が変更されると、例えばメモリＭ1・Ｍ2を構成するトランジスタのオン抵抗など各
回路の時定数を決定する特性値が変化するから、メモリＭ1・Ｍ2の動作の速度やマージン
に影響を与える場合がある。したがって、基準電流Ｉ1や補正電流Ｉ2の調整の範囲が制約
される。これに対して本実施形態においては、電位ＶG1に応じて基準電流Ｉ1が調整され
、電位ＶG2に応じて補正電流Ｉ2が調整される。すなわち、メモリＭ1・Ｍ2の電源電位の
変更は不要であるから、メモリＭ1・Ｍ2の動作に影響を与えることなく基準電流Ｉ1や補
正電流Ｉ2を広い範囲にわたって調整できるという利点がある。

＜Ｃ：第３実施形態＞
ひとつの単位回路Ｕiに含まれる信号処理回路Ｃや電流源Ｑの個数は以上の例示に限定
されない。例えば、図９に示すように、ひとつの単位回路Ｕiが３個の信号処理回路Ｃ（
Ｃ1〜Ｃ3）と３個の電流源Ｑ（Ｑ1〜Ｑ3）とを含む構成も採用される。電流源Ｑはゲート
−ソース間の電圧に応じた補正電流Ｉ3を生成して接続点Ｚに供給するｐチャネル型の薄
膜トランジスタである。

図１０は、電位生成回路１６が生成する各電位の高低を示す概念図である。同図に示す
ように、本実施形態の電位生成回路１６は、図４の各電位に加えて３種類の電位（ＶDD3
・ＶSS3・ＶAN3）を生成する。電位ＶSS3は電位ＶDD2と同電位である。電位ＶAN3は電位
ＶSS3よりも高位であり、電流源Ｑ3のソースに供給される。電位ＶDD3は電位ＶAN3よりも
高位である。図１０に示すように、データ信号Ｄは第１実施形態と同様の電位ｄ1〜ｄ3と
電位ＶDD3に等しい電位ｄ4とを含む４種類の電位の何れかとなる。

図９に示すように、信号処理回路Ｃ3のメモリＭ3は電位ＶDD3と電位ＶSS3とを電源電位
として動作する。すなわち、メモリＭ3は、信号線１８から取り込んだデータ信号Ｄが電
位ｄ1〜ｄ3の何れかであればハイレベル（電位ＶDD3）の制御信号Ｇ3を出力する。このと
き電流源Ｑ3による補正電流Ｉ3の生成は停止するから、図１０に示すようにデータ信号Ｄ
と駆動電流ＩDRの電流値との関係は第１実施形態と同様となる。一方、データ信号Ｄが電
位ｄ4である場合、メモリＭ3からローレベル（電位ＶSS3）の制御信号Ｇ3が出力されるこ
とで電流源Ｑ3は補正電流Ｉ3を生成するから、基準電流Ｉ1と補正電流Ｉ2と補正電流Ｉ3
とを加算した駆動電流ＩDRが電気光学素子Ｅに供給される。電位ＶAN3は、電流源Ｑ3のゲ
ート−ソース間の電圧Ｖgs3（Ｖgs3＝ＶSS3−ＶAN3）が電流源Ｑ1の電圧Ｖgs1や電流源Ｑ
2の電圧Ｖgs2と同等となるように設定される。

図１１は、駆動電流ＩDRの波形を示すタイミングチャートである。同図に示すように、
電流源Ｑ3が補正電流Ｉ3を生成する補正期間Ｐ3は、期間Ｆの始点から開始する期間であ
って駆動期間Ｐ1や補正期間Ｐ2よりも短い期間（図１１のＴ1・Ｔ2）に設定される。した
がって、本実施形態によれば、単位回路Ｕiの規模を大幅に増大させることなく駆動電流
ＩDRの電流値を高精度に補正して各電気光学素子Ｅの階調を均一化することが可能である
。なお、図９においては第１実施形態に変更を加えた構成を例示したが、第２実施形態に
本実施形態の構成を適用してもよい。

＜Ｄ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。

（１）変形例１
以上の各形態においては駆動期間Ｐ1の始点と補正期間Ｐ2や補正期間Ｐ3の始点とが一
致する構成を例示したが、各期間のタイミングは適宜に変更される。例えば、図１２に示
すように、駆動期間Ｐ1の始点から遅延したタイミングで補正期間Ｐ2（第３実施形態では
補正期間Ｐ3）が開始する構成も採用される。また、駆動期間Ｐ1内に複数の補正期間（Ｐ
2・Ｐ3）を分散してもよい。なお、単位回路Ｕiから電気光学素子Ｅに至る配線には容量
や抵抗が付随するから、駆動電流ＩDRは駆動期間Ｐ1や補正期間（Ｐ2・Ｐ3）の始点にて
緩やかに立ち上がる。図６や図１１のように駆動期間Ｐ1および補正期間（Ｐ2・Ｐ3）の
双方が期間Ｆの始点から開始する構成によれば、図１２の構成と比較して駆動電流ＩDRの
波形の立ち上がりを高速化できるという利点がある。

（２）変形例２
以上の各形態においては１系統のデータ信号Ｄを時分割で単位回路Ｕ1〜Ｕnの各々に分
配する構成を例示したが、単位回路Ｕ1〜Ｕnの各々に対して個別のデータ信号Ｄが並列に
供給される構成としてもよい。また、単位回路Ｕiの構成は適宜に変更される。例えば、
ｎチャネル型のトランジスタを電流源Ｑとして利用してもよいし、相互に並列に接続され
た複数のトランジスタをひとつの電流源Ｑとして利用してもよい。ｎチャネル型のトラン
ジスタを電流源Ｑとして利用する場合には、例えば電気光学素子Ｅの陰極側に各電流源Ｑ
を配置した構成が好適に採用される。すなわち、電気光学素子Ｅの陽極は定電位に設定さ
れ、電気光学素子Ｅの陰極と電位VAN1との間にひとつの電流源Ｑが配置されるとともに当
該陰極と電位VAN2との間に別の電流源Ｑが配置される。

（３）変形例３
有機発光ダイオード素子は電気光学素子Ｅの例示に過ぎない。本発明に適用される電気
光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例え
ば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によっ
て駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エ
ミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electr
on-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素
子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子、エレクトロクロ
ミック素子など様々な電気光学素子を本発明に利用することができる。

＜Ｅ：応用例＞
次に、以上の各形態に係る電気光学装置Ｈを利用した画像形成装置の構成を説明する。
図１３は、以上の各形態に係る電気光学装置Ｈを採用した画像形成装置の構成を示す断
面図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の形態
に係る４個の電気光学装置Ｈ（ＨK，ＨC，ＨM，ＨY）と、各電気光学装置Ｈに対応する４
個の感光体ドラム７０（７０K，７０C，７０M，７０Y）とを具備する。ひとつの電気光学
装置Ｈは、これに対応した感光体ドラム７０の像形成面（外周面）と対向するように配置
される。なお、各符号の添字「K」「C」「M」「Y」は、黒（Ｋ）、シアン（Ｃ）、マゼン
ダ（Ｍ）、イエロー（Ｙ）の各顕像の形成に利用されることを意味している。

図１３に示すように、駆動ローラ７１１と従動ローラ７１２とには無端の中間転写ベル
ト７２が巻回される。４個の感光体ドラム７０は、相互に所定の間隔をあけて中間転写ベ
ルト７２の周囲に配置される。各感光体ドラム７０は、中間転写ベルト７２の駆動に同期
して回転する。

各感光体ドラム７０の周囲には、電気光学装置Ｈのほかにコロナ帯電器７３１（７３１
K，７３１C，７３１M，７３１Y）と現像器７３２（７３２K，７３２C，７３２M，７３２Y
）とが配置される。コロナ帯電器７３１は、これに対応する感光体ドラム７０の像形成面
を一様に帯電させる。この帯電した像形成面を各電気光学装置Ｈが露光することで静電潜
像が形成される。各現像器７３２は、静電潜像に現像剤（トナー）を付着させることで感
光体ドラム７０に顕像（可視像）を形成する。

以上のように感光体ドラム７０に形成された各色（黒・シアン・マゼンタ・イエロー）
の顕像が中間転写ベルト７２の表面に順次に転写（一次転写）されることでフルカラーの
顕像が形成される。中間転写ベルト７２の内側には４個の一次転写コロトロン（転写器）
７４（７４K，７４C，７４M，７４Y）が配置される。各一次転写コロトロン７４は、これ
に対応する感光体ドラム７０から顕像を静電的に吸引することによって、感光体ドラム７
０と一次転写コロトロン７４との間隙を通過する中間転写ベルト７２に顕像を転写する。

シート（記録材）７５は、ピックアップローラ７６１によって給紙カセット７６２から
１枚ずつ給送され、中間転写ベルト７２と二次転写ローラ７７との間のニップに搬送され
る。中間転写ベルト７２の表面に形成されたフルカラーの顕像は、二次転写ローラ７７に
よってシート７５の片面に転写（二次転写）され、定着ローラ対７８を通過することでシ
ート７５に定着される。排紙ローラ対７９は、以上の工程を経て顕像が定着されたシート
７５を排出する。

以上に例示した画像形成装置は有機発光ダイオード素子を光源（露光手段）として利用
しているので、レーザ走査光学系を利用した構成よりも装置が小型化される。なお、以上
に例示した以外の構成の画像形成装置にも電気光学装置Ｈを適用することができる。例え
ば、ロータリ現像式の画像形成装置や、中間転写ベルトを使用せずに感光体ドラムからシ
ートに対して直接的に顕像を転写するタイプの画像形成装置、あるいはモノクロの画像を
形成する画像形成装置にも電気光学装置Ｈを利用することが可能である。

なお、電気光学装置Ｈの用途は像担持体の露光に限定されない。例えば、電気光学装置
Ｈは、原稿などの読取対象に光を照射する照明装置として画像読取装置に採用される。こ
の種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコード
リーダ、あるいはＱＲコード（登録商標）のような二次元画像コードを読む二次元画像コ
ードリーダがある。

本発明の電気光学装置は、各種の電子機器の表示装置としても利用される。本発明が適
用される電子機器としては、例えば、可搬型のパーソナルコンピュータ、携帯電話機、携
帯情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ
、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、
ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ
、複写機、ビデオプレーヤ、タッチパネルを備えた機器などがある。

第１実施形態に係る画像形成装置の部分的な構造を示す斜視図である。 電気光学装置の構成を示すブロック図である。 選択信号とデータ信号との関係を示すタイミングチャートである。 電位生成回路が生成する各電位の高低を示す概念図である。 単位回路の構成を示すブロック図である。 駆動電流の波形を説明するためのタイミングチャートである。 対比例に係る単位回路の構成を示すブロック図である。 第２実施形態に係る単位回路の構成を示すブロック図である。 第３実施形態に係る単位回路の構成を示すブロック図である。 電位生成回路が生成する各電位の高低を示す概念図である。 駆動電流の波形を説明するためのタイミングチャートである。 変形例に係る駆動電流の波形を示すタイミングチャートである。 画像形成装置の構造を示す断面図である。 従来の技術における基準電流と補正電流との関係を示す概念図である。

符号の説明

Ｈ……電気光学装置、１２……制御回路、１４……選択回路、１６……電位生成回路、１
８……信号線、Ｕ……単位回路、Ｅ……電気光学素子、Ｃ（Ｃ1，Ｃ2，Ｃ3）……信号処
理回路、ＳＷ……スイッチ、Ｍ（Ｍ1，Ｍ2，Ｍ3）……メモリ、Ｑ（Ｑ1，Ｑ2，Ｑ3）……
電流源、Ｉ1……基準電流、Ｉ2……補正電流、ＩDR……駆動電流、２１，２２……選択回
路。

Claims (6)

1. 第１電源電位と当該第１電源電位とは異なる第２電源電位とを生成する電位生成回路と
   、
   ３以上のレベルの何れかとなるデータ信号に応じて第１高電位および第１低電位を選択
   的に出力する第１信号処理回路と、
   前記第１高電位とは異なる第２高電位および前記第１低電位とは異なる第２低電位を前
   記データ信号に応じて選択的に出力する第２信号処理回路と、
   前記第１信号処理回路の出力と前記第１電源電位とに対応した基準電流を生成する第１
   電流源と、
   前記第２信号処理回路の出力と前記第２電源電位とに対応した補正電流を生成する第２
   電流源と、
   前記基準電流と前記補正電流とに応じた階調となる電気光学素子と
   を具備する電気光学装置。
2. 前記第１信号処理回路は、前記第１高電位と前記第１低電位とを論理レベルとして前記
   データ信号に応じて前記第１高電位および前記第１低電位を選択的に出力する第１論理回
   路を含み、
   前記第２信号処理回路は、前記第２高電位と前記第２低電位とを論理レベルとして前記
   データ信号に応じて前記第２高電位および前記第２低電位を選択的に出力する第２論理回
   路を含む
   請求項１に記載の電気光学装置。
3. 前記第１低電位と前記第２高電位とは同電位であり、
   前記データ信号は、前記第１高電位と前記第１低電位と前記第２低電位との何れかのレ
   ベルとなる
   請求項２に記載の電気光学装置。
4. 前記第１論理回路の出力に応じて第１オン電位または第１オフ電位を選択する第１選択
   回路と、
   前記第１オン電位とは異なる第２オン電位または前記第１オフ電位とは異なる第２オフ
   電位を前記第２論理回路の出力に応じて選択する第２選択回路とを具備し、
   前記第１電流源は、前記第１選択回路が選択した電位と前記第１電源電位とに基づいて
   基準電流を生成し、前記第２電流源は、前記第２選択回路が選択した電位と前記第１電源
   電位とに基づいて補正電流を生成する
   請求項２または請求項３に記載の電気光学装置。
5. 前記第１電流源は、前記第１電源電位がソースに供給されるとともにゲートが前記第１
   信号処理回路の出力に応じた電位となるトランジスタであり、
   前記第２電流源は、前記第２電源電位がソースに供給されるとともにゲートが前記第２
   信号処理回路に出力に応じた電位となるトランジスタである
   請求項１から請求項４の何れかに記載の電気光学装置。
6. 請求項１から請求項５の何れかに記載の電気光学装置を具備する電子機器。
   
   
   
   
   

Images