JP2007295730A

JP2007295730A - インバータ回路

Info

Publication number: JP2007295730A
Application number: JP2006121148A
Authority: JP
Inventors: Takeshi Hatakeyama; 剛畠山
Original assignee: Sumida Corp
Current assignee: Sumida Corp
Priority date: 2006-04-25
Filing date: 2006-04-25
Publication date: 2007-11-08
Anticipated expiration: 2026-04-25
Also published as: EP2012421A1; US8013536B2; JP4841302B2; CN101432959A; EP2012421A4; WO2007125839A1; US20090153072A1; EP2012421B1; KR20080109856A

Abstract

【課題】放電灯駆動用のインバータ回路において、生産効率の低下、基板再製作に伴う製造コストの増大を回避でき、共振周波数の変更要求に迅速に対応できるようにする。
【解決手段】回路基板７の裏面側に配された導体パターン９Ｂの各小領域９Ｂ１〜９Ｂ５からは各々引出配線パターン１０が伸びており、各引出配線パターン１０は、途中でスルーホール１１によって回路基板７の表面側に取り出される。表面側に取り出された各引出配線パターン１０は、ジャンパパッド１２を介して低圧側の端子部８に接続されている。ジャンパパッド１２をハンダによってショート状態とすることにより、所望の小領域９Ｂ１〜９Ｂ５を機能させることが可能となる。各小領域９Ｂ１〜９Ｂ５は、機能させたときに、各々例えば１ｐＦの容量を有するように構成され、パターンコンデンサ９としての容量は、ショート状態としたジャンパパッド１２の数に比例した容量とされる。
【選択図】図１

Description

本発明は、放電灯を駆動するインバータ回路に関し、特に、液晶表示パネルにおけるバックライト用放電灯のインバータ駆動を行うインバータ回路に関するものである。

近年、液晶ＴＶ、パソコン表示面等に使用される各種液晶表示パネルのバックライト用冷陰極放電ランプ（以下、単に放電灯と称する）を駆動するインバータ回路として各種のものが知られている（例えば、下記特許文献１参照）。

ところで、このようなインバータ回路においては、放電灯に直列に接続された、２次側容量成分とトランス２次巻線のインダクタンス成分により決定される共振周波数ｆ＝１/（２π（ＬＣ）^１/２）が、インバータを駆動する際の管電流および効率を決定する重要なファクタとなっている。すなわち、例えば、高効率でインバータ回路を駆動させるためには共振周波数近傍で動作させるのが好ましいが、このためには、トランスのインダクタンス成分または２次側容量成分の調整が必要となる。

従来、このような共振周波数調整を、インダクタンス成分の値を調整することにより行う場合には、例えばトランスの２次巻線の巻回数を変更するようにしていた。一方、共振周波数調整を、２次側容量成分の値を調整することにより行う場合には、例えば２次側高圧ラインにコンデンサを付加するようにしていた。

また、下記特許文献１には放電灯に接続されるバラストコンデンサをパターンコンデンサにより構成したものが示されている。勿論、上記２次側容量成分を上記パターンコンデンサにより形成することは可能であり、このようなパターンコンデンサを使用した場合に、上記２次側容量成分を調整する必要が生じた際には、このパターンを再度作り直すべく基板の設計変更を行うこととなる。

特開２００５−３２２４７９号公報

しかしながら、インダクタンス成分の値をトランス２次巻線の巻回数を変えることにより調節する場合には、巻回数の変更により、生産速度が大幅に低下し、量産現場で実際に採用することは難しい。
また、上述した２次側高圧ラインにコンデンサを付加する方策においては、コンデンサ端子と配線パターンの間でのハンダ付け不良を防止するために、手間と時間のかかる作業を強いられることになり、結果として生産速度の低下を招来する。

この点、パターンコンデンサの容量成分を変更する場合には、上記２つの方策のような問題は発生しないが、共振周波数を変更する度に回路基板を設計変更し、生産し直すのでは、製造コストの増大につながるとともに、該共振周波数の変更要求に迅速に対応することが困難である。

本発明は上記事情に鑑みなされたもので、生産効率の低下、および基板再製作に伴う製造コストの増大を回避でき、共振周波数の変更要求に迅速に対応することができるインバータ回路を提供することを目的とするものである。

本発明のインバータ回路は、放電灯を駆動するインバータ回路であって、
該インバータ回路のトランス２次側において、該放電灯の駆動に係る、共振周波数を決定する静電容量を、回路基板の対向する表裏領域に設けた導体パターンからなるパターンコンデンサにより形成し、
前記パターンコンデンサを構成する導体パターンのうち、表裏いずれか一方を、複数の領域に分割してなることを特徴とするものである。

また、前記複数の領域の各々に対して引出用配線パターンが付設され、
該引出用配線パターンの途中には、微小間隔をあけて配線パターンが対向するジャンパパッドが設けられていることが好ましい。

また、前記引出用配線パターンが、前記ジャンパパッドを介して低圧側に接続されることが好ましい。

また、前記引出用配線パターンは、前記基板の表裏いずれか一方側から他方側へスルーホールを介して引き回されており、前記ジャンパパッドが、部品実装側の面に配されていることが好ましい。

さらに、本発明のインバータ回路は、放電灯を駆動するインバータ回路であって、
トランスの２次巻線の一端側に接続される回路基板の対向する表裏領域に設けた導体パターンからなるパターンコンデンサを備え、
該パターンコンデンサの一方の該導体パターンは複数に分割され、該複数に分割された導体パターンの小領域の各々に接続され、ジャンパパッドをショートさせるか否かにより、該パターンコンデンサの静電容量を可変とすることを特徴とするものである。

本発明のインバータ回路においては、トランス２次側において、容量成分を形成するコンデンサとして回路基板上のパターンコンデンサを用いており、このパターンコンデンサを構成する導体パターンのうち、表裏いずれか一方を、複数の領域に分割するように構成してなる。このように、導体パターンを複数の領域に分割することにより、分割した導体パターンの各面積に対応した容量成分を形成することができる。そして、これら分割した各領域毎に機能させるか否かを決定することにより、生産速度の低下、および基板再製作に伴う製造コストの増大を回避しつつ、共振周波数の変更要求に迅速に対応することが可能となる。

また、分割した各領域毎に機能させるか否かを決定するために、低圧側に接続され得る引出用配線パターンを付設するとともに、引出用配線パターンの途中に、微小間隔をあけて配線パターンが対向してなるジャンパパッドを設けるようにすれば、このジャンパパッドの各スリット毎に、ハンダで間を埋めるか否かを決定することにより、容量の増減を容易に調整することができる。

以下、本発明の実施形態について、添付図面を参照しつつ説明する。
本実施形態のインバータ回路は、放電灯（冷陰極放電ランプ：ＣＣＦＬ）を放電、点灯させるためのインバータトランスを搭載した放電灯駆動回路である。

このインバータ回路の主要部は、回路基板に搭載されており、またトランス２次側の一端側が放電灯の一端部に接続されるように、かつ制御用ＩＣの所定端子が、放電灯の他端部に接続されるように構成されている。具体的には、例えば図２に示すような、回路構成とされている。
すなわち、この駆動回路は、昇圧トランス２２、トランジスタＴＲおよび駆動用ＩＣ２３を用いて、放電灯２１を駆動するものである。

このインバータ回路では、入力端子Ｉ_１、Ｉ_２間に直流電圧を印加し、昇圧トランス２２の１次巻線４１の両端に印加された電圧に基づき、トランジスタＴＲのスイッチング動作を用いて、昇圧トランス２２の２次巻線４２の両端に高電圧を発生させ、この高電圧により放電灯２１を駆動点灯するものである。このようなインバータ回路においては、昇圧トランス２２の２次巻線４２の高圧側端部において、放電灯２１とは並列に容量成分が付加されており、本発明のインバータ回路では、この容量成分をパターンコンデンサ９により形成している。

このパターンコンデンサ９は、放電灯の共振周波数を決定する機能を有し、回路基板７の一部により形成されている。

すなわち、図１に示すように、回路基板７の表面および裏面の対向する位置には電極として機能する導体パターン９Ａ、９Ｂが設けられており、導体パターン間に誘電体層（絶縁基板）を介在させたパターンコンデンサ９として機能するようになっている。ここで、表面側に位置する導体パターン９Ａは、全体が導通状態とされ、高圧側に接続されている。一方、裏面側に位置する導体パターン９Ｂは、スリット（パターンが形成されていない細長領域）によって、同等程度の面積よりなる小領域９Ｂ１〜９Ｂ５に分割されており、各小領域９Ｂ１〜９Ｂ５は、各々引出配線パターン１０を介してトランス低圧側（またはグラウンドＧＮＤ）に接続され得るようになっている。

ここで、一般に、コンデンサの静電容量Ｃは、下式（１）により表される。
Ｃ＝ε×Ｓ／ｄ（１）
ここで、
ε：誘電率
Ｓ：電極の面積
ｄ：電極間の距離

ここに、図３に示す如き一般のパターンコンデンサ１９の容量Ｃは、導体パターン１９Ａ、１９Ｂの対向する領域の面積Ｓに比例し、導体パターン１９Ａ、１９Ｂの間隔ｄに反比例する。ここで、導体パターン１９Ａ、１９Ｂの間隔ｄは回路基板１７の厚みに相当し、この厚みは一定である。一方、導体パターン１９Ａ、１９Ｂの対向する領域の面積Ｓも一定であるから、結局、パターンコンデンサ１９の容量Ｃは常に一定となる。これでは、共振周波数を変更したいとき等に対応することができず不便である。

そこで、本実施形態のインバータ回路のパターンコンデンサ９においては、図１に示すように、裏面側に位置する導体パターン９Ｂを、例えば５つの小領域９Ｂ１〜９Ｂ５に分割することで容量Ｃを変更可能としている。すなわち、上記容量Ｃを決定するためのファクタである面積Ｓは、実際に機能しているものについての面積であるから、結局、上記容量Ｃの値は、導体パターン９Ｂのうち、いくつの小領域９Ｂ１〜９Ｂ５を、機能させるかということによることになる。すなわち、５つの小領域９Ｂ１〜９Ｂ５のうち、例えば１つの小領域を機能させた場合と、５つの小領域を機能させた場合とでは、各小領域が互いに略同等の面積を有するものとすれば、後者は前者の５倍の容量を有することになる。

ここで、「小領域９Ｂ１〜９Ｂ５を機能させる」とは、小領域９Ｂ１〜９Ｂ５を、電気的に低圧側（あるいはＧＮＤ）に接続せしめて、容量成分を発生させることを意味する。すなわち、回路基板７の裏面側に配された導体パターン９Ｂの各小領域９Ｂ１〜９Ｂ５からは各々引出配線パターン１０が伸びており、各引出配線パターン１０は、途中でスルーホール１１によって回路基板７の表面側に取り出される。表面側に取り出された各引出配線パターン１０は、ジャンパパッド１２を介して低圧側（あるいはＧＮＤ）の端子部８に接続されている。

ここで、ジャンパパッドとは、ハンダを着設することで、オープン・ショートが可能なスリットを設けたパターンを意味し、このスリット部分に溶融したハンダを盛ることでジャンパパッドの両側パターンが導通するものである。
したがって、このようにしてジャンパパッド１２をハンダによってショート状態とすることにより、所望の小領域９Ｂ１〜９Ｂ５を機能させることが可能となる。

なお、各小領域９Ｂ１〜９Ｂ５は、機能させたときに、各々例えば１ｐＦの容量を有するように構成する。

また、上記引出配線パターン１０を、スルーホール１１によって回路基板７の裏面側から表面側に取り出すようにしているのは、通常、回路基板７に取り付けられる部品（電源部、制御部、トランス部等のインバータ回路を構成する部品）は表面側に集められており、裏面側はフラットな状態となっているため、ハンダ付け処理を施す場合においては、裏面側を作業台上に沿わせて、表面側に位置するジャンパパッド１２に対してハンダ付けを行うようにすることを想定したものである。

また、上記各小領域９Ｂ１〜９Ｂ５を低圧側のパターンに設けたのは、高圧側のパターンに設けた場合に比べて、絶縁性、電位安定性および安全性に優れているからである。

なお、本発明のインバータ回路は、上記実施形態のものに限られるものではなく、種々の態様の変更が可能である。例えば、上記実施形態のものでは、複数の領域に分割してなる導体パターンにおいて、ジャンパパッドのハンダ付け作業を行う毎に、コンデンサの静電容量が増加するように構成されているが、これとは逆に、最初は、複数の領域の全てが機能するように構成されていて、この後、ハンダ付け作業等の処理を施す度にコンデンサの静電容量が減少するように構成してもよい。この場合、例えば各ジャンパパッドの対向する配線パターンが、抵抗素子を介して接続されるように構成しておいて、必要に応じて、適切な数の抵抗素子を外すことにより、コンデンサの静電容量を所望のものとすることができる。

また、導体パターンの分割された小領域の形状は上記実施形態のものに限られるものではなく、略正方形状の導体パターンを、その各辺に対して斜めに配された複数本のスリットにより分割するようにしてもよい。

また、各小領域は、必ずしも同様の面積を有するものとせずともよい。例えば、５分割した各小領域の容量（面積）として、１ｐＦ、２ｐＦ、３ｐＦ、４ｐＦおよび５ｐＦのものを各々１つずつ設けるようにし、いずれの小領域を機能させるかによって、１ｐＦ〜１５ｐＦまでの、いずれの整数値についても設定することが可能となるようにしてもよい。

また、上記ジャンパパッドの形状としても、勿論上記実施形態のものに限られるものではなく、種々の形状のものとすることが可能である。

さらに、上記実施形態のものでは、回路基板の裏面側に配された導体パターンを複数に分割するようにしているが、回路基板の表面側に配された導体パターンを複数に分割するようにしてもかまわない。

また、導体パターンからの引出配線パターンは、必ずしも、回路基板の一方の面側から他方の面側に引き回すように構成せずともよい。

また、上記実施形態においては、図２に示すインバータ回路について説明しているが、放電灯を駆動し得る回路であれば、いかようにも構成を変更することができる。

また、本発明のインバータ回路の基本的思想は、スイッチング電源、ＤＣ−ＤＣコンバータ等のコンデンサを使用する種々の回路に適用することが可能である。

本発明の実施形態に係るインバータ回路のうち、パターンコンデンサの構成を示す概略図本発明の実施形態に係るインバータ回路の概略構成を示す図従来のパターンコンデンサの構成を示す概略図

符号の説明

７、１７回路基板
８端子部
９、１９パターンコンデンサ
９Ａ、１９Ａ導体パターン（基板表面側）
９Ｂ、１９Ｂ導体パターン（基板裏面側）
９Ｂ１、９Ｂ２、９Ｂ３、９Ｂ４、９Ｂ５小領域
１０引出配線パターン
１１スルーホール
１２ジャンパパッド
２１放電灯
２２昇圧トランス
２３駆動用ＩＣ
４１１次巻線
４２２次巻線
ＴＲトランジスタ

Claims

放電灯を駆動するインバータ回路において、
該インバータ回路のトランス２次側において、該放電灯の駆動に係る共振周波数を決定する静電容量成分を、回路基板の対向する表裏領域に設けた導体パターンからなるパターンコンデンサにより形成し、
前記パターンコンデンサを構成する導体パターンのうち、表裏いずれか一方を、複数の領域に分割してなることを特徴とするインバータ回路。
前記複数の領域の各々に対して引出用配線パターンが付設され、
該引出用配線パターンの途中には、微小間隔をあけて配線パターンが対向するジャンパパッドが設けられていることを特徴とする請求項１記載のインバータ回路。
前記引出用配線パターンが、前記ジャンパパッドを介して低圧側に接続されることを特徴とする請求項２記載のインバータ回路。
前記引出用配線パターンは、前記基板の表裏いずれか一方側から他方側へスルーホールを介して引き回されており、前記ジャンパパッドが、部品実装側の面に配されていることを特徴とする請求項２または３記載のインバータ回路。
放電灯を駆動するインバータ回路において、
トランスの２次巻線の一端側に接続され、回路基板の対向する表裏領域に設けた導体パターンからなるパターンコンデンサを備え、
該パターンコンデンサの一方の該導体パターンは複数に分割され、該複数に分割された導体パターンの小領域の各々に接続されたジャンパパッドをショートさせるか否かにより、該パターンコンデンサの静電容量を可変とすることを特徴とするインバータ回路。