KR20100111137A - 표시 장치 및 그의 구동 방법 - Google Patents

표시 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20100111137A
KR20100111137A KR1020090029544A KR20090029544A KR20100111137A KR 20100111137 A KR20100111137 A KR 20100111137A KR 1020090029544 A KR1020090029544 A KR 1020090029544A KR 20090029544 A KR20090029544 A KR 20090029544A KR 20100111137 A KR20100111137 A KR 20100111137A
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
ceramic capacitor
voltage
substrate
wiring
Prior art date
Application number
KR1020090029544A
Other languages
English (en)
Other versions
KR101627292B1 (ko
Inventor
김성일
구정훈
전인한
황준호
김은정
김충화
유리나
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090029544A priority Critical patent/KR101627292B1/ko
Priority to US12/604,008 priority patent/US20100254108A1/en
Publication of KR20100111137A publication Critical patent/KR20100111137A/ko
Application granted granted Critical
Publication of KR101627292B1 publication Critical patent/KR101627292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

적층 세라믹 콘덴서의 진동 및 소음의 발생을 방지하는 구조의 표시 장치 및 표시 장치의 구동 방법이 제공된다. 표시 장치는, 영상을 표시하는 표시 패널과, 기판과, 기판 상에 실장되며 제1 전류가 인가되는 제1 적층 세라믹 콘덴서과, 제1 적층 세라믹 콘덴서와 병렬로 배치되고 제2 전류가 인가되는 제2 적층 세라믹 콘덴서를 포함하여, 표시 패널에 구동 신호를 인가하는 구동 보드를 포함하되, 제1 전류와 제2 전류는 방향이 서로 반대이다.
적층 세라믹 콘덴서, 표시 장치, 소음 방지

Description

표시 장치 및 그의 구동 방법{Display device and method of driving the same}
본 발명은 표시 장치 및 그의 구동 방법에 관한 것으로서, 더욱 상세하게는 적층 세라믹 콘덴서의 진동 및 소음의 발생을 방지하는 구조의 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display : LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display : FPD) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 영상을 표시하는 장치이다.
액정 표시 장치는 공통 전극을 포함하는 공통 전극 표시판과 박막 트랜지스터 어레이를 포함하는 박막 트랜지스터 표시판을 포함한다. 공통 전극 표시판과 박막 트랜지스터 표시판은 서로 대향하도록 배치되며, 두 표시판 사이에는 액정층이 개재된다. 이와 같은 액정 표시 장치는 두 표시판 사이에 전압을 인가하면 액정층의 액정 분자들이 재배열되면서 빛의 투과량을 조절하여 영상을 표시하게 된다. 다 만, 액정 표시장지는 비발광소자로서 자체 발광을 할 수 없기 때문에 박막 트랜지스터 표시판의 하부에 빛을 공급하는 백라이트 유닛을 배치한다.
또한, 액정 표시 장치 내에는 액정 패널을 구동하기 위한 각종 구동 회로를 포함하는 인쇄 회로 기판이 포함된다. 이러한 인쇄 회로 기판에는 구동 회로를 구성하기 위한 수많은 부품과 배선이 배치되어야 하며, 이에 따라 협소한 공간에 부품과 배선을 효과적으로 배치할 필요성이 있다.
협소한 공간에 각종 소자를 효과적으로 배치하기 위하여 각 소자 사이의 공간이 최소화도록 소자를 배치한다. 그러나, 부품과 부품, 부품과 배선, 배선과 배선 등의 거리가 상대적으로 가까워지면서 서로 전기적으로 영향을 주는 전기적 간섭 등의 문제가 발생할 수 있다.
특히, 적층 세라믹 콘덴서(multi-layer ceramic condenser)는 전압이 인가되면 전계의 인가 방향으로 팽창과 수축이 반복하여 진동을 유발하게 된다. 이와 같은 적층 세라막 콘덴서의 팽창과 수축은 압전효과(Piezo effect)에 의해 발생될 수 있다. 적층 세라믹 콘덴서는 인접한 적층 세라믹 콘덴서와 공진을 일으키게 될 경우, 진동과 소음을 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는 적층 세라믹 콘덴서의 진동 및 소음의 발생을 방지하는 구조의 표시 장치를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 적층 세라믹 콘덴서의 진동 및 소음의 발생을 방지하는 구조의 표시 장치의 구동 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예 따른 표시 장치는, 영상을 표시하는 표시 패널과, 기판과, 상기 기판 상에 실장되며 제1 전류가 인가되는 제1 적층 세라믹 콘덴서과, 상기 제1 적층 세라믹 콘덴서와 병렬로 배치되고 제2 전류가 인가되는 제2 적층 세라믹 콘덴서를 포함하여, 상기 표시 패널에 구동 신호를 인가하는 구동 보드를 포함하되, 상기 제1 전류와 상기 제2 전류는 방향이 서로 반대이다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예 따른 표시 장치의 구동 방법은, 기판 상에 서로 병렬로 배치된 제1 및 제2 적층 세락믹 콘덴서에 각각 제1 및 제2 전류를 인가하여 구동 신호를 출력하고, 상기 구동 신호를 이용하여 표시 패널에서 영상을 표시하는 것을 포함하되, 상기 제1 전류의 방향과 상기 제2 전류의 방향은 서로 반대이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다 른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1 및 도 2를 참조하여, 본 발명의 제1 실시예에 따른 표시 장치에 대하여 상세히 설명한다. 도 1은 본 발명의 제1 실시예에 따른 표시 장치의 블록도이고, 도 2는 도 1의 표시 장치에 포함되는 DC-DC 컨버터의 회로도이다.
본 발명의 제1 실시예에 따른 표시 장치(1)는 외부의 그래픽 콘트롤러(미도시)에 의해 제공되는 소정의 화상 정보를 표시 패널(60)을 통해 표시한다. 이러한 표시 장치(1)는 AC-DC 정류부(10), DC-AC 인버터(30), DC-DC 컨버터(20), 공통 전압 발생부(40), 감마 전압 발생부(41), 게이트 신호 발생부(42), 표시 패널(60), 데이터 드라이버부(61), 게이트 드라이버부(62), 및 백라이트부(50)를 포함한다.
AC-DC 정류부(10)는 100~240V의 교류 전압을 인가받아 500 ~ 600V 정도의 범 위를 갖는 고압의 직류 전압으로 변환하고, 이렇게 변환된 직류 전압을 DC-AC 인버터(30) 및 DC-DC 컨버터(20)에 제공한다. 이와 같은 AC-DC 정류부(10)는 역률 보정(PFC)을 구비하는 것으로서, 다이오드 정류기(diode rectifier)나 액티브 PWM 정류기(active Pulse　Width　Modulation rectifier) 등으로 구현된다.
DC-AC 인버터(30)는 램프(미도시)를 구동하기 위한 구동 전압을 공급한다. 이와 같은 DC-AC 인버터(30)는 AC-DC 정류부(10)에서 생성된 고압의 직류 전원 전압을 램프(미도시) 구동에 적합한 전압 레벨을 갖도록 변경하여 출력한다.
한편, DC-AC 인버터(30)는 전압의 레벨을 변경할 뿐만 아니라, AC-DC 정류부(10)에서 생성된 고전압의 직류 전원을 백라이트에 맞는 교류 전압으로 변경하여 출력한다. 이와 같은, DC-AC 인버터(30)는 로이어 인버터(royer inverter), 푸쉬풀 인버터(push-pull inverter), 하프 브리지 인버터(half-bridge inverter), 풀 브리지 인버터(full-bridge inverter) 등을 사용할 수 있다.
DC-DC 컨버터(20)는 AC-DC 정류부(10)에서 생성된 고전압의 직류 전원의 레벨을 변환하여 펄스 신호(Lx) 또는 아날로그 전원 전압(AVDD)을 생성하여, 공통 전압 발생부(40), 감마 전압 발생부(41) 및 게이트 신호 발생부(42)로 전달한다. 공통 전압 발생부(40), 감마 전압 발생부(41) 및 게이트 신호 발생부(42)는 펄스 신호(Lx) 또는 아날로그 전원 전압(AVDD)을 이용하여, 각각 공통 전압(Vcom), 감마 전압(VDD) 및 게이트 온/오프 신호(Von, Voff)를 생성한다.
도 2를 참조하여 구체적으로 설명하면, DC-DC 컨버터(20)는 부스트 회로(21), 피드백 전압 발생 회로(22), 보상 회로(23) 및 리플 방지부(24)를 포함한 다. 부스트 회로(21)는 입력부(IN), 제어부(SHDN), 스위치부(SW), 피드백부(FB), 및 접지부(GND)를 포함하는 하나의 집적회로(Integrate Circuit: IC)인 제어칩(25)과 인덕터(L1), 다이오드(D1), 입력 캐패시터(C1) 및 출력 캐패시터(C2)를 포함한다.
입력부(IN)를 통하여 소정의 입력 전원 전압(Vin)을 입력 받으면, 제어부(SHDN)는 이렇게 입력 받은 입력 전원 전압(Vin)을 이용하여 DC-DC 컨버터(20)의 동작을 제어하기 위한 제어 신호를 발생시킨다.
또한, 스위치부(SW)는 내부 또는 외부에 형성되는 스위칭 소자(미도시)에 연결되어 부스트 회로(21)의 동작을 제어하여, 입력 전원 전압(Vin)을 펄스 신호(Lx)로 전압 레벨을 변환시킨다. 이러한 스위치부(SW)는 외부로부터 입력되는 스위치 제어 신호에 따라 스위칭 동작된다. 이때 스위치부(SW)는 엔모스 트랜지스터(NMOS)로 구성될 수 있다. 엔모스 트랜지스터의 드레인 단자는 피드백 전압 발생 회로(22)에 연결되고, 소오스 단자는 그라운드 단자에 연결되며, 게이트 단자는 스위치 제어 신호를 입력 받도록 연결된다. 이와 같은 스위치부(SW)의 동작에 의해 입력 전원 전압(Vin)은 부스팅 되어 펄스 신호(Lx)를 발생시키며, 이러한 펄스 신호(Lx)는 다이오드(D1)와 출력 캐패시터(C2)에 의해 아날로그 전원 전압(AVDD)의 형태로 변환된다. 여기서, 펄스 신호(Lx)는 아날로그 전원 전압(AVDD)의 소스 신호가 되는 스위칭 파형으로서, 소정의 레벨을 갖는 직교 파형을 말한다. 이러한 펄스 신호(Lx)는 게이트 신호 발생부(42) 내의 전하 펌핑(charge pumping) 회로의 펄스 신호로도 사용된다.
피드백부(FB)는 피드백 전압 발생 회로(22)로부터 인가되는 피드백 전압(Vfb)을 입력 받아 스위치부(SW)에 전달한다. 이때, 피드백 전압(Vfb)은 아날로그 전원 전압(AVDD)이 피드백 전압 발생 회로(22)를 통해 분압되어 발생된다.
이와 같은, 입력부(IN), 제어부(SHDN), 스위치부(SW), 피드백부(FB), 및 접지부(GND)은 상술한 바와 같이 각각의 기능을 하나의 칩으로 형성하는 집적 회로(IC)로 형성될 수 있으며, 각각의 기능을 갖는 별도의 회로로 구성될 수 있다.
이밖에, 부스트 회로(21)에 포함되는 인덕터(L1)는 일단에 입력 전압(Vin)이 인가되는 입력 전압 노드를 포함하여 입력 전하를 저장하며, 타단부는 스위치부(SW)를 포함하는 제어칩(215)에 커플링된다.
입력 전원 전압(Vin)은 인덕터(L1)와 연결된 스위칭부(SW)에 의해 펄스 신호(Lx)로 변환되며, 이렇게 생성된 펄스 신호(Lx)는 다이오드(D1)를 통해 정류되어 아날로그 전원 전압(AVDD)을 출력한다. 이때, 입력 캐패시터(C1)와 출력 캐패시터(C2)는 각각 안정화된 입력 전원 전압(Vin)과 아날로그 전원 전압(AVDD)을 제공하기 위하여 부가된다.
피드백 전압 발생 회로(22)는 외부로부터 제공되는 스위치 제어 신호에 따라 아날로그 전원 전압(AVDD)을 생성하기 위한 피드백 전압(Vfb)을 생성하여, 제어칩(25)의 피드백부(FB)로 출력하는 역할을 한다. 이러한 피드백 전압 발생 회로(22)는 제1 및 제2 분압 저항(R1, R2)으로 이루어 질 수 있다.
이와 같은 제1 및 제2 분압 저항(R1, R2)은 아날로그 전원 전압(AVDD)을 소정의 비율로 분압하여 피드백 전압(Vfb)을 생성한다. 또한, 피드백 전압 발생 회 로(22)는 제1 및 제2 분압 저항(R1, R2) 이외에도 필요에 따라 미세한 전압 조절을 위해 하나 이상의 저항을 추가할 수 있으며, 아날로그 전원 전압(AVDD)의 안정성을 높이기 위하여 캐패시터를 추가할 수 있다.
보상 회로(23)는 아날로그 전원 전압(AVDD)의 부하 변화에 따른 출력의 변동을 조절하기 위한 것으로서, 저항(R3)과 캐패시터(C3)를 포함하여 구성된다.
리플 방지부(24)는 아날로그 전원 전압(AVDD)에 리플이 발생하는 것을 방지하는 역할을 하는 것으로서, 일단에 아날로그 전원 전압(AVDD)이 인가되고 타단에 접지 전압(GND)이 인가되는 복수의 적층 세라믹 콘덴서(MC1 ~MCn)를 포함한다.
복수의 적층 세라믹 콘덴서(MC1 ~MCn)는 서로 인접하여 병렬로 연결된다. 각각의 적층 세라믹 콘덴서(MC1 ~MCn)는 전류가 인가되면 압전 효과에 의해 진동이 발생될 수 있으며, 적층 세라믹 콘덴서(MC1 ~MCn)는 인접한 적층 세라믹 콘덴서(MC1 ~MCn)와 서로 공진을 하면서 진동이 증폭되어 소음을 유발할 수 있다. 따라서, 복수의 적층 세라믹 콘덴서(MC1 ~MCn)는 인접한 적층 세라믹 콘덴서의 전류 방향을 서로 반대로 하여, 진동을 서로 상쇄 시킬 수 있다. 즉, 복수의 적층 세라믹 콘덴서(MC1 ~MCn)를 서로 병렬로 배치하고, 인접한 적층 세라믹 콘덴서에 서로 반대 전류를 인가함으로써, 진동에 의한 소음을 방지할 수 있다.
적층 세라믹 콘덴서(MC1 ~MCn)의 구조 및 배치에 관해서는 구체적으로 후술한다.
다시 도1을 참조하여, 공통 전압 발생부(40)는 DC-DC 컨버터(20)로부터 레벨 변환된 직류 전원을 이용하여 공통 전압(Vcom)을 발생시켜 표시 패널(60)에 공급한 다.
감마 전압 발생부(41)는 DC-DC 컨버터(20)로부터 아날로그 전원 전압(AVDD)을 인가 받아 감마 전압(VDD)을 생성하여 데이터 드라이버부(61)로 공급한다.
데이터 드라이버부(61)는 감마 전압 발생부(41)로부터 제공되는 감마 전압(VDD)을 이용하여 디스플레이를 위한 화상 신호를 감마 보정하고, 감마 보정된 화상 신호를 표시 패널(60)에 출력한다.
게이트 신호 발생부(42)는 DC-DC 컨버터(20)로부터 아날로그 전원 전압(AVDD)과 펄스 신호(Lx)를 제공받아 게이트를 작동하기 위한 게이트 온/오프 신호(Von, Voff)를 발생시킨다.
게이트 드라이버부(62)는 게이트 온/오프 신호(Von, Voff)를 표시 패널(600)의 게이트 선에 인가하여 게이트 선에 연결된 스위칭 소자를 작동시킨다.
표시 패널(60)은 데이터 드라이버부(61)와 게이트 드라이버부(62)로부터 각각 전기적 신호를 인가 받아 화면에 영상을 표시한다. 이러한 표시 패널(600)은 공통 전극 표시판과 박막 트랜지스터 표시판이 일정한 간격을 두고 서로 대향하여 부착되며, 양 표시판 사이에 형성된 공간에 일정한 방향으로 배향되어 있는 액정층을 포함한다.
또한, 표시 패널(60)은 상술한 데이터 드라이버부(61)와 게이트 드라이버부(62)와 각각 데이터 선과 게이트 선으로 연결되어 있으며, 하부에는 빛을 공급하는 백라이트부(50)가 배치된다.
백라이트부(50)는 비발광소자로 구성된 표시 패널(60)에 빛을 공급하는 역할 을 하는 것으로서, 표시 패널(60)의 후면에서 빛을 조사한다. 이러한 백라이트부(50)는 형광 램프(미도시)를 포함하고 있으며, 이와 같은 형광 램프(미도시)는 표시 장치(1)의 형태에 따라 직하형, 엣지형(edge) 등 다양한 배치가 가능하다.
형광 램프(미도시)는 DC-AC 인버터(30)에서 공급하는 고압의 교류 전압을 인가 받아 빛을 방출하게 된다.
도 3 내지 도 5b를 참조하여, 본 발명의 제1 실시예에 따른 표시 장치에 포함되는 구동 보드에 대하여 상세히 설명한다. 도 3은 본 발명의 제1 실시예에 따른 표시 장치에 포함되는 구동 보드의 배치도이고, 도 4는 도 3의 구동 보드의 리플 방지부를 확대한 평면도이고, 도 5a는 도 4의 구동 보드를 Va-Va' 선으로 절단한 단면도이고, 도 5b는 도 4의 구동 보드를 Vb-Vb' 선으로 절단한 단면도이다.
먼저 도 3 및 도 4를 참조하면, 본 발명의 제1 실시예에 따른 구동 보드(200)에는 타이밍 콘트롤러(211), 메모리칩(212), 리플 방지부(24), 입력 전원 커넥터(213), 테스트 신호 커넥터(214) 및 공통 전압 발생부(40) 등이 포함되어 있다. 이러한 구동 보드(200)는 양면에 배선 패턴이 형성되어 된 단층 구조인거나, 각종 부품이 실장되는 기판과 배선이 인쇄되는 기판이 서로 다른 층에 형성된 복층 구조로 형성될 수 있다.
타이밍 콘트롤러(211)는 외부의 그래픽 제어기(미도시)로부터 영상 신호 및 이를 제어하는 입력 제어 신호를 제공 받아 게이트 제어 신호 및 데이터 제어 신호 등을 생성하고, 게이트 제어 신호를 게이트 드라이버부(도 1의 61 참조)로 송출하고, 데이터 제어 신호를 데이터 제어 신호와 영상 신호를 데이터 드라이버부(61)로 송출한다.
메모리칩(212)은 타이밍 콘트롤러(211)의 동작을 위한 각종 데이터 정보를 저장하는 역할을 한다. 예를 들면, 데이터 제어 신호 및 게이트 제어 신호 생성을 위한 각종 조건 등이 저장될 수 있으며, 이와 같은 메모리칩(212)은 이이피롬(Electrically Erasable and Programmable Read Only Memory, EEPROM)일 수 있다.
또한, 입력 전원이 공급되는 입력 전원 커넥터(213)와 테스트 신호가 입력되는 테스트 신호 커넥터(214), 그 밖에 표시 패널(60)을 구동하기 위한 각종 부품들이 구동 보드(200)에 실장된다.
리플 방지부(24)는 서로 병렬로 연결된 적층 세라믹 콘덴서(220a, 220b, 220c, 220d)를 포함한다. 적층 세라믹 콘덴서(220a, 220b, 220c, 220d)는 서로 인접 배치되어 각 적층 세라믹 콘덴서(220a, 220b, 220c, 220d)에서 발생되는 진동에 의하여 공진이 발생될 수 있다. 이와 같이 적층 세라믹 콘덴서(220a, 220b, 220c, 220d) 사이의 공진이 발생하는 것을 방지하기 위해 인접한 적층 세라믹 콘덴서는 서로 다른 방향의 전류를 인가한다. 이때, 전류의 방향은 서로 반대 방향일 수 있다.
적층 세라믹 콘덴서(220a, 220b, 220c, 220d)는 실질적으로 전류에 대해 방향성을 갖지 않기 때문에, 적층 세라믹 콘덴서(220a, 220b, 220c, 220d)를 병렬로 동일하게 배치하고, 각 적층 세라믹 콘덴서(220a, 220b, 220c, 220d)에 전류를 교대로 인가할 수 있다.
도 4 내지 도 5b를 참조하여, 리플 방지부(24)에 대하여 구체적으로 설명한다.
상술한 바와 같이, 리플 방지부(24)는 복수의 적층 세라믹 콘덴서(220a, 220b, 220c, 220d)를 포함한다. 그러나, 복수의 적층 세라믹 콘덴서(220a, 220b, 220c, 220d)의 배치 관계는 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)이 배치 구조의 반복적인 배치 구조로 볼 수 있다. 예를 들면, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)는 서로 교대로 반복형성 될 수 있다. 따라서, 편의상 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)의 배치에 관해서 설명하나, 2개 이상의 적층 세라믹 콘덴서를 포함하는 구조는 동일하게 적용 가능할 것이다.
기판(210)의 일면에는 제1 상부 배선(231)과 제2 상부 배선(241)이 형성된다. 제1 상부 배선(231)과 제2 상부 배선(241)은 기판(210)의 상면에 형성되어 서로 다른 전압이 인가될 수 있다.
한편, 기판(210)의 타면에는 제1 하부 배선(242)과 제2 하부 배선(232)이 형성된다. 제1 하부 배선(242)과 제2 하부 배선(232)은 기판(210)의 하면에 형성되어 서로 다른 전압이 인가될 수 있다. 다만, 제1 하부 배선(242)과 제2 하부 배선(232)은 기판(210)의 하면에 형성되는 것에 한정할 것은 아니며, 기판이 여러층의 기판으로 구성된 복층 구조를 이루는 경우, 제1 상부 배선(231) 및 제2 상부 배선(241)과 서로 다른 층에 형성될 수 있다.
제1 상부 배선(231)과 제2 상부 배선(241)로부터 각각 연장되어 제1 적층 세 라믹 콘덴서(220a)가 실장되는 패드(233a, 234a)가 형성된다. 패드(233a, 234a)는 제1 적층 세라믹 콘덴서(220a)의 제1 전극(251a)과 제2 전극(252a)이 접촉할 수 있도록 각각 제1 상부 배선(231)과 제2 상부 배선(241)으로부터 연장되고 서로 이격되어 형성된다.
한편, 제2 적층 세라믹 콘덴서(220b)이 실장되는 위치에 패드(233b, 234b)가 형성된다. 패드(233b, 234b)는 제2 적층 세라믹 콘덴서(220b)의 제1 전극(251b) 및 제2 전극(252b)과 대응되는 부분에 형성된다. 이와 같은 패드(233b, 234b)는 각각 비아(260a, 260b)를 통하여 제1 하부 배선(242)과 제2 하부 배선(232)에 연결된다.
이때, 제1 상부 배선(231)과 제1 하부 배선(242)에 동일한 전압을 인가하고 제1 배선(231, 242)이라 통칭하고, 제2 상부 배선(241)과 제2 하부 배선(232)에 동일한 전압을 인가하고 제2 배선(241, 232)이라 통칭할 수 있다.
제1 상부 배선(231)은 제1 적층 세라믹 콘덴서(220a)의 제1 전극(251a)에 연결되고, 제1 하부 배선(242)은 제2 적층 세라믹 콘덴서(220b)의 제2 전극(252b)에 연결된다. 이러한 제1 상부 배선(231)과 제2 하부 배선(232)은 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)의 양단부에 형성된다.
한편, 제2 상부 배선(241)은 제1 적층 세라믹 콘덴서(220a)의 제2 전극(252b)에 연결되고, 제2 하부 배선(232)은 제2 적층 세라믹 콘덴서(220b)의 제1 전극(251b)에 연결된다. 제2 상부 배선(241)은 제1 하부 배선(242)에 인접하여 형성되며, 제2 하부 배선(232)은 제1 상부 배선(231)에 인접하여 형성된다.
이와 같이 형성된 제1 배선(231, 242)과 제2 배선(241, 232)에 각각 서로 다 른 전압이 인가되면, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)에는 서로 반대 방향으로 전류가 흐르게 된다. 즉, 제1 적층 세라믹 콘덴서(220a)에는 제1 전류가 인가되며, 제2 적층 세라믹 콘덴서(220b)에는 제2 전류가 인가되며, 제1 전류와 제2 전류를 서로 반대 방향으로 인가하면 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)의 진동 소음을 방지할 수 있다.
제1 적층 세라믹 콘덴서(220a)에는 제1 전류를 인가하고, 제2 적층 세라믹 콘덴서(220b)에는 제2 전류를 인가하기 위하여, 예를 들어, 제1 배선(231, 242)에 아날로그 전원 전압을 인가하고, 제2 배선(241, 232)에 접지 전압을 인가할 수 있다.
도 5a 및 도 5b를 참조하여, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)의 진동 방지 구조에 관해서 구체적으로 설명한다.
제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)는 실질적으로 동일한 형태의 적층 세라믹 콘덴서를 사용할 수 있다. 구체적으로, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)는 제1 전극(251a, 251b), 제2 전극(252a, 252b), 제1 내부 전극(253a, 253b), 제2 내부 전극(254a, 254b), 유전체(255a) 및 하우징(256a, 256b)을 각각 포함한다.
하우징(256a, 256b) 내부에는 제1 전극(251a, 251b)에 연결된 다수의 제1 내부 전극(253a, 253b)이 형성되며, 제1 내부 전극(253a, 253b) 사이에는 제2 전극(252a, 252b)과 연결된 제2 내부 전극(254a, 254b)이 형성된다. 제1 내부 전극(253a, 253b)과 제2 내부 전극(254a, 254b)은 얇은 박판 형상으로 형성되며, 하 우징(256a) 내부에 채워진 유전체(255a, 255b)에 의해 절연된다.
제1 적층 세라믹 콘덴서(220a) 및 제2 적층 세라믹 콘덴서(220b)은 제1 전극(251a, 251b)과 제2 전극(252a, 252b)에 각각 전압이 인가되면, 압전 효과(piezo effect)에 의해 제1 내부 전극(253a, 253b)과 제2 내부 전극(254a, 254b)에 진동이 발생한다.
제1 적층 세라믹 콘덴서(220a) 및 제2 적층 세라믹 콘덴서(220b)에서 발생된 진동은 기판(210)을 진동시키는 진동원이 될 수 있다. 주파수가 동일한 진동이 결합되면 공진을 일으키게 되어 더 큰 진동을 발생시킨다. 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)에 동일한 방향의 동일 전압이 인가되면, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)로부터 발생한 진동이 결합되어 소음을 유발하게 된다.
또한, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)의 진동 주기가 기판(210)의 고유 진동수와 일치하는 경우, 기판(210)과 제1 적층 세라믹 콘덴서(220a, 220b)와 제2 적층 세라믹 콘덴서(220a, 220b)가 함께 공진을 일으켜 진동과 함께 소음을 유발하게 된다.
그러나, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)를 병렬로 배치하더라도 각각 서로 반대 방향의 전류를 인가하면 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)로부터 발생되는 진동은 서로 상쇄되어 소음을 발생시키지 않게 된다.
본 명세서 상에서는 설명의 편의상, 리플 방지부를 구성하는 적층 세라믹 콘 덴서를 실시예로서 설명하나, 이에 한정될 것은 아니고 기판에 복수의 적층 세라믹 콘덴서가 실장되는 구조라면 어떠한 회로에도 적용 가능하다. 예를 들면, 전술한 입력부(도 2의 IN 참조)와 연결된 커패시터(C1)이나 게이트 온(Von) 신호 발생을 위한 챠지 펌프(charge pump) 회로에도 적용될 수 있다.
도 6은 적층 세라믹 콘덴서의 배치에 따른 소음 평가를 도시한 그래프이다.
도 6의 ①은 적층 세라믹 콘덴서를 병렬로 연결하고 각각 동일한 방향으로 전류를 인가한 경우의 주파수별 소음 측정 결과 이고, 도 6의 ②는 적층 세라믹 콘덴서를 병렬로 연결하고 각각 인접한 적층 세라믹 콘덴서에 서로 방향이 반대인 전류를 인가한 경우의 주파수별 소음 측정 결과이다.
전체적으로 ②의 그래프가 ①의 그래프에 비해 소음이 낮게 측정된다. 특히, 2000Hz 이상에서는 적층 세라믹 콘덴서를 병렬로 연결하고 각각 인접한 적층 세라믹 콘덴서에 서로 방향이 반대인 전류를 인가하는 구조가 현저한 효과가 있음을 알 수 있다.
이하, 도 7 및 도 8을 참조하여 본 발명의 제2 실시예에 따른 표시 장치에 대하여 상세히 설명한다. 도 7은 본 발명의 제2 실시예에 따른 표시 장치에 포함되는 구동 보드의 부분 사시도이고, 도 8은 도 7의 표시 장치를 VIII-VIII 선으로 절단한 단면도이다. 설명의 편의상, 전술한 제1 실시예의 도면에 나타낸 구성 요소와 동일한 구성 요소는 동일 부호로 나타내고 설명을 생략한다.
본 발명의 제2 실시예에 따른 표시 장치는 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)가 기판(210)의 양면에 각각 배치되고, 제1 적층 세 라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)에는 서로 다른 방향의 전류가 인가된다.
기판(310)의 일면에는 제1 상부 배선(331)과 제2 상부 배선(341)이 형성된다. 제1 상부 배선(331)과 제2 상부 배선(341)은 기판(210)의 상면에 형성되어 서로 다른 전압이 인가될 수 있다.
한편, 기판(310)의 타면에는 제1 하부 배선(342)과 제2 하부 배선(332)이 형성된다. 제1 하부 배선(342)과 제2 하부 배선(332)은 기판(310)의 하면에 형성되어 서로 다른 전압이 인가될 수 있다.
제1 상부 배선(331)과 제2 상부 배선(341)으로부터 각각 연장되어 제1 적층 세라믹 콘덴서(220a)가 실장되는 패드(333a, 334a)가 형성된다. 패드(333a, 334a)는 제1 적층 세라믹 콘덴서(220a)의 제1 전극(251a)과 제2 전극(252a)이 접촉할 수 있도록 각각 제1 상부 배선(331)과 제2 상부 배선(341)으로부터 연장되고 서로 이격되어 형성된다.
한편, 기판(310)의 타면에는 제1 하부 배선(342)과 제2 하부 배선(332)으로부터 각각 연장되어 제2 적층 세라믹 콘덴서(220b)가 실장되는 패드(333b, 334b)가 형성된다. 기판(310)의 타면에 형성된 패드(333b, 334b)는 기판(310)의 일면에 형성되거 제1 적층 세라믹 콘덴서(220a)가 실장되는 패드(333a, 234a)와 대응되는 위치에 형성될 수 있다.
이와 같이, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)는 기판(310)의 양면에 각각 하나씩 배치될 수 있다.
이때, 제1 상부 배선(331)과 제1 하부 배선(342)에 동일한 전압을 인가하고 제1 배선(331, 342)이라 통칭하고, 제2 상부 배선(341)과 제2 하부 배선(332)에 동일한 전압을 인가하고 제2 배선(341, 332)이라 통칭할 수 있다.
제1 상부 배선(331)은 제1 적층 세라믹 콘덴서(220a)의 제1 전극(251a)에 연결되고, 제1 하부 배선(342)은 제2 적층 세라믹 콘덴서(220b)의 제2 전극(252b)에 연결된다.
한편, 제2 상부 배선(341)은 제1 적층 세라믹 콘덴서(220a)의 제2 전극(252b)에 연결되고, 제2 하부 배선(332)은 제2 적층 세라믹 콘덴서(220b)의 제1 전극(251b)에 연결된다.
이와 같이 형성된 제1 배선(331, 342)과 제2 배선(341, 332)에 각각 서로 다른 전압이 인가되면, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)에는 서로 반대 방향으로 전류가 흐르게 된다. 즉, 제1 적층 세라믹 콘덴서(220a, 220b)에는 제1 전류가 인가되며, 제2 적층 세라믹 콘덴서(220b)에는 제2 전류가 인가되며, 제1 전류와 제2 전류를 서로 반대 방향으로 인가하면 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)의 진동 소음을 방지할 수 있다.
기판(310)의 양면에 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)를 대칭적으로 형성하고 서로 반대 방향으로 전류를 인가하면, 제1 적층 세라믹 콘덴서(220a)와 제2 적층 세라믹 콘덴서(220b)에 의해 기판(310)이 공진하는 것을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예 및 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 DC-DC 컨버터의 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 표시 장치에 포함되는 구동 보드의 배치도이다.
도 4는 도 3의 구동 보드의 리플 방지부를 확대한 평면도이다.
도 5a는 도 4의 구동 보드를 Va-Va' 선으로 절단한 단면도이다.
도 5b는 도 4의 구동 보드를 Vb-Vb' 선으로 절단한 단면도이다.
도 6은 적층 세라믹 커패시터의 배치에 따른 소음 평가를 도시한 그래프이다.
도 7은 본 발명의 제2 실시예에 따른 표시 장치에 포함되는 구동 보드의 부분 사시도이다.
도 8은 도 7의 표시 장치를 VIII-VIII 선으로 절단한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1: 표시 장치 10: AC-DC 정류부
20: DC-DC 컨버터 21: 부스트 회로
22: 피드백 전압 발생 회로 23: 보상 회로
24: 리플 방지부 25: 제어칩
30: DC-AC 인버터 40: 공통 전압 발생부
41: 감마 전압 발생부 42: 게이트 신호 발생부
50: 백라이트부 60: 표시 패널
61: 데이터 드라이버부 62: 게이트 드라이버부
200: 구동 보드 210: 기판
211: 타이밍 콘트롤러 212: 메모리칩
213: 입력 전원 커넥터 214: 테스트 신호 커넥터
220a, 220b, 220c, 220d: 적층 세라믹 콘덴서
231: 제1 상부 배선 232: 제2 하부 배선
233a, 233b, 234a, 234b: 패드 241: 제2 상부 배선
242: 제1 하부 배선 251a, 251b: 제1 전극
252a, 252b: 제2 전극 253a, 253b: 제1 내부 전극
254a, 254b: 제2 내부 전극 260a, 260b: 비아

Claims (20)

  1. 영상을 표시하는 표시 패널; 및
    기판,
    상기 기판 상에 실장되며 제1 전류가 인가되는 제1 적층 세라믹 콘덴서, 및
    상기 제1 적층 세라믹 콘덴서와 병렬로 배치되고 제2 전류가 인가되는 제2 적층 세라믹 콘덴서를 포함하여, 상기 표시 패널에 구동 신호를 인가하는 구동 보드를 포함하되,
    상기 제1 전류와 상기 제2 전류는 방향이 서로 반대인 표시 장치.
  2. 제1항에 있어서,
    상기 제1 적층 세라믹 콘덴서와 상기 제2 적층 세라믹 콘덴서는 상기 기판의 동일면에 실장되는 표시 장치.
  3. 제2항에 있어서,
    상기 제1 적층 세라믹 콘덴서와 상기 제2 적층 세라믹 콘덴서는 각각 적어도 하나가 배치되며, 상기 제1 적층 세라믹 콘덴서와 상기 제2 적층 세라믹 콘덴서는 서로 교대로 배치되는 표시 장치.
  4. 제1항에 있어서,
    상기 제1 적층 세라믹 콘덴서는 상기 기판의 일면에 실장되고 상기 제2 적층 세라믹 콘덴서는 상기 기판의 타면에 실장되는 표시 장치.
  5. 제4항에 있어서,
    상기 제1 적층 세라믹 콘덴서와 상기 제2 적층 세라믹 콘덴서는 상기 기판을 사이에 두고 서로 대향하는 표시 장치.
  6. 제1항에 있어서,
    상기 기판 상에 형성되며 상기 제1 적층 세라믹 콘덴서 및 상기 제2 적층 세라믹 콘덴서의 제1 전극에 제1 전압을 인가하는 제1 배선; 및
    상기 제1 배선과 이격되어 상기 제1 적층 세라믹 콘덴서 및 상기 제2 적층 세라믹 콘덴서의 제2 전극에 제2 전압을 인가하는 제2 배선을 더 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 제1 배선은 상기 기판의 일면에 형성되는 제1 상부 배선과 상기 기판의 타면에 형성되는 제1 하부 배선을 포함하며,
    상기 제2 배선은 상기 일면에 형성되는 제2 상부 배선과 상기 타면에 형성되는 제2 하부 배선을 포함하는 표시 장치.
  8. 제7항에 있어서,
    상기 제1 적층 세라믹 콘덴서와 상기 제2 적층 세라믹 콘덴서는 상기 제1 하부 배선 또는 상기 제2 하부 배선과 비아를 통해 연결되는 표시 장치.
  9. 제6항에 있어서,
    상기 기판 상에 설치되고 입력 전압을 부스팅하여 아날로그 전원 전압을 생성하는 부스트 회로를 더 포함하는 표시 장치.
  10. 제9항에 있어서,
    상기 제1 전압은 상기 아날로그 전원 전압인 표시 장치.
  11. 제9항에 있어서,
    상기 제2 전압은 접지 전압인 표시 장치.
  12. 제9 항에 있어서,
    상기 부스트 회로는 제어칩과 상기 입력 전압이 인가되는 입력 전압 노드와 상기 제어칩 사이에 커플링된 인덕터를 포함하여, 상기 제어칩은 피드백 전압을 제공 받아 상기 입력 전압으로부터 상기 인덕터를 흐르는 전류의 양을 제어하는 표시 장치.
  13. 기판 상에 서로 병렬로 배치된 제1 및 제2 적층 세락믹 콘덴서에 각각 제1 및 제2 전류를 인가하여 구동 신호를 출력하고,
    상기 구동 신호를 이용하여 표시 패널에서 영상을 표시하는 것을 포함하되,
    상기 제1 전류의 방향과 상기 제2 전류의 방향은 서로 반대인 표시 장치의 구동 방법.
  14. 제13항에 있어서,
    상기 제1 적층 세라믹 콘덴서와 상기 제2 적층 세라믹 콘덴서는 상기 기판의 동일면에 실장되는 표시 장치의 구동 방법.
  15. 제13항에 있어서,
    상기 제1 적층 세라믹 콘덴서는 상기 기판의 일면에 실장되고 상기 제2 적층 세라믹 콘덴서는 상기 기판의 타면에 실장되는 표시 장치의 구동 방법.
  16. 제13항에 있어서,
    상기 기판 상에 형성되며 상기 제1 적층 세라믹 콘덴서 및 상기 제2 적층 세라믹 콘덴서의 제1 전극에 제1 전압을 인가하는 제1 배선; 및
    상기 제1 배선과 이격되어 상기 제1 적층 세라믹 콘덴서 및 상기 제2 적층 세라믹 콘덴서의 제2 전극에 제2 전압을 인가하는 제2 배선을 더 포함하는 표시 장치의 구동 방법.
  17. 제16항에 있어서,
    상기 제1 배선은 상기 기판의 일면에 형성되는 제1 상부 배선과 상기 기판의 타면에 형성되는 제1 하부 배선을 포함하며,
    상기 제2 배선은 상기 일면에 형성되는 제2 상부 배선과 상기 타면에 형성되는 제2 하부 배선을 포함하는 표시 장치의 구동 방법.
  18. 제16항에 있어서,
    상기 기판 상에 설치되고 입력 전압을 부스팅하여 아날로그 전원 전압을 생성하는 부스트 회로를 더 포함하는 표시 장치의 구동 방법.
  19. 제18항에 있어서,
    상기 제1 전압은 상기 아날로그 전원 전압이고 상기 제2 전압은 접지 전압인 표시 장치의 구동 방법.
  20. 제18항에 있어서,
    상기 부스트 회로는 제어칩과 상기 입력 전압이 인가되는 입력 전압 노드와 상기 제어칩 사이에 커플링된 인덕터를 포함하여, 상기 제어칩은 피드백 전압을 제공 받아 상기 입력 전압으로부터 상기 인덕터를 흐르는 전류의 양을 제어하는 표시 장치의 구동 방법.
KR1020090029544A 2009-04-06 2009-04-06 표시 장치 및 그의 구동 방법 KR101627292B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090029544A KR101627292B1 (ko) 2009-04-06 2009-04-06 표시 장치 및 그의 구동 방법
US12/604,008 US20100254108A1 (en) 2009-04-06 2009-10-22 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090029544A KR101627292B1 (ko) 2009-04-06 2009-04-06 표시 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20100111137A true KR20100111137A (ko) 2010-10-14
KR101627292B1 KR101627292B1 (ko) 2016-06-07

Family

ID=42826032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090029544A KR101627292B1 (ko) 2009-04-06 2009-04-06 표시 장치 및 그의 구동 방법

Country Status (2)

Country Link
US (1) US20100254108A1 (ko)
KR (1) KR101627292B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5133813B2 (ja) * 2008-08-11 2013-01-30 レノボ・シンガポール・プライベート・リミテッド 積層セラミック・コンデンサの単位配置構造、全体配置構造およびプリント配線基板
TW201309122A (zh) * 2011-08-10 2013-02-16 Hon Hai Prec Ind Co Ltd 具有高速差分訊號佈線結構的印刷電路板
US9025311B1 (en) * 2012-04-25 2015-05-05 Kemet Electronics Corporation Very large ceramic capacitor with mechanical shock resistance
KR102103795B1 (ko) * 2013-08-23 2020-04-27 삼성디스플레이 주식회사 리플 보상 회로, 이를 이용한 표시 패널의 구동 방법 및 이를 포함하는 표시 장치
US9763333B2 (en) * 2015-03-09 2017-09-12 Cooper Technologies Company Shared resistor pad bypass
KR102340326B1 (ko) * 2015-06-11 2021-12-17 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
CN105007684B (zh) * 2015-06-30 2018-02-23 广东欧珀移动通信有限公司 基于大容量叠层电容的pcb板布局的方法和pcb板结构
KR102597701B1 (ko) 2016-03-14 2023-11-06 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
EP3300462B1 (en) * 2016-09-21 2019-12-11 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Capacitor dc-link arrangement
KR102534116B1 (ko) * 2017-12-21 2023-05-19 삼성디스플레이 주식회사 Dc-dc 컨버터, 이를 포함하는 표시 장치
CN110312359A (zh) * 2018-03-27 2019-10-08 联发科技股份有限公司 用来降低电容器噪音的装置与方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060291153A1 (en) * 2005-06-28 2006-12-28 Sung-Won Bae Plasma display module
US7502216B2 (en) * 2007-08-06 2009-03-10 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060291153A1 (en) * 2005-06-28 2006-12-28 Sung-Won Bae Plasma display module
US7502216B2 (en) * 2007-08-06 2009-03-10 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor

Also Published As

Publication number Publication date
KR101627292B1 (ko) 2016-06-07
US20100254108A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
KR101627292B1 (ko) 표시 장치 및 그의 구동 방법
CN1049747C (zh) 交流电驱动器
US8077140B2 (en) Liquid crystal display device
JP6122568B2 (ja) バックライト用駆動基板及び液晶表示装置
KR101219033B1 (ko) 전원 공급 장치 및 표시 장치
CN101217851B (zh) 印刷电路板和具有该印刷电路板的液晶显示器
TW200303626A (en) Driving circuit of piezoelectric transformer, cold cathode tube light-emitting device, liquid crystal panel and electronic machine mounted with liquid crystal panel
US7012578B2 (en) Light emission control device, backlight device, liquid crystal display apparatus, liquid crystal monitor and liquid crystal television
JP4716105B2 (ja) 放電灯点灯装置
JP4585747B2 (ja) 液晶表示装置及びそのバックライト駆動装置
JP2007508799A (ja) 電力変換器
US20040027508A1 (en) Liquid crystal display apparatus
JP4843316B2 (ja) 電力供給装置ならびにそれを用いた発光装置および電子機器
US8736196B2 (en) Backlight unit, method of operating the same and liquid crystal display device having the same
KR101421215B1 (ko) 인버터 및 이를 포함하는 액정 표시 장치
KR101968923B1 (ko) 정전류 구동 회로 및 정전류 구동 회로를 사용한 엘이디 백라이트 장치
KR101342961B1 (ko) 인버터, 이를 갖는 백라이트 어셈블리 및 이를 갖는표시장치
US7586269B2 (en) Device for driving light source module
KR100635582B1 (ko) 유기전계발광표시장치
US20090230877A1 (en) Discharge lamp lighting apparatus
JP5240439B2 (ja) 負荷制御装置および電気機器
JP2012133937A (ja) Ｌｅｄバックライト装置
KR200460861Y1 (ko) 방전등 구동장치 및 이 방전등 구동장치를 이용하는전자장치
JP2005063924A (ja) Ｅｌディスプレイ用インバータ
JP2003229293A (ja) 放電灯駆動装置、放電灯装置及び液晶ディスプレイ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4