JP5240439B2 - 負荷制御装置および電気機器 - Google Patents

Description

本発明は、負荷を動作させる主回路を有する負荷制御装置およびこれを備えた電気機器に関する。

従来、例えば負荷として蛍光ランプなどの放電灯を点灯させる負荷制御装置である放電灯点灯装置は、電源に接続される整流平滑用のフィルタ部、このフィルタ部により変換された直流電圧を高周波電圧に変換するインバータ回路、このインバータ回路の出力に接続される共振回路およびこの共振回路などを備え、これら回路が放電灯と接続されることにより主回路を構成している。

インバータ回路は、所定の制御手段である制御回路により駆動が制御され、この制御回路は、駆動用の制御電源などにより給電される。

近年、電気機器の小型化が進んできており、このような小型化の際には、小型化した部品を採用したり、基板を多層基板としたりすることなどが考えられる(例えば、特許文献１参照。)。
特開平３−２１９５９６号公報(第５−６頁、第５図)

しかしながら、上記のように小型化した部品を用いたり、全ての部品を多層化した基板に搭載したりしたとしても、コストアップの要因となるため、小型部品や多層基板をどこに採用するかがコストアップを抑制する上で重要である。

本発明は、このような点に鑑みなされたもので、高機能化を実現しても大型化を抑制するとともにコストも抑制した負荷制御装置およびこれを備えた電気機器を提供することを目的とする。

請求項１記載の負荷制御装置は、負荷を動作させる主回路の少なくとも一部を構成する複数の第１素子と、これら第１素子が実装された第１基板本体とを備えた片面基板である第１基板と；主回路を制御して負荷を駆動させる制御回路の少なくとも一部を構成する処理装置および第２素子と、これら処理装置および第２素子が実装された第２基板本体と、第１基板側に挿入されて第１基板側と電気的および物理的に接続される接続部材と、ビアホールとを備え、処理装置が第２基板本体に搭載されている部品中でこの第２基板本体の短手方向における寸法が最も長くかつ第２基板本体の長手方向の中心域よりも一端寄りに位置するとともに、接続部材が第２基板本体の処理装置の実装部分を除く部分にて第２基板本体の短手方向の一側に位置し、ビアホールにより層間が接続されたビルドアップ多層構造を有し、前記第１基板上に立設されてこの第１基板に接続される第２基板と；を具備しているものである。

負荷としては、例えば放電灯などが用いられるが、これに限定されるものではない。

第１素子は、例えばトランス、スイッチング素子、入出力端子およびそれら端子に直結される部品などを含む。

処理装置は、例えば主回路の動作を制御するためのマイコンなどである。

第２素子は、例えば処理装置に電源を供給するための制御電源などを供給するためのものである。

ビルドアップ多層構造とは、多数のビルドアップ層のそれぞれに配線パターンが形成され、任意のビルドアップ層同士が、ビアホールを介して互いに電気的に接続されているものである。このビアホールとは、多層構造において、上下の基板の導通を確保するために設けられる構成であればよい。

接続部材は、例えば接続用のピンなどが用いられる。

そして、主回路を制御して負荷を駆動させる制御回路の少なくとも一部を構成する処理装置および第２素子を実装した第２基板本体を備えた第２基板をビルドアップ多層構造とし、処理装置を第２基板本体に搭載されている部品中でこの第２基板本体の短手方向における寸法が最も長くかつ第２基板本体の長手方向の中心域よりも一端寄りに位置させるとともに、この第２基板を、負荷を動作させる主回路の少なくとも一部を構成する第１素子を実装した第１基板本体を備え比較的安価で汎用性の高い片面基板である第１基板に対して、第２基板本体の処理装置の実装部分を除く部分にて短手方向の一側に位置する接続部材を挿入することにより電気的および物理的に接続することで、第２基板をより小型化し、高機能化を実現しても大型化を抑制するとともにコストも抑制される。

請求項２記載の負荷制御装置は、請求項１記載の負荷制御装置において、第２基板本体は、長手方向と短手方向とを有する四角形状に形成され、前記第２基板本体の短手方向の両端部と処理装置の前記第２基板本体の短手方向と同方向の両端部とが、それぞれ２ｍｍ以上離間されているものである。

処理装置の第２基板本体の短手方向と同方向の両端部とは、第２基板本体の短手方向に沿う方向でのリード部を含む端部をいう。

そして、第２基板本体の短手寸法の両端部と、第２基板本体に搭載されている部品中でこの第２基板本体の短手方向における寸法が最も長い処理装置の第２基板本体の短手方向と同方向の両端部とを、それぞれ２ｍｍ以上離間することで、例えば大判の基板に製造した複数の第２基板本体を個々に割断する際に、処理装置の実装部が第２基板本体から剥離することなどを防止して、製造時の信頼性を確保することが可能になる。

請求項３記載の負荷制御装置は、請求項１または２記載の負荷制御装置において、第１基板の第１素子は、第１基板と第２基板との接続部材の近傍に配置されたスイッチング素子を含むものである。

スイッチング素子は、例えば昇圧チョッパ回路やインバータ回路などに用いる電界効果トランジスタなどである。

そして、第２基板との接続部材の近傍に第１基板の第１素子の一部であるスイッチング素子を配置することで、第２基板側からスイッチング素子へ送られる信号に対する外部などからのノイズの影響を抑制することが可能になる。

請求項４記載の負荷制御装置は、請求項１ないし３いずれか一記載の負荷制御装置において、第１基板の第１素子は、第１基板と第２基板との接続部材の近傍に配置され制御信号を出力する制御信号出力部材を含むものである。

制御信号出力部材は、例えば負荷を駆動させるための制御信号を出力するスイッチング素子などである。

そして、第２基板との接続部材の近傍に第１基板の第１素子の一部である制御信号出力部材を配置することで、第２基板の処理装置から制御信号出力部材へ送られる信号に対する外部などからのノイズの影響を抑制することが可能になる。

請求項５記載の負荷制御装置は、請求項１ないし４いずれか一記載の負荷制御装置において、第１基板の第１素子は、第２基板の第２素子よりも定格電流が大きい複数の素子を含むものである。

第２素子よりも定格電流が大きい素子とは、例えば、スイッチング素子、巻線などの大型部品などをいう。

そして、第１基板の第１素子が第２基板の第２素子よりも定格電流が大きい複数の素子を含むことで、第２素子を比較的定格電流が小さい素子とすることが可能になり、より小型化することが可能になる。

請求項６記載の負荷制御装置は、請求項１ないし５いずれか一記載の負荷制御装置において、第２基板の第２基板本体は、接地層を有し、第２基板の第２素子は、処理装置を駆動させるための電圧以下で駆動されるものである。

処理装置を駆動させるための電圧とは、例えば５Ｖ、３．３Ｖ、あるいは１．８Ｖなどである。なお、処理装置を駆動させるための電源を作る回路要素は、第１基板あるいは第２基板のいずれに実装されていてもよい。

また、第２基板の第２素子は、例えば第２基板本体の少なくとも一面にリフローはんだによって実装される面実装部品などを含む。

そして、第２基板の第２基板本体に接地層を形成するとともに、第２基板の第２素子を、処理装置を駆動させるための電圧以下で駆動されるものとすることで、第２基板の配線パターン間隔を狭くして密集させることが可能となり、第２基板をより小型化することが可能になる。

請求項７記載の負荷制御装置は、請求項１ないし６いずれか一記載の負荷制御装置において、第２基板のビアホールの径寸法は、第２基板の配線パターンの幅よりも小さいものである。

そして、第２基板のビアホールの径寸法を第２基板の配線パターンの幅よりも小さくすることで、配線パターンの間隔を比較的狭くすることが可能になり、第２基板をより小型化することが可能になる。

請求項８記載の電気機器は、請求項１ないし７いずれか一記載の負荷制御装置と；この負荷制御装置により制御される負荷と；を具備しているものである。

そして、負荷を制御する請求項１ないし７いずれか一記載の負荷制御装置を備えることで、小型化に対応しつつコストを抑制することが可能になる。

請求項１記載の負荷制御装置によれば、主回路を制御して負荷を駆動させる制御回路の少なくとも一部を構成する処理装置および第２素子を実装した第２基板本体を備えた第２基板をビルドアップ多層構造とし、処理装置を第２基板本体に搭載されている部品中でこの第２基板本体の短手方向における寸法が最も長くかつ第２基板本体の長手方向の中心域よりも一端寄りに位置させるとともに、この第２基板を、負荷を動作させる主回路の少なくとも一部を構成する第１素子を実装した第１基板本体を備え比較的安価で汎用性の高い片面基板である第１基板に対して、第２基板本体の処理装置の実装部分を除く部分にて短手方向の一側に位置する接続部材を挿入することにより電気的および物理的に接続することで、第２基板をより小型化でき、高機能化を実現しても大型化を抑制できるとともにコストも抑制できる。

請求項２記載の負荷制御装置によれば、請求項１記載の負荷制御装置の効果に加えて、第２基板本体の短手寸法の両端部と、第２基板本体に搭載されている部品中でこの第２基板本体の短手方向における寸法が最も長い処理装置の第２基板本体の短手方向と同方向の両端部とを、それぞれ２ｍｍ以上離間することで、例えば大判の基板に製造した複数の第２基板本体を個々に割断する際に、処理装置の実装部が第２基板本体から剥離することなどを防止して、製造時の信頼性を確保できる。

請求項３記載の負荷制御装置によれば、請求項１または２記載の負荷制御装置の効果に加えて、第２基板との接続部材の近傍に第１基板の第１素子の一部であるスイッチング素子を配置することで、第２基板側からスイッチング素子へ送られる信号に対する外部などからのノイズの影響を抑制できる。

請求項４記載の負荷制御装置によれば、請求項１ないし３いずれか一記載の負荷制御装置の効果に加えて、第２基板との接続部材の近傍に第１基板の第１素子の一部である制御信号出力部材を配置することで、第２基板の処理装置から制御信号出力部材へ送られる信号に対する外部などからのノイズの影響を抑制できる。

請求項５記載の負荷制御装置によれば、請求項１ないし４いずれか一記載の負荷制御装置の効果に加えて、第１基板の第１素子が第２基板の第２素子よりも定格電流が大きい複数の素子を含むことで、第２素子を比較的定格電流が小さい素子とすることが可能になり、より小型化できる。

請求項６記載の負荷制御装置によれば、請求項１ないし５いずれか一記載の負荷制御装置の効果に加えて、第２基板の第２基板本体に接地層を形成するとともに、第２基板の第２素子を、処理装置を駆動させるための電圧以下で駆動されるものとすることで、第２基板の配線パターン間隔を狭くして密集させることが可能となり、第２基板をより小型化できる。

請求項７記載の負荷制御装置によれば、請求項１ないし６いずれか一記載の負荷制御装置の効果に加えて、第２基板のビアホールの径寸法を第２基板の配線パターンの幅よりも小さくすることで、配線パターンの間隔を比較的狭くすることが可能になり、第２基板をより小型化できる。

請求項８記載の電気機器によれば、負荷を制御する請求項１ないし７いずれか一記載の負荷制御装置を備えることで、小型化に対応しつつコストを抑制できる。

以下、本発明の一実施の形態を図面を参照して説明する。

図１は負荷制御装置の平面図であり、図２は負荷制御装置の第２基板の平面図であり、図３は図２のＡ−Ａ断面図であり、図４は負荷制御装置をケース体に収容した状態の断面図、図５は第２基板の一部を拡大して示す平面図であり、図６は負荷制御装置の電源部の動作を示すグラフであり、図７は負荷制御装置の回路図であり、図８は負荷制御装置を備えた電気機器の一部を断面とした底面図である。

図８に示すように、電気機器としての照明器具である天井埋込形照明器具11は、例えばＴバーをグリッド状に組んだシステム天井に設置される天井埋込形照明器具であって、負荷としての光源である放電ランプ(放電灯)、すなわち多角形環状のランプとして四角形環状(正方形環状)のランプ12を使用する。このランプ12は、例えば管径が１５ｍｍ〜１８ｍｍのランプであり、直線状の４つの辺13およびこれら４つの辺13の端部間を略直角に接続する４つの角部14を有する四角形環状に形成された発光管15、およびこの発光管15の一辺中央で発光管15の両端を接続するとともに近傍に最冷部が形成されている口金16を備え、この口金16の内周面側には発光管15の両端に設けられる図示しない電極に接続された図示しない接続ピンが突設されている。

そして、天井埋込形照明器具11は、器具本体21を有し、この器具本体21は、下面を開口した四角形箱状に形成されており、四角形状の天板部23、この天板部23の周縁部から下方へ折曲形成された側板部24、およびこの側板部24の下端周囲に略Ｌ字状に折曲形成された枠部25を備えている。この器具本体21の枠部25の外形寸法は、システム天井のＴバーによって四方が囲まれた埋込開口の内寸よりも小さく形成されている。

天板部23の中央領域には四角形状の開口部26が開口形成され、この開口部26の下面側は、天井付帯設備取付体31が天板部23の下面にねじ止めなどによって着脱可能に取り付けられている。

器具本体21の天板部23と側板部24と天井付帯設備取付体31の側面部33との間には、下面を開口した四角形環状のランプ収容部37が形成され、このランプ収容部37にランプ12が収容配置される。

また、器具本体21の天板部23の下面で、開口部26の一辺の縁部である点灯装置取付部23aにはこの開口部26の縁部に沿った一端に電源入力側端子40を配置するとともに他端にランプ出力側端子41を配置した負荷制御装置としての放電灯点灯装置42(以下、点灯装置42という)が取り付けられ、点灯装置42の電源入力側端子40で点灯装置42が取り付けられた開口部26の一辺に交差する辺の縁部に電源端子台43が取り付けられ、点灯装置42のランプ出力側端子41で電源端子台43が取り付けられた開口部26の辺に相対する辺の縁部にランプ12の口金16を接続するとともにランプ12の口金16を着脱可能に保持するランプホルダとして兼用するランプソケット44が取り付けられている。点灯装置42および電源端子台43は、天井付帯設備取付体31の内側に配置されて開口部26とともに覆われている。

そして、点灯装置42は、図７に示すように、商用交流電源ｅを整流平滑するフィルタ部50および電源部51にインバータ回路52が接続され、このインバータ回路52の出力端には、共振回路53を介してランプ12のフィラメントFLa，FLbが接続されている。また、インバータ回路52と共振回路53との接続部には、ランプ12のフィラメントFLa，FLbの予熱回路55が接続されている。さらに、電源部51、インバータ回路52および予熱回路55には、制御装置としての回路制御手段(ＭＰＵ)である処理装置56が接続され、この処理装置56は、制御電源部57から給電されている。そして、フィルタ部50、電源部51、インバータ回路52、共振回路53、予熱回路55および制御電源部57により、ランプ12を動作させる主回路MCが構成されている。

フィルタ部50は、商用交流電源ｅに接続されたコモンモードトランスTrと、このコモンモードトランスTrに接続された高周波成分を遮断するコンデンサC1とを備え、このコンデンサC1側が電源部51に接続されている。

電源部51は、入力電流I0と入力電圧V0との位相を合わせる、いわゆる臨界モード(不連続モード)の力率改善(ＰＦＣ)機能を備えた昇圧チョッパ電源であり、フィルタ部50側に全波整流素子RECが接続され、この全波整流素子RECの出力側には、昇圧チョッパ回路59が接続されている。この昇圧チョッパ回路59は、全波整流素子RECの出力側に、インバータ回路52との間に昇圧用のトランスであるチョッパチョークL1と逆阻止用のダイオードD1との直列回路が接続されているとともに、チョッパチョークL1とダイオードD1のアノードとの接続点にスイッチング素子としての第１スイッチング素子、すなわちチョッピング用スイッチング素子である電界効果トランジスタ(ＦＥＴ)Q1が並列に接続されて、かつ、ダイオードD1のカソードとインバータ回路52との接続点に、平滑用のコンデンサである電解コンデンサC2が並列に接続されている。

チョッパチョークL1は、一次巻線L1aと二次巻線L1bとを有し、一次巻線L1aが全波整流素子RECの出力側とダイオードD1のアノードとの間に接続されているとともに、二次巻線L1bの一端側がグランド電位に接続され、他端側が検出用の抵抗R1を介して処理装置56に接続されている。

電界効果トランジスタQ1は、ドレイン端子がチョッパチョークL1とダイオードD1のアノードとの接続点に接続されているとともに、ソース端子に抵抗R2が接続され、かつ、制御端子であるゲート端子が処理装置56に接続され、チョッパチョークL1に流れるチョーク電流と電界効果トランジスタQ1に流れるスイッチング電流IQとに基づいて処理装置56によりスイッチング駆動される。

また、インバータ回路52は、電源部51に対して、制御信号出力部材としての第２スイッチング素子、すなわちインバータ用スイッチング素子である電界効果トランジスタQ2，Q3が直列に接続された、いわゆるハーフブリッジ形のものである。

電界効果トランジスタQ2，Q3は、制御端子であるゲート端子が制御手段としてのハイサイドドライバ65を介して処理装置56に接続されており、このハイサイドドライバ65から供給される信号によってオンオフが制御される。

ハイサイドドライバ65は、処理装置56から供給される調光用のＰＷＭ信号Ｐに応じて、数十ｋＨｚ〜２００ｋＨｚ程度の周波数で電界効果トランジスタQ2，Q3を交互にオンオフする(スイッチング駆動する)ことで、電界効果トランジスタQ3のドレイン−ソース間に所定の高周波交流を発生させるものである。

共振回路53は、電界効果トランジスタQ3の両端間に、直流成分を遮断するコンデンサC3と共振用巻線(共振用インダクタ)L2とを直列に介して共振用コンデンサC4が並列に接続されている。

予熱回路55は、予熱用トランスL3、コンデンサC5、予熱用スイッチング素子としての電界効果トランジスタQ4および電流検出用の抵抗R2の直列回路を備え、コンデンサC5と電界効果トランジスタQ4との接続点と電界効果トランジスタQ2のソース端子との間に、ダイオードD2が接続されている。

予熱用トランスL3は、一次巻線L3aと、第１二次巻線L3bおよび第２二次巻線L3cとが対向配置されており、一次巻線L3aは、電界効果トランジスタQ2，Q3の接続点と共振用コンデンサC4との間に接続され、各二次巻線L3b，L3cは、コンデンサC6，C7を介してそれぞれランプ12のフィラメントFLa，FLbに接続されている。

電界効果トランジスタQ4は、制御端子であるゲート端子が処理装置56に接続され、この処理装置56から供給される予熱用ＰＷＭ信号PPによりスイッチング制御される。

そして、処理装置56は、ディジタル処理を行う、いわゆるマイコンなどであり、図示しない記憶手段としてのＲＯＭ、ＲＡＭ、インターフェースであるＩ／Ｏポート、動作クロックを生成するクロック生成部などをそれぞれ有し、内部に、ランプ12の動作状態を検出する状態検出部71、昇圧チョッパ回路59の制御用のチョッパ制御部72、ハイサイドドライバ65の制御用のインバータ制御部73、予熱回路55の制御用の予熱回路制御部74などを備え、例えばこれら状態検出部71、チョッパ制御部72、インバータ制御部73および予熱回路制御部74などが、ソフトウェア処理部分を共有することで一体となっている。また、この処理装置56は、図１に示すように、平面視四角形状の処理装置本体56aの４辺から外方へと、それぞれ複数ずつのリード部56bが突出している。

図７に戻って、状態検出部71は、放電電流すなわちランプ電流ILおよび放電電圧すなわちランプ電圧VLの少なくともいずれか一方を、ランプ電流ILやランプ電圧VLのピーク位相に同期したタイミングで検出し、これらランプ電流ILやランプ電圧VLに対応したディジタルの周波数データに変換する演算手段であるＡ／Ｄ変換器の機能を有しており、Ａ／Ｄ変換したランプ電流ILおよびランプ電圧VLの少なくともいずれか一方をインバータ制御部73あるいは予熱回路制御部74などに出力するものである。

チョッパ制御部72は、電源部51のＰＦＣ制御用に電界効果トランジスタQ1をスイッチングするためのスイッチングパルスSPを生成し、入力電圧V0と入力電流I0との位相を合わせて力率を改善する力率改善部である。

インバータ制御部73は、状態検出部71により検出した動作状態に基づいてインバータ回路52の電界効果トランジスタQ2，Q3の動作制御用のＰＷＭ信号Ｐを生成する信号生成部すなわち調光信号生成部の機能を有するソフトウェア部である。

ＲＯＭには、処理装置56の各部により実行される各種プログラムが予め格納されている。

ＲＡＭには、状態検出部71などにより検出した各種ディジタル値がそれぞれに割り当てられた領域に記憶される。

予熱回路制御部74は、予熱回路55の電界効果トランジスタQ4のスイッチングを制御するためのもので、予熱回路55の予熱電流IPを検出する予熱電流検出部であり、予熱回路55の予熱電流IPを監視しつつ、例えば状態検出部71で検出したランプ電流ILおよびランプ電圧VLの少なくともいずれか一方の変化に追従するように最適予熱条件すなわち目標値を設定し、予熱電流IPが目標値に近付くように、予熱回路55の電界効果トランジスタQ4のゲート端子に供給する予熱用ＰＷＭ信号PPを生成する。

制御電源部57は、処理装置56および主回路MCを制御してランプ12を駆動させる制御回路CCを駆動するための電源を供給する部分であり、例えば５Ｖの電源電圧から３．３Ｖあるいは１．８ＶなどのいわゆるＶ_DDを生成する部分である。

そして、点灯装置42は、図１ないし図５に示すように、主回路MCを備えた第１基板77と制御回路CCを備えた第２基板78とにより構成され、ケース体79に収納されている。

第１基板77は、長手状の略四角形状に形成された第１基板本体77aと、この第１基板本体77aの主面に実装された第１素子77bとを備えた片面基板である。

第１基板本体77aは、長手方向の端部に、電源入力側端子40とランプ出力側端子41とがそれぞれ形成されている。また、この第１基板本体77aには、電源入力端子40側から、この電源入力端子40に直結されるフィルタ部50と、電源部51とが順次形成され、この電源部51に隣接する位置に第２基板78が接続され、この第２基板78の両側(図１中の上下)に制御電源部75が形成され、第２基板47のランプ出力側端子41側に、インバータ回路52が形成され、かつ、このインバータ回路52とランプ出力側端子41との間に、ランプ出力側端子41と直結される予熱回路55などが形成されている。

第１素子77bは、上記電界効果トランジスタQ1〜Q4、コモンモードトランスTr、チョッパチョークL1、共振用巻線L2、予熱用トランスL3、ダイオードD1，D2、抵抗R1〜R3、コンデンサC1〜C7などのディスクリート部品を含み、定格電流が比較的大きい素子により構成されている。また、第１素子77bのうち、電界効果トランジスタQ1は、第１基板77と第２基板78との接続部の近傍である第２基板78の長手方向の一端側に配置され、第１基板本体77aに固定された放熱板HSに取り付けられている。さらに、第１素子77bのうち、電解コンデンサC2は、第２基板78の一端部と電界効果トランジスタQ1との間に配置されている。また、第１素子77bのうち、主回路MCの制御信号を出力する電界効果トランジスタQ2，Q3は、第１基板77と第２基板78との接続部の近傍に配置され、図示しない放熱板に取り付けられている。これら電界効果トランジスタQ2，Q3は、第２基板78の厚み方向の一側に対向する位置に配置されている。

なお、第１素子77bは、図１において、その一部のみを記載している。

一方、第２基板78は、長手状の略四角形状に形成された第２基板本体78aと、この第２基板本体78aに実装された第２素子78bとを備え、図示しない接地層を含む任意のビルドアップ層間を複数のビアホールVHにより電気的に接続したビルドアップ多層構造を有するビルドアップ多層基板である。

第２基板本体78aは、長手寸法が第１基板本体77aよりも小さく、例えば１／４程度の長さに設定されている。また、第２基板本体78aは、長手方向の略中心域よりも一端寄りの位置に、平面視で四角形状の処理装置56が、第２基板本体78aの長手方向および短手方向すなわち幅方向と各辺を合わせて実装され、この処理装置56のリード部56bが、それぞれ導電部80にはんだなどにより接合されて電気的に導通している。さらに、第２基板本体78aは、短手寸法すなわち幅寸法が、この第２基板本体78aの幅方向と同方向の処理装置56の両端部である処理装置56の最大幅位置からそれぞれ２ｍｍ以上離間されている。すなわち、処理装置56の最大幅位置から第２基板本体78aの端部までの距離をW1としたとき、W1≧２ｍｍに設定されている。さらに、第２基板本体78aの幅寸法をW2、処理装置56の最大幅寸法をW3とすると、W3＜W2≦W3＋５．６ｍｍに設定されている。

ここで、処理装置56は、第２基板本体78aに実装されている部品、ここでは第２素子78b中で、第２基板本体78aの幅方向における寸法すなわち幅寸法が最も長く設定されている。そして、処理装置56の最大幅寸法W3は、処理装置56がリード部56bを有する本実施の形態の場合には、幅方向のリード部56b，56b間の距離となるが、処理装置56がリード部を有さない場合には、処理装置本体56aの幅寸法となる。

さらに、第２基板本体78aには、幅方向の一側部に、第１基板本体77aの部品面側から挿入されて電気的および物理的に接続される接続部材としての接続ピン81が、処理装置56の実装部分を除く部分に複数、幅方向に沿って設けられている。すなわち、これら接続ピン81は、第２基板本体78aの幅方向の中心位置からずれた位置に配置されている。したがって、この接続ピン81を第１基板77側に接続した状態で、第２基板78は側部が第１基板77の主面である部品面に対向して交差状、例えば略垂直に位置している。また、第２基板本体78aは、第１基板本体77aの長手方向の略中心域よりも一端寄りの位置で、かつ、電界効果トランジスタQ1の近傍に配置されている。

ビアホールVHは、図５に示すように、第２基板本体78aの主面に丸孔状に形成され、その径寸法Ｄが、第１基板本体77aに形成され導通部80などに電気的に接続されている配線パターン82の幅寸法PWよりも小さく設定されている。

図１ないし図４に戻って、第２素子78bは、制御回路CCを構成する例えば抵抗やコンデンサなどの電子部品であり、これら第２素子78bのうち、第２基板本体78aの主面上には、処理装置56とともに、リフローはんだにより実装される面実装部品(チップ部品)が位置している。また、第２素子78bは、処理装置56を駆動する電圧であるＶ_DD以下の電圧で駆動されるとともに、第１素子77bよりも定格電流が小さい素子である。換言すれば、第１素子77bは、第２素子78bよりも定格電流が大きい素子を含んでいる。

なお、第２素子78bは、図２において、その一部のみを記載している。

ケース体79は、例えば他の点灯装置と共用可能となるように所定の寸法に形成されているもので、上側が開放された下ケース85と、この下ケース85の上側を覆う上ケース86とを備え、これら下ケース85と上ケース86とは、それぞれ例えば金属などにより成形されている。

下ケース85は、第１基板本体77aの長手寸法および幅寸法よりもそれぞれ大きい長手寸法および幅寸法を有する四角形板状の下ケース板85aと、この下ケース板85aの両側から略垂直に立ち上がる下ケース側板85b，85bとを有している。そして、下ケース板85a上には、第１基板77の裏面側を第１基板本体77aの両側近傍で支持する支持部である支持突部85c，85cが幅方向に離間されてリブ状に突出している。

また、上ケース86は、第１基板本体77aの長手寸法よりも大きい長手寸法と第１基板本体77aの幅寸法よりも小さい幅寸法とを有し下ケース板85aに略平行となる四角形板状の天板部86aと、下ケース85の下ケース側板85b，85bの外側面に位置する上ケース側板86b，86bと、天板部86aの両側部と上ケース側板86b，86bとを連続する下方に傾斜状の傾斜板86c，86cとを有している。したがって、ケース体79は、断面視で略五角形状に形成されている。そして、この上ケース86は、下ケース85に対して、長手方向の一端部から他端部へと摺動させるように嵌着することで、第１基板77および第２基板78を下ケース85との間に収納するように構成されている。

天板部86aは、支持突部85c，85c上に配置された第１基板本体77aに対して、第２基板本体78aの幅寸法W2よりも上方に離間されている。すなわち、天板部86aの下面と第１基板本体77aの上面との間の距離をW4とすると、W4＞W2に設定されている。

次に、上記一実施の形態の動作を説明する。

図示しない起動用回路などにより電界効果トランジスタQ1がオンされると、チョッパチョークL1(ダイオードD1)に直線的に増加する電流が流れることで、このチョッパチョークL1の二次巻線L1bにチョーク電流Ｉが流れ、チョッパチョークL1に電磁的エネルギが蓄積される。同時に、電界効果トランジスタQ1のオンによるスイッチング電流IQによって抵抗R2により生じる電圧が処理装置56に入力されると、オフのスイッチングパルスSPがチョッパ制御部72から電界効果トランジスタQ1のゲート端子に供給されてこの電界効果トランジスタQ1がオフされることで、チョッパチョークL1に蓄積された電磁的エネルギが放出され、チョッパチョークL1(ダイオードD1)に直線的に減少する電流が流れる。

この動作の繰り返しにより、図６に示すように、入力電圧V0の波形すなわち全波整流されたサイン波形である基準波形SWを包絡線として出力電流I1が形成される。

電源部51により生成された出力電圧V1は、インバータ回路52の電界効果トランジスタQ2，Q3をインバータ制御部73がハイサイドドライバ65を所定の周波数および所定のオンデューティでオンオフ動作させることで、高周波交流電圧に変換される。

この高周波交流電圧により、共振回路53が共振して共振電流が流れ、予熱回路制御部74で生成された所定の周波数の予熱用ＰＷＭ信号PPにより電界効果トランジスタQ4がスイッチング動作された予熱回路55の予熱用トランスL3の各二次巻線L3b，L3cにそれぞれ予熱電流IPが流れて、ランプ12のフィラメントFLa，FLbを予熱する。

そして、フィラメントFLa，FLbの予熱によりフィラメントFLa，FLb間に所定の始動電圧が印加されてランプ12が点灯(始動)し、このランプ12が定常点灯される。

このとき、点灯装置42では、状態検出部71によって検出されたランプ電流ILあるいはランプ電圧VLの少なくともいずれか一方に基づき、これらランプ電流ILあるいはランプ電圧VLなどが所定の目標値となるようにフィードバック制御がなされる。

上記のように点灯したランプ12を調光する場合には、点灯装置42のハイサイドドライバ65にインバータ制御部73からＰＷＭ信号Ｐを入力してインバータ回路52の駆動周波数を可変する。インバータ回路52の駆動周波数を増加、あるいは減少させることで、インバータ回路52からの高周波電力が抑制、あるいは増加されて、ランプ電流ILが抑制、あるいは増加され、ランプ12が調光される。

このインバータ回路52の駆動周波数、すなわちＰＷＭ信号Ｐの周波数は、インバータ制御部73において、例えば状態検出部71により検出したランプ電流ILおよびランプ電圧VLの少なくともいずれか一方に基づいて設定される。

このＰＷＭ信号Ｐの周波数制御は、毎周期、あるいは所定周期以内の数周期毎に行われ、ランプ12の点灯状態がＰＷＭ信号Ｐの周波数に即座に反映される。

また、予熱回路55では、状態検出部71で検出したランプ電流IL、ランプ電圧VL、ランプ電力、あるいは周囲の温度変化などに追従するように予熱回路制御部74により設定された目標値に予熱電流IPが近付くように生成した予熱用ＰＷＭ信号PPによって電界効果トランジスタQ4がスイッチング動作されることで、ランプ12の種類や製造過程でのばらつきなどによって変化する点灯中の予熱量を最適化する。

以上のように、制御回路CCの少なくとも一部を構成する処理装置56および第２素子78bを実装した第２基板本体78aを備えた第２基板78をビルドアップ多層構造とし、この第２基板78を、主回路MCの少なくとも一部を構成する第１素子77bを実装した第１基板本体77aを備え比較的安価で汎用性の高い片面基板である第１基板77に対して接続することで、高機能化を実現しても大型化を抑制できるとともに、小型部品である第２素子78bを用いかつ多層構造とした比較的高価な第２基板78を、適切な位置にのみ用いるため、コストをも抑制できる。

すなわち、ビルドアップ多層基板は、ビアホールVHにより任意のビルドアップ層間を電気的に接続しているため、各ビルドアップ層での配線パターン82の自由度が向上するので、第２基板78の小型化を図ることができ、点灯装置42全体として小型化が可能になる。

また、第２基板本体78aの幅寸法の両端部と、この第２基板本体78aの幅方向と同方向の処理装置56の両端部、すなわちこの処理装置56の幅方向の両端部とをそれぞれ２ｍｍ以上離間することで、例えば大判の基板に製造した複数の第２基板本体78aを個々に割断する際に、処理装置56のリード部56bを導電部80にはんだなどで接合した実装部が第２基板本体78aから剥離したりすることなどを防止して、製造時の信頼性を確保できる。

さらに、第２基板本体78aの処理装置56の実装部分を除く部分に接続ピン81をそれぞれ配置することで、処理装置56の最大幅寸法に対して第２基板本体78aの幅寸法を必要以上に大きくせずに済み、第２基板78をより小型化できる。

第１基板77の第１素子77bが、第２基板78の第２素子78bよりも定格電流が大きい複数の素子を含むことで、第２素子78bを比較的定格電流が小さい素子とすることが可能になり、第２基板78および点灯装置42全体を、より小型化できる。

第２基板78の第２素子78bを、処理装置56を駆動させるための電圧以下で駆動するものとすることで、第２素子78bを小型化した表面実装部品などの電子部品とすることが可能になり、第２基板78および点灯装置42全体を、より小型化できる。

第２基板78との接続ピン81の近傍に第１基板77の第１素子77bの一部である電界効果トランジスタQ1を配置することで、第２基板78の処理装置56から電界効果トランジスタQ1に送られるスイッチングパルスSPなどの信号に対する外部などからのノイズの影響を抑制できる。

また、第２基板78との接続ピン81の近傍に第１基板77の第１素子77bの一部である電界効果トランジスタQ2，Q3を配置することで、第２基板78の処理装置56からこれら電界効果トランジスタQ2，Q3に送られるＰＷＭ信号Ｐなどの信号に対する外部などからのノイズの影響を抑制できる。

さらに、接続ピン81が第１基板77の幅方向の中心位置からずれた位置に配置されている、すなわち第２基板78が第１基板77に対して、幅方向の中心位置からずれていることで、第１基板77の幅方向の両側部と第２基板78との間に、比較的大きいスペースと比較的小さいスペースとがそれぞれ形成されるので、大きいスペースには大きい第１素子77bを配置し、小さいスペースには小さい第１素子77bを配置するなど、第２基板78を第１基板77の幅方向の中心位置に配置する場合と比較して、第１基板77の幅方向のスペースを有効に利用できる。

また、例えば図４の想像線Ｌに示すように、ビアホールの径寸法を配線パターンの幅寸法以上とする場合には配線パターンから突出するビアホールの分だけ、隣接する配線パターンを離間しなければならないのに対して、第２基板78に接地層を設け、かつ、この第２基板78のビアホールVHの径寸法Ｄを第２基板78の配線パターン82の幅寸法PWよりも小さくすることで、グランド電位に接続するための配線を遠回りさせることもなく、また、ビアホールVHが配線パターン82から突出せず、ビアホールVHの径寸法Ｄを考慮することなく配線パターン82の間隔を比較的狭く、例えば０．３ｍｍ程度に設定可能になり、配線をより密集させやすくなって、第２基板78および点灯装置42全体を、より小型化できる。

さらに、第２基板本体78aの幅寸法をW2とし、処理装置56の最大幅寸法をW3として、W3＜W2≦W3＋５．６ｍｍに設定し、かつ、第２基板本体78aを、第１基板本体77aの主面に長手方向の側部を対向させてこの第１基板本体77aに対して略垂直に配置することで、第２基板78の第１基板77からの突出量を最小限に抑制して、点灯装置42をより小型化でき、他の点灯装置などに共用で用いる所定の寸法を有するケース体79内に第１基板77および第２基板78を収納可能となる。

しかも、第２基板本体78aを、第１基板本体77aの主面に長手方向の側部を対向させてこの第１基板本体77aに対して略垂直に配置すると、第１基板本体77aの長手方向に対する反りを抑制できる。

そして、上記点灯装置42を備えることで、天井埋込形照明器具11をも小型化しつつコストを抑制することが可能になる。

なお、上記一実施の形態において、負荷制御装置は、放電灯点灯装置42に限定されるものではない。

本発明の一実施の形態を示す負荷制御装置の平面図である。 同上負荷制御装置の第２基板の平面図である。 図２のＡ−Ａ断面図である。 同上負荷制御装置をケース体に収容した状態の断面図である。 同上第２基板の一部を拡大して示す平面図である。 同上負荷制御装置の電源部の動作を示すグラフである。 同上負荷制御装置の回路図である。 同上負荷制御装置を備えた電気機器の一部を断面とした底面図である。

11 電気機器としての天井埋込形照明器具
12 負荷としてのランプ
42 負荷制御装置としての放電灯点灯装置
56 処理装置
77 第１基板
77a 第１基板本体
77b 第１素子
78 第２基板
78a 第２基板本体
78b 第２素子
81 接続部材としての接続ピン
82 配線パターン
CC 制御回路
MC 主回路
Q1 スイッチング素子としての電界効果トランジスタ
Q2，Q3 制御信号出力部材としての電界効果トランジスタ
VH ビアホール

Claims (8)

1. 負荷を動作させる主回路の少なくとも一部を構成する複数の第１素子と、これら第１素子が実装された第１基板本体とを備えた片面基板である第１基板と；
   主回路を制御して負荷を駆動させる制御回路の少なくとも一部を構成する処理装置および第２素子と、これら処理装置および第２素子が実装された第２基板本体と、第１基板側に挿入されて第１基板側と電気的および物理的に接続される接続部材と、ビアホールとを備え、処理装置が第２基板本体に搭載されている部品中でこの第２基板本体の短手方向における寸法が最も長くかつ第２基板本体の長手方向の中心域よりも一端寄りに位置するとともに、接続部材が第２基板本体の処理装置の実装部分を除く部分にて第２基板本体の短手方向の一側に位置し、ビアホールにより層間が接続されたビルドアップ多層構造を有し、前記第１基板上に立設されてこの第１基板に接続される第２基板と；
   を具備していることを特徴とする負荷制御装置。
2. 第２基板本体は、長手方向と短手方向とを有する四角形状に形成され、
   前記第２基板本体の短手方向の両端部と処理装置の前記第２基板本体の短手方向と同方向の両端部とが、それぞれ２ｍｍ以上離間されている
   ことを特徴とする請求項１記載の負荷制御装置。
3. 第１基板の第１素子は、第１基板と第２基板との接続部材の近傍に配置されたスイッチング素子を含む
   ことを特徴とする請求項１または２記載の負荷制御装置。
4. 第１基板の第１素子は、第１基板と第２基板との接続部材の近傍に配置され制御信号を出力する制御信号出力部材を含む
   ことを特徴とする請求項１ないし３いずれか一記載の負荷制御装置。
5. 第１基板の第１素子は、第２基板の第２素子よりも定格電流が大きい複数の素子を含む
   ことを特徴とする請求項１ないし４いずれか一記載の負荷制御装置。
6. 第２基板の第２基板本体は、接地層を有し、
   第２基板の第２素子は、処理装置を駆動させるための電圧以下で駆動される
   ことを特徴とする請求項１ないし５いずれか一記載の負荷制御装置。
7. 第２基板のビアホールの径寸法は、第２基板の配線パターンの幅よりも小さい
   ことを特徴とする請求項１ないし６いずれか一記載の負荷制御装置。
8. 請求項１ないし７いずれか一記載の負荷制御装置と；
   この負荷制御装置により制御される負荷と；
   を具備していることを特徴とする電気機器。

Images