JP2007295660A - 電流検出回路 - Google Patents
電流検出回路 Download PDFInfo
- Publication number
- JP2007295660A JP2007295660A JP2006117872A JP2006117872A JP2007295660A JP 2007295660 A JP2007295660 A JP 2007295660A JP 2006117872 A JP2006117872 A JP 2006117872A JP 2006117872 A JP2006117872 A JP 2006117872A JP 2007295660 A JP2007295660 A JP 2007295660A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- current detection
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Of Direct Current Motors (AREA)
- Inverter Devices (AREA)
Abstract
【課題】半導体集積回路装置の製造上のバラツキによる悪影響を回避できるようにする。
【解決手段】オペアンプOP2のオフセット調整を行うと、オペアンプOP2の反転入力端子および非反転入力端子に流れる電流を調整することができる。すなわち、トランジスタTr1がオンしたときにトランジスタTr5に流れる電流とトランジスタTr2がオンしたときにトランジスタTr6に流れる電流とが半導体プロセス上でたとえ異なったとしても、オフセット調整することでオペアンプOP1およびOP2の反転入力端子および非反転入力端子に流れる電流を調整することができ、抵抗R1側に流れる電流を一致させることができる。
【選択図】図1
【解決手段】オペアンプOP2のオフセット調整を行うと、オペアンプOP2の反転入力端子および非反転入力端子に流れる電流を調整することができる。すなわち、トランジスタTr1がオンしたときにトランジスタTr5に流れる電流とトランジスタTr2がオンしたときにトランジスタTr6に流れる電流とが半導体プロセス上でたとえ異なったとしても、オフセット調整することでオペアンプOP1およびOP2の反転入力端子および非反転入力端子に流れる電流を調整することができ、抵抗R1側に流れる電流を一致させることができる。
【選択図】図1
Description
本発明は、ブリッジ型のモータ駆動回路に流れる電流を検出するための電流検出回路に関する。
この種の電流検出回路は、モータ駆動回路によるモータの駆動状態を検出するために設けられており、効率良くフィードバック制御するために用いられる(例えば、特許文献1参照)。この特許文献1に開示されている構成によれば、ブリッジ型のモータ駆動回路に流れる電流をオペアンプにより検出し、電流補正演算器により補正電流値を演算し、相対誤差をメモリに記憶させている。また、電流指令値とモータ電流検出値とから電流制御値を演算し電流制御値を演算し、Hブリッジの駆動信号を生成している。
特開平9−24846号公報(特に図3、図4、図6参照)
トランジスタを製造するときに半導体プロセス上の何らかの問題によりト製造時のランジスタの個々の特性のバラツキを生じてしまいオフセット調整が必要となる。しかしながら、特許文献1に開示されている構成では起動時に読取られたオフセット電圧をもとにオフセット補正することはできるもののメモリを備えていない回路構成を採用するとオフセット補正することができない。
本発明は、上記事情に鑑みてなされたもので、その目的は、半導体集積回路装置の製造上のバラツキによる悪影響を回避できるようにした電流検出回路を提供することにある。
本発明は、上記事情に鑑みてなされたもので、その目的は、半導体集積回路装置の製造上のバラツキによる悪影響を回避できるようにした電流検出回路を提供することにある。
請求項1記載の発明は、モータを駆動するための第1ないし第4の駆動用トランジスタを備えたブリッジ型のモータ駆動回路に流れる電流を検出する電流検出回路を対象としている。この請求項1に係る発明によれば、第1の電流検出用トランジスタは、第1の駆動用トランジスタに対してカレントミラー接続されており、第2の電流検出用トランジスタは、第2の駆動用トランジスタに対してカレントミラー接続されている。
補正回路は、第1および第2の電流検出用トランジスタの検出電流を補正することができるため、たとえトランジスタを製造するときにトランジスタの個々の特性の製造時のバラツキを生じたとしても調整を行うことができるようになる。しかも、特許文献1に開示されている構成に比較してメモリを設けることなく電流検出回路を構成できる。
請求項2記載の発明によれば、補正回路はオペアンプを備えており、オペアンプの入力段回路のオフセット調整がなされることで電流検出結果を補正するため、補正回路をより簡易的に構成できる。
請求項3記載の発明によれば、補正回路が、第1の電流検出用トランジスタに対応して設けられた第1のオペアンプと、第2の電流検出用トランジスタに対応して設けられた入力段回路のオフセット調整可能な第2のオペアンプとを備え、第1および第2のオペアンプは、ブリッジに対して対称的に設けられ、第2のオペアンプの入力段回路のオフセット調整を行うことで電流検出結果を補正するため、補正回路をより簡単化して構成することができる。
以下、本発明の一実施形態について、図1および図2を参照しながら説明する。
図1は、モータ用の電流検出回路の電気的構成を概略的なブロック図により示している。
この図1に示すように、例えばフルブリッジ型のモータ駆動回路1は、第1ないし第4の駆動用トランジスタTr1〜Tr4を備えている。これらの第1ないし第4の駆動用トランジスタTr1〜Tr4は、それぞれNMOSFETにより構成されている。第1および第2の駆動用トランジスタTr1およびTr2はそれぞれモータMの両端子T1およびT2と第1電源VDDの端子との間に接続されており上アームを構成する。第3および第4の駆動用トランジスタTr3およびTr4は、それぞれモータMの駆動用両端子T1およびT2と第2電源GNDとの間に接続され下アームを構成する。
図1は、モータ用の電流検出回路の電気的構成を概略的なブロック図により示している。
この図1に示すように、例えばフルブリッジ型のモータ駆動回路1は、第1ないし第4の駆動用トランジスタTr1〜Tr4を備えている。これらの第1ないし第4の駆動用トランジスタTr1〜Tr4は、それぞれNMOSFETにより構成されている。第1および第2の駆動用トランジスタTr1およびTr2はそれぞれモータMの両端子T1およびT2と第1電源VDDの端子との間に接続されており上アームを構成する。第3および第4の駆動用トランジスタTr3およびTr4は、それぞれモータMの駆動用両端子T1およびT2と第2電源GNDとの間に接続され下アームを構成する。
すなわちモータ駆動回路1は、電界効果型のトランジスタTr1〜Tr4をブリッジに接続して第1および第2の2つのアームを備えたHブリッジ回路であり、電源電圧としてバッテリ電圧VDDが供給されることによりモータMを駆動するように構成されている。このモータ駆動回路1は、ゲート駆動回路2から駆動信号が与えられることによりモータMを駆動するように構成されている。
ゲート駆動回路2は、入力信号が与えられることによりモータ駆動回路1の第1ないし第4の駆動用トランジスタTr1〜Tr4のゲートを駆動するように構成されている。
第1の電流検出用トランジスタTr5は、第1の駆動用トランジスタTr1に対してカレントミラー接続されている。第2の電流検出用トランジスタTr6は、第2の駆動用トランジスタTr2に対してカレントミラー接続されている。これらのトランジスタTr1およびTr5間のカレントミラー比は、例えば10:1に設定されている。
第1の電流検出用トランジスタTr5は、第1の駆動用トランジスタTr1に対してカレントミラー接続されている。第2の電流検出用トランジスタTr6は、第2の駆動用トランジスタTr2に対してカレントミラー接続されている。これらのトランジスタTr1およびTr5間のカレントミラー比は、例えば10:1に設定されている。
トランジスタTr5は、そのソース/ドレインが第1電源VDDの端子およびノードN1間に接続されている。このノードN1には、オペアンプOP1の非反転入力端子が接続されると共に、ダイオードD1のアノードが接続されている。オペアンプOP1の反転入力端子には、モータMの端子T1が接続されており、オペアンプOP1の出力は、トランジスタTr7のベースに接続されている。トランジスタTr7は、BJT(Bipolar Junction Transistor)により構成されている。
ダイオードD1のカソードは、トランジスタTr7のコレクタに接続されており、トランジスタTr7のエミッタは、可変抵抗R1を通じてグランドGNDに接続されており、この可変抵抗R1の両端電圧が信号検出部3に与えられるようになっている。このようにして、第1のバッファ回路4が、ダイオードD1、トランジスタTr7、およびオペアンプOP1により構成されている。
信号検出部3は、ゲート駆動回路2に入力される入力信号を生成するためのフィードバック信号として検出電圧(検出信号)を前段の駆動制御回路(図示せず)に出力するように構成されている。この駆動制御回路は、入力信号を生成しゲート駆動回路2に与えるように構成されている。
他方、トランジスタTr6は、そのソース/ドレインが第1電源電圧VDDが与えられる端子およびノードN2間に接続されている。このノードN2には、オペアンプOP2の非反転入力端子が接続されると共に、ダイオードD2のアノードが接続されている。オペアンプOP2の反転入力端子には、モータMの端子T2が接続されており、オペアンプOP2の出力は、トランジスタTr8のベースに接続されている。トランジスタTr8は、BJT(Bipolar Junction Transistor)により構成されている。
ダイオードD2のカソードは、トランジスタTr8のコレクタに接続されており、トランジスタTr8のエミッタは、可変抵抗R1を通じてグランドGNDに接続されており、この可変抵抗R1の両端電圧が信号検出部3に与えられるようになっている。このようにして、第2のバッファ回路5が、ダイオードD2、トランジスタTr8、およびオペアンプOP2により構成されている。
この図1に示すように、電流検出用トランジスタTr5およびTr6が、モータ駆動回路1に対して対称的に設けられ、第1および第2のバッファ回路4および5が、これらの電流検出用トランジスタTr5およびTr6に流れる電流を調整して可変抵抗R1に流すように構成されている。尚、電流検出回路Aは、第1および第2の電流検出用トランジスタTr5およびTr6、第1および第2のバッファ回路4および5、抵抗R1、および信号検出部3により構成されている。補正回路Bは、第1および第2のバッファ回路4および5により構成されている。
MOSトランジスタTr1〜Tr6を製造するとき、半導体プロセス上の何らかの問題により個々のトランジスタ(特にトランジスタTr5およびTr6)に流れる電流特性についてバラツキを生じてしまうことが発明者らにより確認されている。そこで、この検出電流のバラツキを補正する必要がある。
図2は、オペアンプOP2を構成する入力段回路の具体的構成例を示している。この図2に示すように、オペアンプOP2の入力段回路は、その差動入力側にBJTを用いると共に能動負荷6を備えた差動増幅回路7により構成されており、この能動負荷6側に可変抵抗を設けることでオフセット調整回路8が構成されている。このオフセット調整回路8によりオフセット調整が可能となっている。
本実施形態によれば次のように作用する。オフセット調整回路8によりオフセット調整すると、オペアンプOP2の反転入力端子および非反転入力端子に流れる電流を調整することができる。すなわち、トランジスタTr1がオンしたときにトランジスタTr5に流れる電流とトランジスタTr2がオンしたときにトランジスタTr6に流れる電流とが半導体プロセス上でたとえ異なったとしても、オフセット調整回路8によりオフセット調整することでオペアンプOP1およびOP2の入力端子に流れる電流を調整することができ、トランジスタTr1がオンしたときとトランジスタTr2がオンしたときとで抵抗R1側に流れる電流を一致させることができる。これにより、トランジスタTr5およびTr6を製造するときに各トランジスタの個々の特性の製造時のバラツキを生じたとしてもオフセット調整を行うことができる。
第1および第2のバッファ回路4、5が、それぞれオペアンプOP1、OP2を備えて構成されているため、より簡易的に補正することができる。
第1および第2のオペアンプOP1およびOP2は、H型のフルブリッジに対して対称的に設けられており、第2のオペアンプOP2のゲインを調整することで電流検出結果を補正しているため、補正回路をより簡単化して構成することができる。
第1および第2のオペアンプOP1およびOP2は、H型のフルブリッジに対して対称的に設けられており、第2のオペアンプOP2のゲインを調整することで電流検出結果を補正しているため、補正回路をより簡単化して構成することができる。
(他の実施形態)
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
トランジスタTr1〜Tr6としてNMOSFETに適用したが、他のトランジスタにも適用可能である。
補正回路Bは、各種スイッチング素子(例えばMOSトランジスタ等)に対して並列に抵抗素子を設け、これらの直列回路を構成し、前記スイッチング素子のオンオフ切換を外部から行うことにより検出電流を補正するように構成しても良い。すなわち、第1および第2の電流検出用トランジスタTr5およびTr6の検出電流をオフセット補正できれば、どのように補正するように構成しても良い。
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
トランジスタTr1〜Tr6としてNMOSFETに適用したが、他のトランジスタにも適用可能である。
補正回路Bは、各種スイッチング素子(例えばMOSトランジスタ等)に対して並列に抵抗素子を設け、これらの直列回路を構成し、前記スイッチング素子のオンオフ切換を外部から行うことにより検出電流を補正するように構成しても良い。すなわち、第1および第2の電流検出用トランジスタTr5およびTr6の検出電流をオフセット補正できれば、どのように補正するように構成しても良い。
図面中、1はモータ駆動回路、Tr1は第1の駆動用トランジスタ、Tr2は第2の駆動用トランジスタ、Tr3は第3の駆動用トランジスタ、Tr4は第4の駆動用トランジスタ、Tr5は第1の電流検出用トランジスタ、Tr6は第2の電流検出用トランジスタ、Aは電流検出回路、Bは補正回路、Mはモータを示す。
Claims (3)
- モータを駆動するための第1ないし第4の駆動用トランジスタを備えたブリッジ型のモータ駆動回路に流れる電流を検出する電流検出回路において、
前記第1の駆動用トランジスタに対してカレントミラー接続された第1の電流検出用トランジスタと、
前記第2の駆動用トランジスタに対してカレントミラー接続された第2の電流検出用トランジスタと、
前記第1および第2の電流検出用トランジスタの検出電流を補正する補正回路とを備えたことを特徴とする電流検出回路。 - 前記補正回路はオペアンプを備え、前記オペアンプの入力段回路のオフセット調整がなされることで検出電流を補正することを特徴とする請求項1記載の電流検出回路。
- 前記補正回路は、前記第1の電流検出用トランジスタに対応して設けられた第1のオペアンプと、前記第2の電流検出用トランジスタに対応して設けられた入力段回路のオフセット調整可能な第2のオペアンプとを備え、
前記第1および第2のオペアンプは、前記フルブリッジに対して対称的に設けられ、前記第2のオペアンプの入力段回路のオフセット調整がなされることで電流検出結果を補正することを特徴とする請求項1または2記載の電流検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006117872A JP2007295660A (ja) | 2006-04-21 | 2006-04-21 | 電流検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006117872A JP2007295660A (ja) | 2006-04-21 | 2006-04-21 | 電流検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007295660A true JP2007295660A (ja) | 2007-11-08 |
Family
ID=38765743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006117872A Withdrawn JP2007295660A (ja) | 2006-04-21 | 2006-04-21 | 電流検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007295660A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11448668B2 (en) | 2020-03-03 | 2022-09-20 | Kabushiki Kaisha Toshiba | Current detection circuit, current detection system, and method of adjusting current detection circuit |
-
2006
- 2006-04-21 JP JP2006117872A patent/JP2007295660A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11448668B2 (en) | 2020-03-03 | 2022-09-20 | Kabushiki Kaisha Toshiba | Current detection circuit, current detection system, and method of adjusting current detection circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019150744A1 (ja) | 補正電流出力回路及び補正機能付き基準電圧回路 | |
JP2005244276A (ja) | 差動増幅回路 | |
JP4654765B2 (ja) | 負荷駆動装置及び負荷駆動装置の出力調整方法 | |
JP2004328640A (ja) | バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器 | |
JP4920305B2 (ja) | 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器 | |
JP2007295660A (ja) | 電流検出回路 | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JP4827858B2 (ja) | 負出力レギュレータ回路及びこれを用いた電気機器 | |
US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
JP2010246287A (ja) | 電流制御回路 | |
JP5003105B2 (ja) | 電流制限回路 | |
JP3959924B2 (ja) | 負荷駆動回路 | |
JP2011155497A (ja) | レベルシフト回路 | |
JP4807369B2 (ja) | 光電流・電圧変換回路 | |
JP4904954B2 (ja) | 基準電圧発生回路 | |
JP4285266B2 (ja) | 定電流制御回路装置 | |
JP2006287773A (ja) | 高周波電力増幅器用バイアス回路 | |
KR20000073710A (ko) | 기준전압 발생회로 | |
JP2019023814A (ja) | 定電圧回路 | |
JP3673190B2 (ja) | 電圧発生回路、半導体装置及び電圧発生回路の制御方法 | |
US20150171808A1 (en) | Small signal amplifier circuit | |
JP2009232649A (ja) | リニアソレノイド駆動装置 | |
KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
JP2005332364A (ja) | 定電流発生回路 | |
JP5207212B2 (ja) | 電流出力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090622 |