JP2007274397A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007274397A JP2007274397A JP2006098289A JP2006098289A JP2007274397A JP 2007274397 A JP2007274397 A JP 2007274397A JP 2006098289 A JP2006098289 A JP 2006098289A JP 2006098289 A JP2006098289 A JP 2006098289A JP 2007274397 A JP2007274397 A JP 2007274397A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- valid
- unit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 29
- 230000006870 function Effects 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 62
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 230000004913 activation Effects 0.000 description 11
- 230000007480 spreading Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
【解決手段】供給されるコンフィギュレーションデータに応じて回路構成を再構成可能な演算器10に、入力データを用いて処理を行うデータ処理部11に加え、その処理結果を保持して出力データDOとして出力する出力データ保持部13と、出力データが有効であるか否かを示す出力バリッド信号S3を出力する出力バリッド信号制御部14を設け、出力バリッド信号の出力タイミングを制御することで、演算器外部に対する有効なデータの出力タイミングを任意に制御できるようにする。
【選択図】図1
Description
本発明によれば、入力データを処理して得られた処理結果を保持して出力データとして出力するとともに、その出力データが有効であるか否かを示す出力バリッド信号を出力するので、出力バリッド信号の出力タイミングを制御することにより出力データの出力タイミングが任意に制御可能となる。
コンフィギュレーションの切り替え後(より詳細には、所定時間が経過して切り替え後のコンフィギュレーションデータに応じた動作を演算器10で開始した後)、さらにオフセット時間が経過した後に最初の出力信号(データの有効性を示す出力バリッド信号付の出力データ)を出力する。続いて、インターバル時間の間は、出力バリッド信号を無効にしておき、インターバル時間が経過した後に次の出力信号(データの有効性を示す出力バリッド信号付の出力データ)を出力する。このインターバル時間間隔で出力信号を出力する処理を、規定した反復回数だけ繰り返し行う。
有効な(バリッド信号付の)信号が入力されてからオフセット時間が経過した後に最初の出力信号(データの有効性を示す出力バリッド信号付の出力データ)を出力する。続いて、インターバル時間の間は、出力バリッド信号を無効にしておき、インターバル時間が経過した後に次の出力信号(データの有効性を示す出力バリッド信号付の出力データ)を出力する。このインターバル時間間隔で出力信号を出力する処理を、規定した反復回数だけ繰り返し行う。
規定した個数の有効な(バリッド信号付の)信号が入力された後に最初の出力信号(データの有効性を示す出力バリッド信号付の出力データ)を出力する。続いて、インターバル時間の間は、出力バリッド信号を無効にしておき、インターバル時間が経過した後に次の出力信号(データの有効性を示す出力バリッド信号付の出力データ)を出力する。このインターバル時間間隔で出力信号を出力する処理を、規定した反復回数だけ繰り返し行う。
規定した個数の有効な(バリッド信号付の)信号が入力された後に、1回だけ出力信号(データの有効性を示す出力バリッド信号付の出力データ)を出力する。
有効な(バリッド信号付の)信号が入力された後に1回だけ出力信号(データの有効性を示す出力バリッド信号付の出力データ)を出力し、その後規定した個数の有効な(バリッド信号付の)信号が入力されるまでは出力しない。言い換えれば、有効な信号が入力された後に1回だけ出力信号を出力し、その後有効な信号が規定の個数入力された後に出力信号を出力する。
2入力セレクタ41は、一方の入力にフリップフロップ42の出力が供給され、他方の入力にデータ処理部11からの内部データINTDが供給されている。また、2入力セレクタ41の制御入力には、入力バリッド信号制御部12からの内部バリッド信号S2が供給されている。2入力セレクタ41は、内部バリッド信号S2の値が“1”の場合には内部データINTDを選択して出力し、内部バリッド信号S2の値が“0”の場合にはフリップフロップ42の出力を選択して出力する。
比較部58内の終了出力信号検出部59は、出力回数カウンタ57のカウンタ値と反復回数値とを比較し、それらが一致する場合には結果出力としての終了出力信号検出値を“1”にし、一致しない場合には終了出力信号検出値を“0”にする。
また、比較部58内の先頭信号検出部61は、オフセット/インターバルカウンタ56のカウンタ値をモニタし、カウント値が“0”の場合には結果出力としての先頭信号検出値を“1”にし、そうでない場合には先頭信号検出値を“0”にする。
図2(A)に示したモードAにおける動作について説明する。モードAにおいては、コンフィギュレーションの切り替え後(より詳細には、所定時間が経過して切り替え後のコンフィギュレーションデータに応じた動作を演算器10で開始した後)、所定時間が経過した後に最初の有効な出力データを出力し、その後一定時間間隔で指定された個数の有効な出力データを出力する。以下に説明するモードAの動作においては、出力データは出力データ保持部13にセットしてあるものとする。
次に、図2(B)に示したモードBにおける動作について説明する。モードBにおいては、有効な入力データが演算器10に入力された後、所定時間が経過した後に最初の有効な出力データを出力し、その後一定時間間隔で指定された個数の有効な出力データを出力する。以下に説明するモードBの動作においては、ウェイトフラグ54が使用される。
次に、図2(C)に示したモードCにおける動作について説明する。モードCにおいては、規定個数の有効な入力データが演算器10に入力された後、最初の有効な出力データを出力し、その後一定時間間隔で指定された個数の有効な出力データを出力する。
次に、図3(A)に示したモードDにおける動作について説明する。モードDにおいては、規定個数の有効な入力データが演算器10に入力された後に一度だけ有効な出力データを出力する。
次に、図3(B)に示したモードEについて説明する。モードEにおいては、規定個数の有効な入力データに対して、最初の有効な入力データが演算器10に入力されたときのみ有効な出力データを出力する。
図7に示すように、ワイヤレス通信システムは、アンテナ部71、RF部72、ディジタルベースバンド処理部73、リコンフィギュラブル回路部74、及びMAC部75を有する。アンテナ部71は、無線信号(RF信号)を送受信するためのものである。RF部72は、RF/IF変換処理を行うものである。RF部72は、アンテナ71にて受信されたRF(高周波)信号をIF(中周波)信号に変換してディジタルベースバンド処理部73及びリコンフィギュラブル回路部74に供給したり、ディジタルベースバンド処理部73及びリコンフィギュラブル回路部74からのIF信号をRF信号に変換してアンテナ部71に供給したりする。
なお、図7に示したワイヤレス通信システムは、本実施形態におけるリコンフィギュラブル回路の一利用例を示したものであり、本実施形態におけるリコンフィギュラブル回路の用途はこれに限定されるものでない。
本発明の諸態様を付記として以下に示す。
上記コンフィギュレーションメモリより供給される上記構成情報に応じて動的に回路構成を再構成可能な複数の演算器とを備え、
上記演算器は、
入力データを用いて上記構成情報に応じた処理を行うデータ処理部と、
上記データ処理部による処理結果を保持するとともに、保持した処理結果を出力データとして出力する出力データ保持部と、
上記出力データ保持部より出力する出力データが有効であるか否かを示す出力バリッド信号を出力する出力バリッド信号制御部と
を有することを特徴とする半導体装置。
(付記2)上記出力バリッド信号制御部は、上記構成情報により規定されるタイミングで上記出力バリッド信号を出力することを特徴とする付記1記載の半導体装置。
(付記3)上記データ処理部は、上記入力データが有効であるか否かを示す信号に基づいて生成される内部バリッド信号に基づいて上記構成情報に応じた処理を行い、
上記出力データ保持部は、データが有効であることを上記内部バリッド信号が示した場合に、保持する処理結果を上記データ処理部より供給される処理結果に更新することを特徴とする付記1記載の半導体装置。
(付記4)上記出力データ保持部は、
入力されるデータを一時保持して上記出力データとして出力するデータ保持部と、
上記データ処理部による処理結果及び上記データ保持部の出力が入力され、何れか一方を上記データ保持部の入力に供給するセレクタ部とを有することを特徴とする付記1記載の半導体装置。
(付記5)上記出力バリッド信号制御部は、
クロック数もしくはデータ数をカウントするカウンタ部と、
上記カウンタ部のカウント値と、上記構成情報により規定される上記出力バリッド信号の出力タイミングに係る値とを比較する比較部と、
上記比較部での比較結果に基づいて、上記出力バリッド信号を生成し出力する出力バリッド信号生成部とを有することを特徴とする付記1記載の半導体装置。
(付記6)上記カウンタ部は、有効な入力データ数、所定の出力契機が生じてから有効な出力データを出力するまでのクロック数、有効な出力データの出力時間間隔に係るクロック数、及び有効な出力データ数をカウント可能であることを特徴とする付記5記載の半導体装置。
(付記7)上記出力データ保持部及び上記出力バリッド信号制御部が、上記構成情報に応じた動作を開始してから所定時間が経過した後に最初の有効な出力データを出力し、続いて、上記構成情報により指定された個数の有効な出力データを一定時間間隔で出力するよう制御を行うことを特徴とする付記1記載の半導体装置。
(付記8)上記出力データ保持部及び上記出力バリッド信号制御部が、有効な入力データが入力されてから所定時間が経過した後に最初の有効な出力データを出力し、続いて、上記構成情報により指定された個数の有効な出力データを一定時間間隔で出力するよう制御を行うことを特徴とする付記1記載の半導体装置。
(付記9)上記出力データ保持部及び上記出力バリッド信号制御部が、上記構成情報により指定された個数の有効な入力データが入力された後に最初の有効な出力データを出力し、続いて、上記構成情報により指定された個数の有効な出力データを一定時間間隔で出力するよう制御を行うことを特徴とする付記1記載の半導体装置。
(付記10)上記出力データ保持部及び上記出力バリッド信号制御部が、上記構成情報により指定された個数の有効な入力データが入力された後に一度だけ有効な出力データを出力するよう制御を行うことを特徴とする付記1記載の半導体装置。
(付記11)上記出力データ保持部及び上記出力バリッド信号制御部が、上記構成情報により指定された個数の有効な入力データに対して、最初の有効な入力データが入力されたときのみ有効な出力データを出力するよう制御を行うことを特徴とする付記1記載の半導体装置。
(付記12)上記複数の演算器のうち一部の演算器が、上記データ処理部、上記出力データ保持部、及び上記出力バリッド制御部を有することを特徴とする付記1記載の半導体装置。
(付記13)上記複数の演算器のすべてが、上記データ処理部、上記出力データ保持部、及び上記出力バリッド制御部をそれぞれ有することを特徴とする付記1記載の半導体装置。
(付記14)付記1記載の半導体装置を用いて、ベースバンド処理に係る機能の全部又は一部を実行することを特徴とする無線通信システム。
11 データ処理部
12 入力バリッド信号制御部
13 出力データ保持部
14 出力バリッド信号制御部
20 コンフィギュレーションメモリ
S1 コンフィグ切替信号
S2 内部バリッド信号
S3 出力バリッド信号
Claims (10)
- 構成情報を記憶するコンフィギュレーションメモリと、
上記コンフィギュレーションメモリより供給される上記構成情報に応じて動的に回路構成を再構成可能な複数の演算器とを備え、
上記演算器は、
入力データを用いて上記構成情報に応じた処理を行うデータ処理部と、
上記データ処理部による処理結果を保持するとともに、保持した処理結果を出力データとして出力する出力データ保持部と、
上記出力データ保持部より出力する出力データが有効であるか否かを示す出力バリッド信号を出力する出力バリッド信号制御部と
を有することを特徴とする半導体装置。 - 上記出力バリッド信号制御部は、上記構成情報により規定されるタイミングで上記出力バリッド信号を出力することを特徴とする請求項1記載の半導体装置。
- 上記出力データ保持部は、
入力されるデータを一時保持して上記出力データとして出力するデータ保持部と、
上記データ処理部による処理結果及び上記データ保持部の出力が入力され、何れか一方を上記データ保持部の入力に供給するセレクタ部とを有することを特徴とする請求項1記載の半導体装置。 - 上記出力バリッド信号制御部は、
クロック数もしくはデータ数をカウントするカウンタ部と、
上記カウンタ部のカウント値と、上記構成情報により規定される上記出力バリッド信号の出力タイミングに係る値とを比較する比較部と、
上記比較部での比較結果に基づいて、上記出力バリッド信号を生成し出力する出力バリッド信号生成部とを有することを特徴とする請求項1記載の半導体装置。 - 上記出力データ保持部及び上記出力バリッド信号制御部が、上記構成情報に応じた動作を開始してから所定時間が経過した後に最初の有効な出力データを出力し、続いて、上記構成情報により指定された個数の有効な出力データを一定時間間隔で出力するよう制御を行うことを特徴とする請求項1記載の半導体装置。
- 上記出力データ保持部及び上記出力バリッド信号制御部が、有効な入力データが入力されてから所定時間が経過した後に最初の有効な出力データを出力し、続いて、上記構成情報により指定された個数の有効な出力データを一定時間間隔で出力するよう制御を行うことを特徴とする請求項1記載の半導体装置。
- 上記出力データ保持部及び上記出力バリッド信号制御部が、上記構成情報により指定された個数の有効な入力データが入力された後に最初の有効な出力データを出力し、続いて、上記構成情報により指定された個数の有効な出力データを一定時間間隔で出力するよう制御を行うことを特徴とする請求項1記載の半導体装置。
- 上記出力データ保持部及び上記出力バリッド信号制御部が、上記構成情報により指定された個数の有効な入力データが入力された後に一度だけ有効な出力データを出力するよう制御を行うことを特徴とする請求項1記載の半導体装置。
- 上記出力データ保持部及び上記出力バリッド信号制御部が、上記構成情報により指定された個数の有効な入力データに対して、最初の有効な入力データが入力されたときのみ有効な出力データを出力するよう制御を行うことを特徴とする請求項1記載の半導体装置。
- 請求項1記載の半導体装置を用いて、ベースバンド処理に係る機能の全部又は一部を実行することを特徴とする無線通信システム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006098289A JP4685682B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体装置 |
EP20060254227 EP1840756B1 (en) | 2006-03-31 | 2006-08-11 | Semiconductor device with reconfigurable dataflow based arithmetic units |
DE200660009760 DE602006009760D1 (de) | 2006-03-31 | 2006-08-11 | Halbleiterbauelement mit rekonfigurierbaren, datenflussbasierten Arithmetik-Einheiten |
US11/504,763 US7694108B2 (en) | 2006-03-31 | 2006-08-16 | Reconfigurable semiconductor device capable of controlling output timing of data |
CNB2006101514737A CN100562865C (zh) | 2006-03-31 | 2006-09-08 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006098289A JP4685682B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007274397A true JP2007274397A (ja) | 2007-10-18 |
JP4685682B2 JP4685682B2 (ja) | 2011-05-18 |
Family
ID=37757097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006098289A Expired - Fee Related JP4685682B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7694108B2 (ja) |
EP (1) | EP1840756B1 (ja) |
JP (1) | JP4685682B2 (ja) |
CN (1) | CN100562865C (ja) |
DE (1) | DE602006009760D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9552328B2 (en) | 2011-06-30 | 2017-01-24 | Socionext Inc. | Reconfigurable integrated circuit device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0721142A (ja) * | 1994-06-20 | 1995-01-24 | Seiko Epson Corp | 1チップマイクロコンピュータ |
JP2000278166A (ja) * | 1999-03-26 | 2000-10-06 | Nec Corp | ソフトウエア携帯電話機 |
JP2001267909A (ja) * | 2000-03-17 | 2001-09-28 | Victor Co Of Japan Ltd | 信号処理装置及びその方法 |
JP2006024152A (ja) * | 2004-07-09 | 2006-01-26 | Omron Corp | 制御信号作成用のリコンフィギャラブルな設定データの構造 |
WO2006087773A1 (ja) * | 2005-02-15 | 2006-08-24 | Fujitsu Limited | プロトコル変換回路 |
JP2006252440A (ja) * | 2005-03-14 | 2006-09-21 | Fujitsu Ltd | 再構成可能演算処理装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5239556A (en) * | 1990-12-28 | 1993-08-24 | Victor Company Of Japan, Ltd. | Demodulation system for spread spectrum communication |
JP2937743B2 (ja) * | 1994-04-28 | 1999-08-23 | 沖電気工業株式会社 | スペクトル拡散通信のための拡散符号生成装置 |
EP0721157A1 (en) * | 1994-12-12 | 1996-07-10 | Advanced Micro Devices, Inc. | Microprocessor with selectable clock frequency |
JPH09275364A (ja) * | 1996-04-08 | 1997-10-21 | Toyota Autom Loom Works Ltd | スペクトラム拡散通信用同期装置 |
US5748630A (en) * | 1996-05-09 | 1998-05-05 | Maker Communications, Inc. | Asynchronous transfer mode cell processing system with load multiple instruction and memory write-back |
KR100319789B1 (ko) * | 1997-11-19 | 2002-01-05 | 다치카와 게이지 | 복수 부호계열 동시 생성기 및 그것을 사용한 cdma 무선수신장치 |
US6292506B1 (en) * | 1998-12-04 | 2001-09-18 | The United States Of America As Represented By The Secretary Of The Air Force | Length selectable, hardware efficient pseudorandom code generator |
US6934319B2 (en) * | 1999-12-30 | 2005-08-23 | Infineon Technologies Ag | Configurable multimode despreader for spread spectrum applications |
WO2001050147A1 (en) * | 1999-12-30 | 2001-07-12 | Morphics Technology, Inc. | A configurable code generator system for spread spectrum applications |
JP2001202236A (ja) | 2000-01-20 | 2001-07-27 | Fuji Xerox Co Ltd | プログラマブル論理回路装置によるデータ処理方法、プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路再構成方法 |
JP5075313B2 (ja) * | 2000-01-28 | 2012-11-21 | インフィネオン テヒノロジース アクチェンゲゼルシャフト | 構成可能なスペクトル拡散通信装置のためのコンフィギュレーションを生成する方法 |
US7006440B2 (en) * | 2001-10-26 | 2006-02-28 | Luminous Networks, Inc. | Aggregate fair queuing technique in a communications system using a class based queuing architecture |
US7433389B2 (en) * | 2001-11-20 | 2008-10-07 | Mediatek Inc. | Methods and apparatus for spread spectrum signal processing using a reconfigurable coprocessor |
JP3932906B2 (ja) * | 2002-01-23 | 2007-06-20 | 日本電気株式会社 | 基地局装置及びそれを用いた移動通信システム |
EP1427116B1 (en) * | 2002-12-04 | 2018-03-28 | Nippon Telegraph And Telephone Corporation | Spread-spectrum demodulator |
US7293162B2 (en) | 2002-12-18 | 2007-11-06 | Fujitsu Limited | Split data-flow scheduling mechanism |
US6885610B2 (en) * | 2003-04-11 | 2005-04-26 | Sun Microsystems, Inc. | Programmable delay for self-timed-margin |
EP1652065B1 (en) * | 2003-07-23 | 2013-09-04 | ST-Ericsson SA | Device and method for composing codes |
JP3834318B2 (ja) * | 2004-03-17 | 2006-10-18 | シャープ株式会社 | データ駆動プロセッサ用のデータ入力装置、データ出力装置およびそれらの方法 |
JP4294566B2 (ja) | 2004-09-30 | 2009-07-15 | 独立行政法人科学技術振興機構 | 全反射吸収測定用プリズムを用いた全反射吸収測定方法 |
US7609104B2 (en) * | 2006-10-26 | 2009-10-27 | Toshiba America Electronic Components, Inc. | Spread spectrum clock generator |
US20080129361A1 (en) * | 2006-12-05 | 2008-06-05 | Rajesh Mamidwar | Method and system for programmable delays on transport outputs |
-
2006
- 2006-03-31 JP JP2006098289A patent/JP4685682B2/ja not_active Expired - Fee Related
- 2006-08-11 EP EP20060254227 patent/EP1840756B1/en not_active Expired - Fee Related
- 2006-08-11 DE DE200660009760 patent/DE602006009760D1/de active Active
- 2006-08-16 US US11/504,763 patent/US7694108B2/en not_active Expired - Fee Related
- 2006-09-08 CN CNB2006101514737A patent/CN100562865C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0721142A (ja) * | 1994-06-20 | 1995-01-24 | Seiko Epson Corp | 1チップマイクロコンピュータ |
JP2000278166A (ja) * | 1999-03-26 | 2000-10-06 | Nec Corp | ソフトウエア携帯電話機 |
JP2001267909A (ja) * | 2000-03-17 | 2001-09-28 | Victor Co Of Japan Ltd | 信号処理装置及びその方法 |
JP2006024152A (ja) * | 2004-07-09 | 2006-01-26 | Omron Corp | 制御信号作成用のリコンフィギャラブルな設定データの構造 |
WO2006087773A1 (ja) * | 2005-02-15 | 2006-08-24 | Fujitsu Limited | プロトコル変換回路 |
JP2006252440A (ja) * | 2005-03-14 | 2006-09-21 | Fujitsu Ltd | 再構成可能演算処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9552328B2 (en) | 2011-06-30 | 2017-01-24 | Socionext Inc. | Reconfigurable integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
EP1840756B1 (en) | 2009-10-14 |
EP1840756A1 (en) | 2007-10-03 |
CN101046797A (zh) | 2007-10-03 |
CN100562865C (zh) | 2009-11-25 |
JP4685682B2 (ja) | 2011-05-18 |
DE602006009760D1 (de) | 2009-11-26 |
US7694108B2 (en) | 2010-04-06 |
US20070234013A1 (en) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6667708B2 (en) | Method and system for a programmable code generator | |
Farashahi et al. | FPGA based fast and high-throughput 2-slow retiming 128-bit AES encryption algorithm | |
US6834291B1 (en) | Gold code generator design | |
EP2260376B1 (en) | Digital random number generator based on digitally-controlled oscillators | |
JPH1195984A (ja) | 擬似乱数発生方法および装置 | |
WO2012016588A1 (en) | Bit sequence generator | |
KR101332232B1 (ko) | 유한체 연산을 이용한 암호화된 무작위 숫자 생성기 | |
CN110413257A (zh) | 随机数产生电路 | |
RU2577588C1 (ru) | Способ и устройство для формирования кода скремблирования | |
US9619206B2 (en) | Pseudo-random bit sequence generator | |
JP2010245881A (ja) | 暗号処理装置 | |
JP4685682B2 (ja) | 半導体装置 | |
JP5171420B2 (ja) | 擬似乱数生成装置 | |
CN107678731B (zh) | 一种基于fpga的高频异步随机数发生器 | |
JP2005100085A (ja) | 演算装置、および、暗号・復号演算装置 | |
Peinado et al. | Improving the period and linear span of the sequences generated by DLFSRs | |
JP5119417B2 (ja) | 擬似乱数生成装置 | |
Singh et al. | Efficient VLSI architectures of LILLIPUT block cipher for resource-constrained RFID devices | |
Mucci et al. | Implementation of parallel LFSR-based applications on an adaptive DSP featuring a pipelined configurable gate array | |
Nas et al. | High throughput, low set-up time, reconfigurable linear feedback shift registers | |
JP4176720B2 (ja) | 同期制御装置および同期制御方法 | |
JP2000350262A (ja) | 符号生成方法および符号生成回路 | |
Corvetto et al. | Robust detection and lossless compression of the foreground in magnetic resonance images | |
JP3914626B2 (ja) | Pn符号発生回路 | |
CN114089810A (zh) | 用于为加密核提供处理时钟信号的方法和时钟产生电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4685682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |