JP3834318B2 - データ駆動プロセッサ用のデータ入力装置、データ出力装置およびそれらの方法 - Google Patents

データ駆動プロセッサ用のデータ入力装置、データ出力装置およびそれらの方法 Download PDF

Info

Publication number
JP3834318B2
JP3834318B2 JP2004076721A JP2004076721A JP3834318B2 JP 3834318 B2 JP3834318 B2 JP 3834318B2 JP 2004076721 A JP2004076721 A JP 2004076721A JP 2004076721 A JP2004076721 A JP 2004076721A JP 3834318 B2 JP3834318 B2 JP 3834318B2
Authority
JP
Japan
Prior art keywords
data
packet
generation
outside
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004076721A
Other languages
English (en)
Other versions
JP2005269073A (ja
Inventor
誠一郎 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004076721A priority Critical patent/JP3834318B2/ja
Priority to US11/080,535 priority patent/US20050207445A1/en
Publication of JP2005269073A publication Critical patent/JP2005269073A/ja
Application granted granted Critical
Publication of JP3834318B2 publication Critical patent/JP3834318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/24Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • H04J3/247ATM or packet multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、外部から入力されるデータをデータ駆動プロセッサ用のデータに変換して出力するデータ入力装置およびデータ駆動プロセッサからのデータを変換して外部に出力するデータ出力装置に関し、特に、データ長が可変のデータをデータ駆動プロセッサ用の内部パケットに変換するデータ入力装置、データ駆動プロセッサ用の内部パケットを可変長のデータとして外部に出力するデータ出力装置およびそれらの方法に関する。
近年、マルチメディア処理や高精細画像処理などの大容量データの高速処理が要求される様々な分野で、プロセッサ性能の向上に対する要求が高まっている。しかし、現在のLSI(Large Scale Integrated circuit)製造技術ではデバイスの高速化にも限度がある。そこで、並列処理が注目を浴びており、並列処理に関する研究、開発が盛んに行なわれている。
並列処理向きのコンピュータ・アーキテクチャの中でも、特にデータ駆動型アーキテクチャが注目されている。データ駆動型処理方式においては、「ある処理に必要な入力データが全て揃い、かつその処理に必要な演算装置などの資源が割当てられたときに処理が行なわれる。」という規則にしたがって、処理が並列に進められる。これに関連する技術として、特開昭64−26236号公報、特開平6−124352号公報、特開2002−245025号公報および特開平8−329039号公報に開示された発明がある。
特開昭64−26236号公報に開示されたデータ駆動形計算機は、外部から入力される入出力形式選択信号に応じて、入力されるデータがタグ情報を有さないデータであるとき順次入力されるデータに対してタグ情報を付加してパケットを組立てるパケット組立部と、入力されるデータに対して施すべき処理手順を記憶する命令記憶部と、処理手順に従って入力データを演算処理する演算部と、演算処理部によって処理されたパケットを外部に出力する出力制御部とを含む。
特開平6−124352号公報に開示されたデータ駆動型情報処理装置においては、タグが付されたデータパケットに基づいてデータフロープログラムに従う演算処理をする演算部分と、この演算部分の入力段に設けられるタグ付与部とが設けられる。外部またはオンライン接続される他の情報処理装置から入力信号にして与えられるデータは、タグ付与部において一律に所定のタグが付与されたデータパケットにされ、このデータパケットが演算部分に供給される。
特開2002−245025号公報に開示されたデータ駆動型情報処理装置においては、パケット生成部が発生させた複数のクロックを分周して異なる周波数のクロックを生成し、何れかの周波数を選択し、選択されたクロックレートによって行先情報およびデータを設定し、その設定結果を格納したデータパケットを生成する。入出力制御部は、パケット生成部によって生成されたデータパケットを取込んで、行先情報に応じてプログラム記憶部またはデータメモリインタフェース部に送出する。
特開平8−329039号公報に開示されたデータ駆動型情報処理装置は、外部から入力された画像データに基づいて、世代番号と、行先番号と、命令情報と、定数値とを含むタグを有するデータパケットを生成するデータパケット生成部を含む。データパケット生成部は、入力される画像データの順番に基づいて、当該データに付加されるべき多次元の世代番号を発生させるための世代番号生成処理部と、世代番号生成処理部により発生される世代番号の関数としてタグを発生させるための行先番号生成処理部とを含む。
図7は、画像データ(ビデオ信号)からデータ駆動プロセッサ用のパケットを生成する従来のパケット変換回路を示す図である。パケット変換回路100は、クロック信号(Clock)に同期して画像データ(Data)を抽出する。抽出された画像データからパケットを生成する際、水平同期信号(HSI)および垂直同期信号(VSI)から世代番号を生成してパケットに付加する。なお、レジスタ101にはノード番号などの情報が格納され、パケットを生成する際にパケットに付加される。
図8は、ビデオ信号から生成されたパケットに含まれる世代番号を示す図である。この世代番号は、ピクセル、ラインおよびフィールドと呼ばれる3つのデータによって構成される。ピクセルは、1ライン内のどのワードかを示す情報である。ラインは、1フィールド内のどのラインかを示す情報である。フィールドは、ビデオ信号のフィールドを示す情報である。
特開昭64−26236号公報 特開平6−124352号公報 特開2002−245025号公報 特開平8−329039号公報
データ駆動プロセッサがイーサネット(R)などのプロトコルデータを処理する場合、イーサネット(R)フレームをデータとし、それに世代番号を付加してパケットを生成する必要がある。このときに付加される世代番号は、図8に示すピクセル、ラインおよびフィールドのそれぞれに対応して、図3に示すように、イーサネット(R)フレームの中のどのワードかを示す番号(シーケンス番号)と、イーサネット(R)フレーム毎に付けられる番号(フレーム番号)と、インタフェースが複数ある装置の場合にインタフェースを識別するための番号(インタフェース番号)とによって構成される。
図9は、イーサネット(R)フレームから生成されたパケットを説明するための図である。パケットは、プロトコルデータと、それに対応する世代番号とを含む。図9においては、1フレームが16ワードによって構成されており、たとえばプロトコルデータの最初の1ワード((1),(2),(3),(4))に、シーケンス番号が“0”、フレーム番号が“0”、インタフェース番号が“0”の世代番号が付加される。
ビデオ信号処理においては、1フィールドあたりのライン数、1ラインあたりのピクセル数を固定と見なすことができる。したがって、世代番号を用いたプログラムにおいては、たとえばフィールド中央のデータのライン番号およびピクセル番号を、予め定数オペランドとして扱うことができる。また、1フィールドの最終データもライン番号およびピクセル番号が予め判っているので、定数オペランドとして扱うことができる。
しかし、IEEE(The Institute of Electrical and Electronics Engineers, Inc.) Std 802.3-2002によれば、イーサネット(R)のパケット長は、プリアンブルを除いて最小で64バイト、最大で1522バイトであり、1バイト単位でパケット長を設定することができる。
このため、データ駆動プロセッサに入力されるイーサネット(R)のパケット長を予め推測することができない。このことは、イーサネット(R)などのネットワークプロトコルデータをデータ駆動プロセッサで処理する場合、ビデオ信号処理のようにオペランドに定数を使用することができないことを意味する。
すなわち、イーサネット(R)で使用されるMAC(Media Access Control)−LSIによって処理されたイーサネット(R)のフレームデータがデータ駆動プロセッサに出力される場合、データ駆動プロセッサは今処理しているイーサネット(R)の入力パケットが最終シーケンスであることを、次のフレームが入力されるまで検知することができないため、入力パケットを一時的にメモリに書込んでおく処理が必要となり、次のフレームが入力されるまで入力パケットの処理が開始できない。これにより、データ駆動プロセッサの特徴である並列性を大きく損ない、スループットが低下するといった問題点があった。
また、データ駆動プロセッサが処理したイーサネット(R)のフレームデータをMAC−LSIに出力する場合、フレームの最終シーケンスに対応して送信終了を通知する制御信号をMAC−LSIに出力する必要がある。この場合にも、データ駆動プロセッサは次のフレームが検知されるまで、MAC−LSIに制御信号を出力することができない。これにより、データ駆動プロセッサの特徴である並列性を大きく損ない、スループットが低下するといった問題点があった。
また、データ駆動プロセッサは、パケット形式でしか情報を出力することができないため、外部同期信号を出力するにはタグの一部を外部同期信号として利用するか、外部同期信号を制御するための制御データをパケットに格納して出力する必要があった。これによって、タグのビット数が増加したり、処理すべきパケット数が増加して処理速度の低下につながるといった問題点があった。
本発明は、上記問題点を解決するためになされたものであり、第1の目的は、データ駆動プロセッサが高速に処理できるように、可変長のデータからデータ駆動プロセッサ用のパケットを生成して出力するデータ入力装置およびその方法を提供することである。
第2の目的は、データ駆動プロセッサの処理速度を低下させずに制御信号を出力することが可能なデータ出力装置およびその方法を提供することである。
本発明のある局面に従えば、外部から入力された可変長のデータをデータ駆動プロセッサ用のパケットに変換して出力するデータ入力装置であって、世代番号を生成するための世代番号生成手段と、世代番号生成手段によって生成された世代番号と、可変長データを分割して生成された所定長さのデータと、ノード番号とを格納したパケットを生成するためのパケット生成手段とを含み、パケット生成手段は、最終シーケンスのデータを含むパケットのノード番号として、最終シーケンス以外のデータを含むパケットのノード番号と異なる値をパケットに格納する。
好ましくは、パケット生成手段は、外部から入力される最終シーケンスを示す信号に応じてノード番号を生成してパケットに格納する。
好ましくは、世代番号生成手段は、外部から入力されるデータが有効であることを示す信号に応じて値を順次インクリメントし、シーケンス番号を生成するための第1のカウンタと、フレームの最終を示す信号に応じて値を順次インクリメントし、フレーム番号を生成するための第2のカウンタとを含む。
好ましくは、データ入力装置はさらに、ノード番号を保持するための保持手段を含み、パケット生成手段は、最終シーケンス以外のデータを含むパケットのノード番号として保持手段に保持される値を使用し、最終シーケンスのデータを含むパケットのノード番号として保持手段に保持される値をインクリメントした値を使用する。
本発明の別の局面に従えば、データ駆動プロセッサから入力されたパケットを可変長データとして外部に出力するデータ出力装置であって、パケットからデータを抽出して外部に出力するためのデータ抽出手段と、パケットに含まれるオペコード領域に所定命令が格納されている場合に、外部に最終シーケンスであることを示す信号を出力するための信号生成手段とを含む。
好ましくは、信号生成手段は、データ抽出手段によって抽出されたデータが有効であることを示す信号を生成して出力する。
本発明のさらに別の局面に従えば、外部から入力された可変長のデータをデータ駆動プロセッサ用のパケットに変換して出力するデータ入力方法であって、世代番号を生成するステップと、生成された世代番号と、可変長データを分割して生成された所定長さのデータと、ノード番号とを格納したパケットを生成するステップとを含み、パケットを生成するステップは、最終シーケンスのデータを含むパケットのノード番号として、最終シーケンス以外のデータを含むパケットのノード番号と異なる値をパケットに格納するステップを含む。
本発明のさらに別の局面に従えば、データ駆動プロセッサから入力されたパケットを可変長データとして外部に出力するデータ出力方法であって、パケットからデータを抽出して外部に出力するステップと、パケットに含まれるオペコード領域に所定命令が格納されている場合に、外部に最終シーケンスであることを示す信号を出力するステップとを含む。
本発明のある局面によれば、パケット生成手段が、最終シーケンスのデータを含むパケットのノード番号として、最終シーケンス以外のデータを含むパケットのノード番号と異なる値をパケットに格納するので、データ駆動プロセッサは、最終シーケンスのパケットに対して異なるプログラムを実行することが可能となり、データ駆動プロセッサの処理速度の低下を防止することが可能となった。
また、パケット生成手段が、外部から入力される最終シーケンスを示す信号に応じてノード番号を生成してパケットに格納するので、容易にノード番号を生成することが可能となった。
また、世代番号生成手段は、外部から入力されるデータが有効であることを示す信号に応じて値を順次インクリメントし、シーケンス番号を生成するための第1のカウンタと、フレームの最終を示す信号に応じて値を順次インクリメントし、フレーム番号を生成するための第2のカウンタとを含むので、パケット生成手段は、世代番号を含んだパケットを容易に生成することが可能となった。
また、パケット生成手段が、最終シーケンス以外のデータを含むパケットのノード番号として保持手段に保持される値を使用し、最終シーケンスのデータを含むパケットのノード番号として保持手段に保持される値をインクリメントした値を使用するので、データ駆動プロセッサに対して最終シーケンスのデータであるか否かを容易に通知することが可能となった。
本発明の別の局面によれば、信号生成手段が、パケットに含まれるオペコード領域に所定命令が格納されている場合に、外部に最終シーケンスであることを示す信号を出力するので、最終シーケンスであることを示す信号を容易に生成することができ、データ駆動プロセッサの処理速度の低下を防止することが可能となった。
また、信号生成手段が、データ抽出手段によって抽出されたデータが有効であることを示す信号を生成して出力するので、外部のデバイスがデータを容易に抽出することが可能となった。
図1は、本発明の実施の形態におけるデータ入力装置およびデータ出力装置を含んだシステムの一例を示す図である。このシステムは、イーサネット(R)の物理層を制御するPHY部3と、データリンク層内のMAC副層を制御するMACデバイス4と、データ駆動プロセッサ5と、MACデバイス4から出力されるデータをデータ駆動プロセッサ5用のパケットに変換するデータ入力装置(以下、入力回路と呼ぶ。)1と、データ駆動プロセッサ5から出力されるパケットをMACデバイス4に出力するデータに変換するデータ出力装置(以下、出力回路と呼ぶ。)2とを含む。
入力回路1は、MACデバイス4から出力されるデータ信号11、入力データ有効信号12およびフレーム最終信号13を入力し、これらの信号に基づいてデータ駆動プロセッサ5用のパケット出力19を生成する。
出力回路2は、データ駆動プロセッサ5から出力されるパケットに基づいて、MACデバイス4を制御するためのデータ信号21、出力データ有効信号22およびフレーム送信終了信号23をMACデバイス4に出力する。
図2は、本発明の実施の形態における入力回路1の概略構成を示すブロック図である。この入力回路1は、MACデバイス4からのデータ11を入力してバッファリングする入力バッファ15と、カウンタ16と、レジスタ17と、パケット生成回路18とを含む。
入力データ有効信号12は正論理の信号であり、有効なデータが入力されているときはハイレベル(以下、Hレベルと略す。)となり、有効なデータが入力されていないときはロウレベル(以下、Lレベルと略す。)となる。また、フレーム最終信号13は、有効なデータがイーサネット(R)フレームの最終シーケンスであるか否かを示す正論理の信号であり、有効なデータが最終シーケンスを示すときにHレベルとなり、最終シーケンスでないときにLレベルとなる。
カウンタ16は、シーケンス番号を生成するSQCNT16aと、フレーム番号を生成するFMCNT16bとを含む。SQCNT16aは、入力データ有効信号12に同期してインクリメントされ、フレーム最終信号13によってリセットされる。FMCNT16bは、フレーム最終信号13に同期してインクリメントされ、有効ビットの最大値に達すると初期値、たとえば“0”に戻る。
レジスタ17は、ノード番号を保持するNDNUM17aと、その他の情報を保持するレジスタ17bとを含む。NDNUM17aには、予めノード番号が設定されており、パケットの生成の際にこのノード番号が使用される。その他のレジスタ17bは、インタフェース番号などの情報を含む。
データ11は、クロック信号14に同期して入力バッファ15に入力された後、パケット生成回路18に入力される。パケット生成回路18は、入力データ有効信号12がHレベルのときにクロック信号14に同期して入力バッファ15からのデータを抽出し、パケットを生成する。パケット生成回路18は、パケットを生成する際、シーケンス番号、フレーム番号およびインタフェース番号として、SQCNT16aの値、FMCNT16bの値およびその他のレジスタ17bに保持される値を用いて世代番号を生成してパケットに格納する。
図3は、本発明の実施の形態における世代番号を示す図である。この世代番号は、イーサネット(R)フレームの中のどのワードかを示すシーケンス番号と、イーサネット(R)フレーム毎に付けられるフレーム番号と、インタフェースが複数ある装置の場合にインタフェースを識別するためのインタフェース番号とを含む。
図4は、本発明の実施の形態における入力回路1によって生成されるデータ駆動プロセッサ5用のパケットを示す図である。このパケットは、タグ領域と、データ領域とを含む。また、タグ領域は、命令の種類を示すオペコード(OPC)と、ノード番号と、図3に示す世代番号とを含む。なお、命令が未だフェッチされていないので、オペコード領域には無効データが格納されている。
パケット生成回路18は、パケットを生成する際、フレーム最終信号13がLレベル、すなわち最終シーケンスでなければ、NDNUM17aに格納される値をノード番号としてパケットに格納する。また、フレーム最終信号13がHレベル、すなわち最終シーケンスであれば、NDNUM17aに格納される値を1だけインクリメントし、ノード番号としてパケットに格納する。これによって、イーサネット(R)フレームの最終シーケンスのパケットには、同じフレームの最終シーケンス以外のパケットと異なるノード番号を付加することができ、異なるプログラムを実行することが可能となる。
図5は、本発明の実施の形態における出力回路2の概略構成を示すブロック図である。この出力回路2は、データ駆動プロセッサ5からのパケット入力29を受け、パケットからデータを抽出するデータ抽出回路28と、データ抽出回路28によって抽出されたデータをバッファリングする出力バッファ25とを含む。
データ抽出回路28は、データ駆動プロセッサ5からパケット入力29を受けると、データを出力バッファ25に出力すると共に、出力バッファ25からMACデバイス4に出力されるデータ21に同期して、出力データ有効信号22を生成してMACデバイス4に出力する。出力データ有効信号22は、データ21が有効か否かを示す正論理の信号であり、有効データが出力されているときはHレベルとなり、有効データが出力されていないときはLレベルが出力される。
フレーム送信終了信号23は、有効データがイーサネット(R)フレームの最終シーケンスであるか否かを示す正論理の信号であり、フレームの最終シーケンスであればHレベルとなり、フレームの最終シーケンスでなければLレベルが出力される。データ抽出回路28は、データ駆動プロセッサ5からのパケット入力29のオペコード領域に、データ出力命令のOUTH命令が含まれているときに、フレーム送信終了信号23にHレベルを出力する。また、データ抽出回路28は、データ駆動プロセッサ5からのパケット入力29のオペコード領域に、データ出力命令のOUTP命令が含まれるときに、フレーム送信終了信号23にLレベルを出力する。これによって、データ駆動プロセッサ5の命令によってMACデバイス4に対して、イーサネット(R)フレームの最終シーケンスを通知する制御信号(フレーム送信終了信号23)を出力することができる。
図6は、本発明の実施の形態において用いられるイーサネット(R)フレームの一例を示す図である。図6(a)は、DIXフレームを示しており、パケット生成回路18は、プリアンブル(Preamble)およびFCS(Frame Check Sequence)を除くデータを順次パケットに格納してデータ駆動プロセッサ5に出力する。
図6(b)は、IEEE802.3フレームを示しており、パケット生成回路18は、プリアンブル(Preamble)、SFD(Start Frame Delimiter)およびFCSを除くデータをパケットに格納してデータ駆動プロセッサ5に出力する。
なお、本実施の形態においては、イーサネット(R)フレームからデータ駆動プロセッサ用のパケットを生成する場合について説明したが、他の可変長データからデータ駆動プロセッサ用のパケットを生成する場合にも本発明が適用できることは言うまでもない。
以上説明したように、本実施の形態におけるデータ入力装置によれば、パケット生成回路18は、フレーム最終信号13がフレームの最終シーケンスを示していれば、最終シーケンス以外のパケットのノード番号と異なるノード番号を最終シーケンスのパケットに格納するようにしたので、データ駆動プロセッサ5は最終シーケンスのパケットに対して異なるプログラムを実行することが可能となる。したがって、データ駆動プロセッサ5は、次のフレームが入力されるまで処理を待つ必要がなくなり、データ駆動型プロセッサ5の処理速度の低下を防止することが可能となった。
また、本実施の形態におけるデータ出力装置によれば、データ抽出回路28は、データ駆動プロセッサ5から出力されるパケットのオペコード領域にデータ出力命令のOUTH命令が格納されていれば、フレーム送信終了信号23にHレベルを出力し、オペコード領域にOUTP命令が格納されていれば、フレーム送信終了信号23にLレベルを出力するようにしたので、タグのビット数の増加や、処理すべきパケット数の増加がなくなり、データ駆動プロセッサの処理速度の低下を防止することが可能となった。
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施の形態におけるデータ入力装置およびデータ出力装置を含んだシステムの一例を示す図である。 本発明の実施の形態における入力回路1の概略構成を示すブロック図である。 本発明の実施の形態における世代番号を示す図である。 本発明の実施の形態における入力回路1によって生成されるデータ駆動プロセッサ5用のパケットを示す図である。 本発明の実施の形態における出力回路2の概略構成を示すブロック図である。 本発明の実施の形態において用いられるイーサネット(R)フレームの一例を示す図である。 画像データからデータ駆動プロセッサ用のパケットを生成する従来のパケット変換回路を示す図である。 ビデオ信号から生成されたパケットに含まれる世代番号を示す図である。 イーサネット(R)フレームから生成されたパケットを説明するための図である。
符号の説明
1 入力回路、2 出力回路、3 PHY部、4 MACデバイス、5 データ駆動プロセッサ、11,21 データ信号、12 入力データ有効信号、13 フレーム最終信号、14,24 クロック信号、15 入力バッファ、16 カウンタ、16a SQCNT、16b FMCNT、17 レジスタ、17a NDNUM、17b その他のレジスタ、18 パケット生成回路、19 パケット出力、22 出力データ有効信号、23 フレーム送信終了信号、25 出力バッファ、28 データ抽出回路、29 パケット入力。

Claims (8)

  1. 外部から入力された可変長のデータをデータ駆動プロセッサ用のパケットに変換して出力するデータ入力装置であって、
    世代番号を生成するための世代番号生成手段と、
    前記世代番号生成手段によって生成された世代番号と、可変長データを分割して生成された所定長さのデータと、ノード番号とを格納したパケットを生成するためのパケット生成手段とを含み、
    前記パケット生成手段は、最終シーケンスのデータを含むパケットのノード番号として、最終シーケンス以外のデータを含むパケットのノード番号と異なる値をパケットに格納する、データ入力装置。
  2. 前記パケット生成手段は、外部から入力される最終シーケンスを示す信号に応じてノード番号を生成してパケットに格納する、請求項1記載のデータ入力装置。
  3. 前記世代番号生成手段は、外部から入力されるデータが有効であることを示す信号に応じて値を順次インクリメントし、シーケンス番号を生成するための第1のカウンタと、
    フレームの最終を示す信号に応じて値を順次インクリメントし、フレーム番号を生成するための第2のカウンタとを含む、請求項1または2記載のデータ入力装置。
  4. 前記データ入力装置はさらに、ノード番号を保持するための保持手段を含み、
    前記パケット生成手段は、最終シーケンス以外のデータを含むパケットのノード番号として前記保持手段に保持される値を使用し、最終シーケンスのデータを含むパケットのノード番号として前記保持手段に保持される値をインクリメントした値を使用する、請求項1〜3のいずれかに記載のデータ入力装置。
  5. データ駆動プロセッサから入力されたパケットを可変長データとして外部に出力するデータ出力装置であって、
    前記パケットからデータを抽出して外部に出力するためのデータ抽出手段と、
    前記パケットに含まれるオペコード領域に所定命令が格納されている場合に、外部に最終シーケンスであることを示す信号を出力するための信号生成手段とを含む、データ出力装置。
  6. 前記信号生成手段は、前記データ抽出手段によって抽出されたデータが有効であることを示す信号を生成して出力する、請求項5記載のデータ出力装置。
  7. 外部から入力された可変長のデータをデータ駆動プロセッサ用のパケットに変換して出力するデータ入力方法であって、
    世代番号を生成するステップと、
    前記生成された世代番号と、可変長データを分割して生成された所定長さのデータと、ノード番号とを格納したパケットを生成するステップとを含み、
    前記パケットを生成するステップは、最終シーケンスのデータを含むパケットのノード番号として、最終シーケンス以外のデータを含むパケットのノード番号と異なる値をパケットに格納するステップを含む、データ入力方法。
  8. データ駆動プロセッサから入力されたパケットを可変長データとして外部に出力するデータ出力方法であって、
    前記パケットからデータを抽出して外部に出力するステップと、
    前記パケットに含まれるオペコード領域に所定命令が格納されている場合に、外部に最終シーケンスであることを示す信号を出力するステップとを含む、データ出力方法。
JP2004076721A 2004-03-17 2004-03-17 データ駆動プロセッサ用のデータ入力装置、データ出力装置およびそれらの方法 Expired - Fee Related JP3834318B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004076721A JP3834318B2 (ja) 2004-03-17 2004-03-17 データ駆動プロセッサ用のデータ入力装置、データ出力装置およびそれらの方法
US11/080,535 US20050207445A1 (en) 2004-03-17 2005-03-16 Data input device and data output device for data driven processor, and methods therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004076721A JP3834318B2 (ja) 2004-03-17 2004-03-17 データ駆動プロセッサ用のデータ入力装置、データ出力装置およびそれらの方法

Publications (2)

Publication Number Publication Date
JP2005269073A JP2005269073A (ja) 2005-09-29
JP3834318B2 true JP3834318B2 (ja) 2006-10-18

Family

ID=34986229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004076721A Expired - Fee Related JP3834318B2 (ja) 2004-03-17 2004-03-17 データ駆動プロセッサ用のデータ入力装置、データ出力装置およびそれらの方法

Country Status (2)

Country Link
US (1) US20050207445A1 (ja)
JP (1) JP3834318B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4685682B2 (ja) * 2006-03-31 2011-05-18 富士通株式会社 半導体装置
US8385971B2 (en) * 2008-08-19 2013-02-26 Digimarc Corporation Methods and systems for content processing
JP2010282429A (ja) * 2009-06-04 2010-12-16 Canon Inc 画像処理装置及びその制御方法
JP5671635B2 (ja) * 2014-01-07 2015-02-18 キヤノン株式会社 画像処理装置及びその制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392993B1 (en) * 1998-06-29 2002-05-21 Microsoft Corporation Method and computer program product for efficiently and reliably sending small data messages from a sending system to a large number of receiving systems
US6795866B1 (en) * 1999-10-21 2004-09-21 Sun Microsystems, Inc. Method and apparatus for forwarding packet fragments
US6646983B1 (en) * 2000-11-21 2003-11-11 Transwitch Corporation Network switch which supports TDM, ATM, and variable length packet traffic and includes automatic fault/congestion correction
JP4591736B2 (ja) * 2001-02-21 2010-12-01 ソニー株式会社 情報処理装置および方法、記録媒体、並びにプログラム
US7089320B1 (en) * 2001-06-01 2006-08-08 Cisco Technology, Inc. Apparatus and methods for combining data
US7027443B2 (en) * 2001-08-23 2006-04-11 Pmc-Sierra Ltd. Reassembly engines for multilink applications

Also Published As

Publication number Publication date
JP2005269073A (ja) 2005-09-29
US20050207445A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
EP2668574B1 (en) Utilizing special purpose elements to implement a fsm
US10740116B2 (en) Three-dimensional chip-based regular expression scanner
US9462091B2 (en) Information processing apparatus, communication method and storage medium
JP4558879B2 (ja) テーブルを用いたデータ処理装置および処理システム
US10009273B2 (en) Apparatus and method of generating lookups and making decisions for packet modifying and forwarding in a software-defined network engine
JP5923449B2 (ja) パターン認識プロセッサにおける消費電力を低減させるための方法及び装置
CN102640075B (zh) 半导体系统、半导体装置以及电子装置初始化方法
US10764176B1 (en) Compiler and hardware interactions to reuse register fields in the data plane of a network forwarding element
US9860168B1 (en) Network packet header modification for hardware-based packet processing
US20070055664A1 (en) Pipeline sequential regular expression matching
US8291133B2 (en) Skip based control logic for first in first out buffer
JP2005304030A (ja) 同期化イーサネットにおける非同期データの分割伝送方法及びその方法に使用されるデータ構造、同期化イーサネット装置
US20190171454A1 (en) Apparatus and methods for vector operations
CN114817114B (zh) 一种mipi接口、及其控制方法、装置及介质
JP3834318B2 (ja) データ駆動プロセッサ用のデータ入力装置、データ出力装置およびそれらの方法
US20110055842A1 (en) Virtual multiple instance extended finite state machines with wait rooms and/or wait queues
US20050105556A1 (en) Packet processor and buffer memory controller for extracting and aligning packet header fields to improve efficiency of packet header processing of main processor and method and medium therefor
JP2002358288A (ja) 半導体集積回路及びコンピュータ読取り可能な記録媒体
JP5393528B2 (ja) 通信装置及びプログラム
US7990980B2 (en) Modeling non-deterministic priority queues for efficient model checking
JP2010109746A (ja) データ受信装置、データ受信方法、及びデータ受信プログラム
US20220197696A1 (en) Condensed command packet for high throughput and low overhead kernel launch
JPH11317783A (ja) ヘッダ処理装置とそのヘッダ処理方法
US20230098946A1 (en) Data Transfer Device For Receiving Data From A Host Device And Method Therefor
JP3825709B2 (ja) パイプライン処理方法及びプロセッサ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees