JP2007258639A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007258639A
JP2007258639A JP2006084659A JP2006084659A JP2007258639A JP 2007258639 A JP2007258639 A JP 2007258639A JP 2006084659 A JP2006084659 A JP 2006084659A JP 2006084659 A JP2006084659 A JP 2006084659A JP 2007258639 A JP2007258639 A JP 2007258639A
Authority
JP
Japan
Prior art keywords
semiconductor device
tape
island
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006084659A
Other languages
English (en)
Inventor
Naoyuki Murai
直幸 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006084659A priority Critical patent/JP2007258639A/ja
Publication of JP2007258639A publication Critical patent/JP2007258639A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置に関する情報が不特定の者に容易に認識されるということは、セキュリティ対策として逆効果となってしまう。
【解決手段】半導体装置１は、半導体チップ４０が載置されたアイランド１０と、アイランド１０上に設けられ、当該半導体装置１に関する情報を示すテープ２０と、テープ２０を覆う封止樹脂３０（被覆膜）と、を備えている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。
従来の半導体装置としては、例えば特許文献１に記載されたものがある。同文献に記載の半導体装置は、半導体チップが載置されたアイランドと、それらのアイランドおよび半導体チップを封止する封止樹脂とを有している。
ところで、半導体装置には、当該半導体装置を識別するための識別文字が付されることがある。従来、かかる識別文字は、封止樹脂の表面に捺印され、可視化されていることが一般的であった。
特開２００３−１９７８４６号公報
しかしながら、このように可視化された識別文字が付された半導体装置においては、当該半導体装置に関する情報が不特定の者に容易に認識されることになる。このことは、当該半導体装置がセキュリティを必要とする機器に搭載される場合に、セキュリティ対策として逆効果となってしまう。
本発明による半導体装置は、半導体チップが載置されたアイランドを有する半導体装置であって、上記アイランド上に設けられ、当該半導体装置に関する情報を示すテープと、上記テープを覆う被覆膜と、を備えることを特徴とする。
この半導体装置においては、アイランド上に、半導体装置に関する情報を示すテープが設けられている。ここで、このテープは、被覆膜によって覆われているため、視認することができない。これにより、半導体装置に関する情報が不特定の者に容易に認識されるのを防ぐことができる。
また、本発明による半導体装置の製造方法は、半導体チップが載置されたアイランドを有する半導体装置を製造する方法であって、上記アイランド上に、当該半導体装置に関する情報を示すテープを貼り付ける工程と、上記テープを被覆膜で覆う工程と、を含むことを特徴とする。
この製造方法においては、アイランド上に、半導体装置に関する情報を示すテープが貼り付けられる。そして、そのテープは、被覆膜で覆われる。このため、製造される半導体装置においては、上記テープを視認することができない。これにより、半導体装置に関する情報が不特定の者に容易に認識されるのを防ぐことができる。
本発明によれば、当該半導体装置に関する情報が不特定の者に容易に認識されるのを防ぐことが可能な半導体装置およびその製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１（ａ）は、本発明による半導体装置の一実施形態を示す平面図である。同図は、同半導体装置を裏側から見たときの平面図である。また、図１（ｂ）は、図１（ａ）の半導体装置のＩ−Ｉ線に沿った断面を示す断面図である。
半導体装置１は、半導体チップ４０が載置されたアイランド１０と、アイランド１０上に設けられ、当該半導体装置１に関する情報を示すテープ２０と、テープ２０を覆う封止樹脂３０（被覆膜）と、を備えている。ここで、半導体装置１に関する情報としては、半導体装置１の製造者、型番およびロット番号等が挙げられる。
テープ２０は、アイランド１０の裏面（半導体チップ４０が載置された面と反対側の面）上に、貼り付けられている。このテープ２０は所定の形状に形成されており、その形状が当該半導体装置１に関する情報を示している。この情報は、半導体装置１に固有な情報、すなわち製品毎に異なる情報である。また、本実施形態において、この情報は暗号化されている。なお、テープ２０は、絶縁性であることが好ましい。
アイランド１０は、吊ピン５６によって保持されている。また、アイランド１０上の半導体チップ４０は、ボンディングワイヤ５４によってリード端子５２と接続されている。このリード端子５２は、半導体装置１の外部端子としての機能を有している。これらのアイランド１０および半導体チップ４０等は、封止樹脂３０によって封止されている。なお、封止樹脂３０を構成する樹脂は、不透明な樹脂であることが好ましい。
図２〜図５を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置１の製造方法の一例を説明する。なお、図２（ａ）、図３（ａ）、図４（ａ）および図５（ａ）は、図１（ａ）と同様の平面図を示し、図２（ｂ）、図３（ｂ）、図４（ｂ）および図５（ｂ）は、図１（ｂ）と同様の断面図を示している。
まず、アイランド１０、リード端子５２および吊ピン５６が設けられたリードフレームを準備する（図２（ａ）、図２（ｂ））。続いて、アイランド１０の裏面に所定の形状のテープ２０を貼り付ける（図３（ａ）、図３（ｂ））。さらに、半導体チップ４０をアイランド１０の表面（図中、下側の面）上に載置し、半導体チップ４０の電極とリード端子５２とをボンディングワイヤ５４によって接続する（図４（ａ）、図４（ｂ））。その後、リード端子５２の一部を残して封止樹脂３０により樹脂封止する。このリード端子５２の一部が半導体装置１の外部端子となる。また、この外部端子の部分を所定の形状に成型する。以上により、半導体装置１が得られる（図５（ａ）、図５（ｂ））。
本実施形態の効果を説明する。本実施形態においては、アイランド１０上に、半導体装置１に関する情報を示すテープ２０が設けられている。ここで、このテープ２０は、封止樹脂３０によって覆われているため、視認することができない。これにより、半導体装置１に関する情報が不特定の者に容易に認識されるのを防ぐことができる。
その一方で、アイランド１０とテープ２０との間の接着性は良くないため、半導体装置１を回路基板に半田で接合するために加熱リフローを行うと、テープ２０はアイランド１０から剥離する。図６は、テープ２０がアイランド１０から剥離した状態にあるときの半導体装置１を示す断面図である。同図においては、テープ２０がアイランド１０から剥離したことにより、それらの間に隙間Ｇ１が生じている。
これを超音波探傷装置（以下、ＳＡＴと略称）にて観察したときの画像を図７に模式的に示す。同図に示すように、テープ２０が剥離した部分には影Ｓ１が生じる。したがって、半導体装置１の正当な製造販売者等は、影Ｓ１の形から半導体装置１が偽物かどうかを判別することが可能である。このように、本実施形態によれば、不特定の者が容易に知り得ない情報によって半導体装置１を識別することが可能となる。これに対して、通常のユーザは、仮にＳＡＴ観察を行っても、通常の不良としか判定しない、あるいは、不良かどうかも判定できない。
特に本実施形態においてはテープ２０が示す情報が暗号化されている。これにより、上述の影が観察された場合であっても、半導体装置１に関する情報が不特定の者に知られてしまうのを一層確実に防ぐことができる。
テープ２０がアイランド１０の裏面上に設けられている。これにより、テープ２０をアイランド１０の表面上に設ける場合よりも、テープ２０を設けるエリアを広く確保することができる。
テープ２０を覆う被覆膜として封止樹脂３０が用いられている。これにより、工程数の増大を招くことなしに、被覆膜を設けることができる。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においてはテープがアイランド上に貼り付けられた状態にある例を示したが、テープは、アイランドから剥離した状態にあってもよい。また、テープがアイランドの裏面上に設けられた例を示したが、テープは、アイランドの表面上の半導体チップが載置されていない領域に設けられていてもよい。さらに、テープは、アイランドの裏面上および表面上の双方に設けられていてもよい。
（ａ）は、本発明による半導体装置の一実施形態を示す平面図である。（ｂ）は、（ａ）の半導体装置のＩ−Ｉ線に沿った断面を示す断面図である。 （ａ）および（ｂ）は、それぞれ、本発明による半導体装置の製造方法の一実施形態を示す平面図および断面図である。 （ａ）および（ｂ）は、それぞれ、本発明による半導体装置の製造方法の一実施形態を示す平面図および断面図である。 （ａ）および（ｂ）は、それぞれ、本発明による半導体装置の製造方法の一実施形態を示す平面図および断面図である。 （ａ）および（ｂ）は、それぞれ、本発明による半導体装置の製造方法の一実施形態を示す平面図および断面図である。 実施形態の効果を説明するための断面図である。 実施形態の効果を説明するための図である。
符号の説明
１ 半導体装置
１０ アイランド
２０ テープ
３０ 封止樹脂
４０ 半導体チップ
５２ リード端子
５４ ボンディングワイヤ
５６ 吊ピン

Claims (7)

  1. 半導体チップが載置されたアイランドを有する半導体装置であって、
    前記アイランド上に設けられ、当該半導体装置に関する情報を示すテープと、
    前記テープを覆う被覆膜と、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記テープは、前記アイランドの前記半導体チップが載置された面と反対側の面上に設けられている半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記被腹膜は、前記半導体チップおよび前記アイランドを封止する封止樹脂である半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記テープが示す前記情報は、暗号化されている半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記テープは、前記アイランド上に貼り付けられた状態にある半導体装置。
  6. 請求項１乃至４いずれかに記載の半導体装置において、
    前記テープは、前記アイランドから剥離した状態にある半導体装置。
  7. 半導体チップが載置されたアイランドを有する半導体装置を製造する方法であって、
    前記アイランド上に、当該半導体装置に関する情報を示すテープを貼り付ける工程と、
    前記テープを被覆膜で覆う工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2006084659A 2006-03-27 2006-03-27 半導体装置およびその製造方法 Pending JP2007258639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006084659A JP2007258639A (ja) 2006-03-27 2006-03-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006084659A JP2007258639A (ja) 2006-03-27 2006-03-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007258639A true JP2007258639A (ja) 2007-10-04

Family

ID=38632544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006084659A Pending JP2007258639A (ja) 2006-03-27 2006-03-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007258639A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299196C (zh) * 2004-02-23 2007-02-07 致伸科技股份有限公司 动态调整打印作业的系统及其方法
US11239176B2 (en) * 2019-04-17 2022-02-01 Infineon Technologies Ag Package comprising identifier on and/or in carrier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299196C (zh) * 2004-02-23 2007-02-07 致伸科技股份有限公司 动态调整打印作业的系统及其方法
US11239176B2 (en) * 2019-04-17 2022-02-01 Infineon Technologies Ag Package comprising identifier on and/or in carrier

Similar Documents

Publication Publication Date Title
TWI382499B (zh) 半導體裝置
JP3644859B2 (ja) 半導体装置
KR20100017263A (ko) 전자식 인터페이스 장치 및 그 제조 방법과 시스템
JP2007258639A (ja) 半導体装置およびその製造方法
WO1998018163A1 (en) Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, its manufacturing method, package substrate, and electronic appliance
US7151013B2 (en) Semiconductor package having exposed heat dissipating surface and method of fabrication
JP5701579B2 (ja) 半導体装置の製造方法
JP2008258455A (ja) 発光ダイオード
JP4583850B2 (ja) 半導体装置及びその製造方法
JP2001127236A (ja) Ｉｃパッケージ
JP2008147370A (ja) 半導体装置及びその製造方法
JP2009246084A (ja) モールドパッケージおよびその製造方法
KR100379084B1 (ko) 반도체패키지제조방법
JP2003318362A (ja) 樹脂封止形半導体装置
JP2800335B2 (ja) 半導体ダイオード
JP2010267850A (ja) 半導体装置および半導体装置の製造方法
CN107646088A (zh) 具有原位印刷的传感器的集成电路
JPH0464464B2 (ja)
JP3887298B2 (ja) 半導体装置の製造方法及びステム
JP2003243429A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4812461B2 (ja) 半導体装置およびその製造方法
JP2009094090A (ja) 半導体素子およびこの半導体素子を搭載した電子機器
JP2024026696A (ja) 半導体装置及びその製造方法
JP2006344994A (ja) 半導体装置の製造方法
JPH03254149A (ja) ガードリングを備えた電子部品搭載用基板