JP4812461B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4812461B2
JP4812461B2 JP2006049977A JP2006049977A JP4812461B2 JP 4812461 B2 JP4812461 B2 JP 4812461B2 JP 2006049977 A JP2006049977 A JP 2006049977A JP 2006049977 A JP2006049977 A JP 2006049977A JP 4812461 B2 JP4812461 B2 JP 4812461B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wire
internal lead
mark
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006049977A
Other languages
English (en)
Other versions
JP2007227842A (ja
Inventor
紀文 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006049977A priority Critical patent/JP4812461B2/ja
Publication of JP2007227842A publication Critical patent/JP2007227842A/ja
Application granted granted Critical
Publication of JP4812461B2 publication Critical patent/JP4812461B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
従来の半導体装置としては、例えば特許文献１に記載されたものがある。図５（ａ）は、特許文献１に記載の半導体装置を示す平面図である。また、図５（ｂ）は、同半導体装置を示す断面図である。この半導体装置は、アイランド１０１、アイランド１０１上に設置された半導体チップ１０２、内部リード端子１０３、半導体チップ１０２と内部リード端子１０３とを接続するワイヤ１０６、および封止樹脂１０７を備えている。内部リード端子１０３のうち外側に位置する内部リード端子１０３は、種々のマークを捺印するための捺印領域１０４を有している。この捺印領域１０４には、製造者、製品の型番、ロット番号を示すマーク１０５が捺印されている。
特開２００１−１２７２３６号公報
上述のようなマークは、従来、インク捺印またはレーザ加工捺印により形成されていた。しかしながら、インク捺印の場合、インクの材料が付着することにより、チップとワイヤとの密着性低下、ワイヤと内部リード端子との密着性低下、またはチップの腐食等の問題が引き起こされる可能性がある。
また、レーザ加工捺印の場合には、内部リード端子の表面温度を瞬時に１０００℃程度まで上げ、表面の金属を蒸発させることで加工を行う。それゆえ、上記金属がチップに蒸着してしまう可能性がある。さらに、熱の影響により、チップの品質低下、またはワイヤと内部リード端子との密着性低下等の問題が引き起こされる可能性もある。
本発明による半導体装置は、半導体チップと内部リード端子とを有する半導体装置であって、上記半導体チップと上記内部リード端子とを接続するワイヤと、上記内部リード端子上に記され、上記ワイヤと同一の材料からなり、当該半導体装置に関する情報を示すマークと、を備えることを特徴とする。
また、本発明による半導体装置の製造方法は、半導体チップと内部リード端子とを有する半導体装置を製造する方法であって、上記半導体チップと上記内部リード端子とをワイヤにより接続する工程と、上記内部リード端子上に、上記ワイヤと同一の材料からなり、当該半導体装置に関する情報を示すマークを記す工程と、を含むことを特徴とする。
これらの半導体装置およびその製造方法においては、マークがワイヤと同一の材料で構成されている。このため、上述したインク捺印の場合の問題、すなわち、チップとワイヤとの密着性低下、ワイヤと内部リード端子との密着性低下、またはチップの腐食等の問題の発生を防ぐことができる。また、上述したレーザ加工捺印の場合の問題、すなわち、内部リード端子表面の金属のチップへの蒸着、チップの品質低下、またはワイヤと内部リード端子との密着性低下等の問題の発生を防ぐことができる。
本発明によれば、信頼性の高い半導体装置およびその製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明による半導体装置の一実施形態を示す平面図である。半導体装置１は、アイランド１０上に載置された半導体チップ１１と、内部リード端子１２と、半導体チップ１１と内部リード端子１２とを接続するワイヤ１３と、内部リード端子１２上に記され、半導体装置１に関する情報を示すマーク１４と、半導体チップ１１、内部リード端子１２およびワイヤ１３を覆う不透明な封止樹脂１５と、を備えている。ここで、マーク１４は、ワイヤ１３と同一の材料からなる。また、半導体装置１に関する情報としては、半導体装置１の製造者、型番およびロット番号等が挙げられる。
マーク１４は、ドット文字である、すなわち複数のドットで構成されている。各ドットは、ワイヤ１３と同一の材料からなるバンプである。このマーク１４は、図示されているが、実際には封止樹脂１５で覆われることにより目で見えない状態となっている。マーク１４が示す上記情報は、半導体装置１に固有な情報、すなわち製品毎に異なる情報である。また、本実施形態において、当該情報は暗号化されている。
図２〜図４を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置１の製造方法の一例を説明する。概括すると、この製造方法は、半導体チップ１１と内部リード端子１２とをワイヤ１３により接続する工程と、内部リード端子１２上にマーク１４を記す工程と、を含むものである。
より詳細には、まず、アイランド１０に半導体チップ１１を搭載した後、内部リード端子１２と半導体チップ１１とをワイヤボンディングで接続する（図２）。続いて、ワイヤボンダにより、内部リード端子１２上に複数のバンプ１６を形成する（図３）。このとき、これらのバンプ１６が全体として所定のマーク１４となるようにする。図３においては、マーク１４の一例として「Ｈ」という文字が拡大して示されている。なお、マーク１４としては、文字の他にも、数字、記号または図等を用いることができる。
次に、全体を封止樹脂１５で封止する（図４）。不透明な樹脂で封止するので、封止後は半導体装置１の内部が見えなくなる。その後、外部リード端子１７を所定の形状に成形する。以上により、半導体装置１が得られる。
本実施形態の効果を説明する。本実施形態においては、マーク１４がワイヤ１３と同一の材料で構成されている。このため、半導体チップ１１とワイヤ１３との密着性低下、ワイヤ１３と内部リード端子１２との密着性低下、または半導体チップ１１の腐食等の問題の発生を防ぐことができる。よって、信頼性の高い半導体装置１およびその製造方法が実現されている。
また、インク捺印の場合には捺印エリアが狭いために捺印がつぶれて識別できなくなるという問題も懸念されるが、本実施形態によれば、かかる問題の発生も防ぐことができる。
また、ワイヤボンディング時の加熱温度は３００度以下であり、内部リード端子１２の表面の金属を蒸発させることもない。このため、上記金属の半導体チップ１１への蒸着がない。さらに、熱の影響による、チップの品質低下またはワイヤと内部リード端子との密着性低下等の問題の発生を防ぐことができる。
ところで、特許文献１の半導体装置（図５（ａ）および図５（ｂ）参照）においては、アイランドまたは内部リード端子に捺印領域を設けるためのスペースが必要となる。そのため、内部リード端子の数が多い半導体装置では、そのスペースが確保できないという問題があった。この点、本実施形態は、上記捺印領域のような捺印専用のエリアを設ける必要がないため、内部リード端子の数が多い半導体装置にも好適に適用できる。
さらに、本実施形態においては、マーク１４が不透明な封止樹脂１５によって覆われているため、視認することができない。これにより、半導体装置１に関する情報が不特定の者に容易に認識されるのを防ぐことができる。よって、セキュリティを必要とする機器への搭載に適した半導体装置１およびその製造方法が実現されている。また、半導体装置１を搭載した機器においては、高いセキュリティ性が確保される。
一方で、封止樹脂１５を除去することによりマーク１４を認識できるので、必要な場合にはマーク１４を視認することができる。よって、半導体装置１の正当な製造販売者等は、他者が容易に知り得ない情報によって半導体装置１を識別することができる。
特に本実施形態においてはマーク１４が示す情報が暗号化されている。これにより、封止樹脂１５が除去された場合であっても、半導体装置１に関する情報が不特定の者に容易に知られてしまうのを防ぐことができる。
また、マーク１４が複数のドットで構成されており、各ドットがワイヤ１３と同一の材料からなるバンプである。これにより、ワイヤ１３の形成に用いるワイヤボンダを用いる等して、マーク１４を容易に形成することができる。実際、本実施形態においては、マーク１４の形成にワイヤボンダを用いている。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては封止樹脂１５が不透明である場合の例を示したが、封止樹脂１５は透明であってもよい。また、マーク１４がドット文字である場合の例を示したが、マーク１４は実線で描かれた文字等であってもよい。
本発明による半導体装置の一実施形態を示す平面図である。 本発明による半導体装置の製造方法の一実施形態を示す平面図である。 本発明による半導体装置の製造方法の一実施形態を示す平面図である。 本発明による半導体装置の製造方法の一実施形態を示す平面図である。 （ａ）は、特許文献１に記載の半導体装置を示す平面図である。（ｂ）は、同半導体装置を示す断面図である。
符号の説明
１ 半導体装置
１０ アイランド
１１ 半導体チップ
１２ 内部リード端子
１３ ワイヤ
１４ マーク
１５ 封止樹脂
１６ バンプ
１７ 外部リード端子

Claims (6)

  1. 半導体チップと内部リード端子とを有する半導体装置であって、
    前記半導体チップと前記内部リード端子とを接続するワイヤと、
    前記内部リード端子上に記され、前記ワイヤと同一の材料からなり、当該半導体装置に関する情報を示すマークと、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記マークは、複数のドットで構成されており、
    前記各ドットは、前記ワイヤと同一の材料からなるバンプである半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記半導体チップ、前記内部リード端子および前記ワイヤを覆う不透明な封止樹脂を備える半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記マークが示す前記情報は、暗号化されている半導体装置。
  5. 半導体チップと内部リード端子とを有する半導体装置を製造する方法であって、
    前記半導体チップと前記内部リード端子とをワイヤにより接続する工程と、
    前記内部リード端子上に、前記ワイヤと同一の材料からなり、当該半導体装置に関する情報を示すマークを記す工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記マークを記す工程においては、前記マークをワイヤボンダにて形成する半導体装置の製造方法。
JP2006049977A 2006-02-27 2006-02-27 半導体装置およびその製造方法 Expired - Fee Related JP4812461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006049977A JP4812461B2 (ja) 2006-02-27 2006-02-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006049977A JP4812461B2 (ja) 2006-02-27 2006-02-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007227842A JP2007227842A (ja) 2007-09-06
JP4812461B2 true JP4812461B2 (ja) 2011-11-09

Family

ID=38549318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006049977A Expired - Fee Related JP4812461B2 (ja) 2006-02-27 2006-02-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4812461B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283544A (ja) * 1992-03-30 1993-10-29 Mitsubishi Electric Corp 半導体パッケージ
JPH05304177A (ja) * 1992-04-28 1993-11-16 Nec Yamagata Ltd 半導体装置の組立システム
JP2003124365A (ja) * 2001-10-18 2003-04-25 Oki Electric Ind Co Ltd 半導体集積回路チップ管理情報付与方法、半導体集積回路チップ管理情報管理方法、半導体集積回路チップ管理情報付与装置および管理情報を有する半導体集積回路チップ
JP2004087947A (ja) * 2002-08-28 2004-03-18 Mitsui High Tec Inc リードフレームおよびリードフレームの刻印方法

Also Published As

Publication number Publication date
JP2007227842A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
US20060160273A1 (en) Method for wafer level packaging
JP4257679B2 (ja) 電子ラベルおよび同製造方法
JP2006286966A (ja) 半導体装置の生産管理方法及び半導体基板
JP2007258710A (ja) 二次パッシベーション層を有するパワー半導体構成要素及びその製造方法
CN107850995A (zh) 不可克隆的rfid芯片和方法
JP2009141147A (ja) 半導体装置の製造方法
US20090091029A1 (en) Semiconductor package having marking layer
CN111863774A (zh) 包括载体上和/或中的标识符的封装
JP4812461B2 (ja) 半導体装置およびその製造方法
JP2010021251A (ja) 半導体装置及びその製造方法
US9196590B2 (en) Perforated electronic package and method of fabrication
US9099480B2 (en) Indexing of electronic devices distributed on different chips
US20180053729A1 (en) Alignment mark structure with dummy pattern
JP2008205019A (ja) 半導体集積回路およびその製造方法
JP2006269598A (ja) 固体撮像素子、固体撮像素子の製造方法
JP5876893B2 (ja) 半導体装置及びその製造方法
JP5885342B2 (ja) 電子部品モジュールおよびその製造方法
JP2006156674A (ja) 半導体装置及びその製造方法
JP2011054606A (ja) 半導体パッケージ
JP2001127236A (ja) Ｉｃパッケージ
US8802503B2 (en) Processes for manufacturing an LED package with top and bottom electrodes
JP2007258639A (ja) 半導体装置およびその製造方法
JP7168163B2 (ja) 電子部品およびその製造方法並びに電子部品の実装方法
CN105742300A (zh) 晶片封装体及其制作方法
JP2008251795A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees