JP2007251177A - ボイドが限定された一対のフィンを有する不揮発性メモリ素子及びその製造方法 - Google Patents

ボイドが限定された一対のフィンを有する不揮発性メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP2007251177A
JP2007251177A JP2007068923A JP2007068923A JP2007251177A JP 2007251177 A JP2007251177 A JP 2007251177A JP 2007068923 A JP2007068923 A JP 2007068923A JP 2007068923 A JP2007068923 A JP 2007068923A JP 2007251177 A JP2007251177 A JP 2007251177A
Authority
JP
Japan
Prior art keywords
fins
pair
insulating film
void
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007068923A
Other languages
English (en)
Inventor
Yoon-Dong Park
允童 朴
Won-Joo Kim
元柱 金
Jun-Mo Koo
俊謨 具
Suk-Pil Kim
錫必 金
Jae-Woong Hyun
在雄 玄
Jung-Hoon Lee
政勳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060113041A external-priority patent/KR100773564B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007251177A publication Critical patent/JP2007251177A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】ボイドが限定された一対のフィンを有する不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】胴体及び胴体からそれぞれ突出した一対のフィンを備える半導体基板と、一対のフィンの間にボイドを限定するように、一対のフィンの上端部分を連結するブリッジ絶縁膜と、ボイドの反対側に一対のフィンの外側面の一部表面を覆い、ブリッジ絶縁膜上を横切って伸張し、半導体基板と絶縁された制御ゲート電極と、制御ゲート電極と一対のフィンとの間にそれぞれ介在されたゲート絶縁膜と、ゲート絶縁膜と制御ゲート電極との間にそれぞれ介在されたストレージノード膜とを備える不揮発性メモリ素子である。
【選択図】図１

Description

本発明は、不揮発性メモリ素子に係り、特に、フィン型チャンネル領域を備える不揮発性メモリ素子及びその製造方法に関する。
半導体製品は、その体積がだんだん小さくなっていっても、高容量のデータ処理が必要となる。これにより、このような半導体製品に使われる不揮発性メモリ素子の動作速度を速くし、集積度を高めるための方法が研究されている。例えば、Ｆｉｎ−ＦＥＴを利用して集積度を高めた半導体素子は、チャンネル面積を広めて動作速度を速め、同時にフィンの幅を縮小して集積度を高めることができる。さらに、シリコン・オン・絶縁体（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）基板を利用したＦｉｎ−ＦＥＴは、短チャンネル効果をさらに改善させうると期待されている。
例えば、Ｄａｖｉｄ Ｍ．Ｆｒｉｅｄらによる特許文献１は、Ｆｉｎ−ＦＥＴ及びフィンメモリセルについて開示している。他の例として、Ｂｉｎ Ｙｕらによる特許文献２は、ＳＯＩ基板を利用したＦｉｎ−ＦＥＴについて開示している。
しかし、ＳＯＩ基板は、高価であるという短所があって、バルク半導体基板を利用してＳＯＩ基板と類似した特性を有するＦｉｎ−ＦＥＴまたはフィンメモリセルを形成しようとする試みが行なわれている。しかし、この場合にも、半導体素子の集積度がさらに高くなるにつれて、フィン間の間隔が一層近くなり、その結果、近接したフィン間で読み取り動作の障害が発生する可能性がある。さらに、ＳＯＩ基板を利用する場合にも、絶縁体の誘電特性程度によって短チャンネル効果、例えばＤＩＢＬ（Ｄｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）が問題となりうる。
米国特許第６，６６４，５８２号明細書 米国特許第６，８７６，０４２号明細書
本発明が解決しようとする技術的課題は、前記問題点を克服するためのものであって、読み取り動作の障害を減らし、短チャンネル効果を改善させうる不揮発性メモリ素子を提供するところにある。
本発明が解決しようとする他の技術的課題は、読み取り動作の障害を減らし、短チャンネル効果を改善させうる不揮発性メモリ素子の製造方法を提供するところにある。
前記技術的課題を達成するための本発明の一形態によれば、半導体基板、ブリッジ絶縁膜、制御ゲート電極、ゲート絶縁膜、及びストレージノード膜を備える不揮発性メモリ素子が提供される。前記半導体基板は、胴体及び前記胴体からそれぞれ突出した一対のフィンを備える。前記ブリッジ絶縁膜は、前記一対のフィンの間にボイドを限定するように、前記一対のフィンの上端部分を連結する。前記制御ゲート電極は、前記ボイドの反対側の前記一対のフィンの外側面の少なくとも一部表面を覆い、前記ブリッジ絶縁膜上を横切って伸張し、前記半導体基板と絶縁される。前記ゲート絶縁膜は、前記制御ゲート電極と前記一対のフィンとの間にそれぞれ介在される。前記ストレージノード膜は、前記ゲート絶縁膜と前記制御ゲート電極との間にそれぞれ介在される。
本発明の一側面によれば、前記ブリッジ絶縁膜は、前記一対のフィンの上端を横切って伸張し、前記ボイドは、前記ブリッジ絶縁膜と前記一対のフィンとの間に限定されうる。さらに、前記ブリッジ絶縁膜は、前記一対のフィンの間の上端部分を覆って形成されてもよい。
本発明の他の側面によれば、前記不揮発性メモリ素子は、前記ボイドの反対側の前記一対のフィンの外側面の下端部分を覆い、前記制御ゲート電極と前記胴体との間に介在された素子分離膜をさらに備えてもよい。
前記技術的課題を達成するための本発明の他の形態による不揮発性メモリ素子は、胴体及び前記胴体からそれぞれ突出した一対のフィンを備える半導体基板を備える。ブリッジ絶縁膜は、前記一対のフィンの間にボイドを限定するように、前記一対のフィンの上端部分を非電気的に連結する。複数の制御ゲート電極は、前記ボイドの反対側の前記一対のフィンの外側面の少なくとも一部表面を覆い、前記ブリッジ絶縁膜上を横切って伸張し、前記半導体基板と絶縁され、互いに離隔される。一対のゲート絶縁膜は、前記複数の制御ゲート電極のそれぞれと前記一対のフィンとの間にそれぞれ介在される。一対のストレージノード膜は、前記複数の制御ゲート電極のそれぞれと前記一対のゲート絶縁膜との間にそれぞれ介在される。
前記他の技術的課題を達成するための本発明の一形態による不揮発性メモリ素子の製造方法が提供される。半導体基板をエッチングして、胴体及び前記胴体からそれぞれ突出した一対のフィンを限定する。前記一対のフィンの間にボイドを限定するように、前記一対のフィンの上端部分を連結するブリッジ絶縁膜を形成する。前記ボイドの反対側の前記一対のフィンの外側面の一部分を覆う一対のゲート絶縁膜を形成する。前記ゲート絶縁膜を覆うストレージノード膜を形成する。そして、前記ストレージノード膜を覆い、前記ブリッジ絶縁膜上を横切って伸張する制御ゲート電極を形成する。
本発明による不揮発性メモリ素子は、ＳＯＶ−類似構造（ＳＯＶ：Ｓｉｌｉｃｏｎ−Ｏｎ−Ｖｏｉｄ）を有し、改善された短チャンネル効果を有する。例えば、オフ電流及び接合漏れ電流が減少し、オン電流が増加し、ＤＩＢＬ値が低くなりうる。それにもかかわらず、胴体に電圧を印加することによって、フィンにボディーバイアスを印加できるという長所は維持される。
また、本発明による不揮発性メモリ素子は、従来のＳＯＩ構造より読み取り動作の障害を減らすことができて、高い読み取り信頼性を有することができる。
以下、添付した図面を参照して本発明による望ましい実施の形態を説明することによって、本発明を詳細に説明する。しかし、本発明は、後述する実施の形態に限定されるものではなく、異なる多様な形態に具現される。本実施の形態は、単に、本発明の開示を完全にし、当業者に発明の範囲を完全に知らせるために提供されるものである。図面における構成要素は、説明の便宜上そのサイズが誇張されている。
図１は、本発明の一実施形態による不揮発性メモリ素子を示す斜視図であり、図２は、図１の不揮発性メモリ素子のＩ−Ｉ’で切り取った断面図であり、図３は、図１の不揮発性メモリ素子のＩＩ−ＩＩ’で切り取った断面図である。本発明の一実施形態による不揮発性メモリ素子は、単位セル構造を例示して示す。例えば、このような単位セル構造は、フラッシュメモリまたはＳＯＮＯＳメモリに利用されうる。さらに、このような単位セル構造は、ＮＡＮＤセルアレイ構造またはＮＯＲセルアレイ構造を形成できる。
図１ないし図３を参照すれば、不揮発性メモリ素子は、半導体基板１１０、ブリッジ絶縁膜１１５、ゲート絶縁膜１２５ａ、１２５ｂ、ストレージノード膜１３０ａ、１３０ｂ、及び制御ゲート電極１４０を備える。さらに、選択的に、不揮発性メモリ素子は、素子絶縁膜１２０をさらに備えてもよい。以下で不揮発性メモリ素子の構造をさらに具体的に説明する。
半導体基板１１０は、胴体１０２と胴体１０２から突出した一対のフィン１０５ａ、１０５ｂとを備える。さらに具体的には、フィン１０５ａ、１０５ｂは、Ｘ１方向に沿って互いに対向して離隔され、Ｘ２方向に沿って伸張されうる。但し、図１に示すように、３つの直交する軸の方向を、それぞれ、Ｘ１方向、Ｘ２方向、Ｘ３方向とする（図４及び６についても同様）。例えば、半導体基板１１０は、バルク半導体ウェーハ、例えばバルクシリコンウェーハ、バルクシリコン−ゲルマニウムウェーハをエッチングして形成されうる。すなわち、フィン１０５ａ、１０５ｂは、胴体１０２と同じ物質で形成されうる。
ブリッジ絶縁膜１１５は、フィン１０５ａ、１０５ｂの間にボイド１１７を限定するように、フィン１０５ａ、１０５ｂの上端部分を非電気的に連結する。さらに具体的には、ブリッジ絶縁膜１１５は、フィン１０５ａ、１０５ｂの上端を横切って伸張する。これにより、ボイド１１７は、フィン１０５ａ、１０５ｂとブリッジ絶縁膜１１５との間に限定されうる。本発明の実施形態において、ボイド１１７は、空気で満たされている空き空間のことをいう。例えば、ブリッジ絶縁膜１１５は、シリコン酸化膜またはシリコン窒化膜を備えうる。
制御ゲート電極１４０は、ボイド１１７の反対側のフィン１０５ａ、１０５ｂの外側面の少なくとも一部表面を覆い、ブリッジ絶縁膜１１５上を横切って伸張する。制御ゲート電極１４０は、半導体基板１１０と絶縁される。例えば、制御ゲート電極１４０は、素子分離膜１２０によって露出されたフィン１０５ａ、１０５ｂの上端部分を覆うように形成されうる。素子分離膜１２０は、シリコン酸化膜またはシリコン窒化膜を備えることができる。
制御ゲート電極１４０は、ゲート絶縁膜１２５ａ、１２５ｂまたはストレージノード膜１３０ａ、１３０ｂによってフィン１０５ａ、１０５ｂと電気的に絶縁され、素子分離膜１２０によって胴体１０２と電気的に絶縁されうる。例えば、制御ゲート電極１４０は、ポリシリコン、金属、金属シリサイドまたはこれらの複合膜を備えうる。
ゲート絶縁膜１２５ａ、１２５ｂは、制御ゲート電極１４０とフィン１０５ａ、１０５ｂとの間にそれぞれ介在されうる。例えば、ゲート絶縁膜１２５ａ、１２５ｂは、ボイド１１７の反対側のフィン１０５ａ、１０５ｂの外側面の上端部分上にそれぞれ形成されうる。ゲート絶縁膜１２５ａ、１２５ｂは、電荷のトンネルリング通路となるという点で、トンネルリング絶縁膜と呼ばれることもある。例えば、ゲート絶縁膜１２５ａ、１２５ｂは、シリコン酸化膜、シリコン窒化膜または高誘電率膜から形成されるか、またはそれらの複合膜から形成されうる。
ストレージノード膜１３０ａ、１３０ｂは、ゲート絶縁膜１２５ａ、１２５ｂと制御ゲート電極１４０との間にそれぞれ介在される。例えば、ストレージノード膜１３０ａ、１３０ｂは、フィン１０５ａ、１０５ｂの外側面の上端部分の側壁に形成されうる。ストレージノード膜１３０ａ、１３０ｂは、電荷の保存層として用いられる。
例えば、ストレージノード膜１３０ａ、１３０ｂは、ポリシリコン、シリコンゲルマニウム、シリコンまたは金属のドット、シリコンまたは金属のナノクリスタルまたはシリコン窒化膜を備えうる。ポリシリコンまたはシリコンゲルマニウムから形成されたストレージノード膜１３０ａ、１３０ｂは、フローティングゲートとして利用されうる。シリコンまたは金属のドット、シリコンまたは金属のナノクリスタルまたはシリコン窒化膜から形成されたストレージノード膜１３０ａ、１３０ｂは、局部的な電荷トラップ層として利用されうる。局部的な電荷トラップ層として利用されるストレージノード膜１３０ａ、１３０ｂは、ブリッジ絶縁膜１１５上で互いに連結されうる。
ソース領域１４５及びドレイン領域１５０は、フィン１０５ａ、１０５ｂそれぞれの制御ゲート電極１４０の両側部分に形成されうる。ソース領域１４５及びドレイン領域１５０は、形式上の区分に過ぎず、入れ替わって呼ばれてもよい。ソース領域１４５及びドレイン領域１５０は、胴体１０２または残りのフィン１０５ａ、１０５ｂ領域にダイオード接合される。例えば、ソース領域１４５及びドレイン領域１５０がｎ型不純物でドーピングされている場合、残りのフィン１０５ａ、１０５ｂ部分または胴体１０２は、ｐ型不純物でドーピングされうる。
不揮発性メモリ素子は、制御ゲート電極１４０とストレージノード膜１３０ａ、１３０ｂとの間にブロッキング絶縁膜（図示せず）をさらに備えることができる。特に、ストレージノード膜１３０ａ、１３０ｂがポリシリコンまたはシリコンゲルマニウムのような導電性物質から形成された場合には、ブロッキング絶縁膜が必要である。例えば、ブロッキング絶縁膜は、シリコン酸化膜またはシリコン窒化膜を備えうる。
以下では、本発明の実施形態による不揮発性メモリ素子の動作特性を説明する。
前述の不揮発性メモリ素子において、ソース領域１４５及びドレイン領域１５０の周辺のフィン１０５ａ、１０５ｂ部分に形成される空乏領域（ｄｅｐｌｅｔｉｏｎ ｒｅｇｉｏｎ）は制限されうる。特に、フィン１０５ａ、１０５ｂの幅が薄いほど、空乏領域はさらに制限される。さらに具体的には、空乏領域は、フィン１０５ａ、１０５ｂの幅方向、すなわち、Ｘ１方向にはボイド１１７の存在によってさらに制限されるが、ただし、Ｘ３方向に沿ってのみ形成されうる。しかし、フィン１０５ａ、１０５ｂの幅が狭くなれば、Ｘ３方向に沿って形成された空乏領域の影響は、相当に縮少される。ここで、ボイド１１７は、どの絶縁膜よりも低い誘電定数を有するということに留意しなければならない。
すなわち、ソース領域１４５とドレイン領域１５０との間のフィン１０５ａ、１０５ｂ部分（チャンネル領域と呼ばれることもある）の電位及び空乏は、ボイド１１７によって大きく影響を受ける。このようなフィン１０５ａ、１０５ｂ及びボイド１１７の配置構造は、従来のＳＯＩ構造と比較して、むしろ、シリコン・オン・ボイド（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｖｏｉｄ：ＳＯＶ）構造と類似した構造と呼ばれうる。
ただし、本発明の実施形態による構造は、従来の平面形トランジスタ構造で採用されたＳＯＶ構造とは差別化され、その意味でＳＯＶ類似（ＳＯＶ−ｌｉｋｅ）構造と呼ばれうる。すなわち、従来のＳＯＶ構造は、垂直方向、すなわち、Ｘ３方向に配列されるが、本発明の実施形態によるＳＯＶ類似構造は、水平方向、すなわち、Ｘ１方向に配列される。また、本発明の実施形態によるＳＯＶ類似構造において、フィン１０５ａ、１０５ｂは、従来のＳＯＶ構造とは違って、胴体１０２から完全にフローティングされない。
このようなＳＯＶ構造またはＳＯＶ類似構造は、空乏領域の拡張によって発生しうる短チャンネル効果の改善に寄与できる。例えば、オフ電流及び接合漏れ電流が減少し、ＤＩＢＬ効果が改善されうる。それにもかかわらず、胴体１０２に電圧を印加することによって、フィン１０５ａ、１０５ｂにボディーバイアスを印加できる長所は維持される。
図５は、ＳＯＩ構造及びＳＯＶ構造の電気的な特性を比較して示す図である。図５において、ＳＯＶ構造は、平面形トランジスタ構造で採用された実験結果であって、間接的に本発明の実施形態によるＳＯＶ類似構造の長所を示す。図５の結果は、論文、Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．２０（２００５），１１５−１１９頁をさらに参照できる。
図５を参照すれば、ＳＯＩ構造に比べて、ＳＯＶ構造が低いオフ電流値及び高いオン電流値を有するということが分かる。また、挿入グラフから分かるように、ＳＯＶ構造は、ＳＯＩ構造に比べて低いＤＩＢＬ値を有するということが分かる。このような改善された効果は、ボイドが、絶縁体に比べて低い誘電率を有するためであると解釈できる。したがって、このような結果から、ＳＯＶ類似構造を有する本発明の実施形態による不揮発性メモリ素子は、改善された短チャンネル効果、すなわち低いオフ電流、高いオン電流及び低いＤＩＢＬ値を有すると期待される。
本発明の実施形態による不揮発性メモリ素子において、フィン１０５ａ、１０５ｂは、ビットラインの一部として利用され、制御ゲート電極１４０は、ワードラインの一部として利用され、ストレージノード１３０ａ、１３０ｂは、電荷保存層として利用されうる。フィン１０５ａ、１０５ｂが近接して配置された場合、ストレージノード膜１３０ａ、１３０ｂに保存された電荷は、読み取り障害を起こしうる。例えば、左側のストレージノード膜１３０ａに保存された電荷は、右側のフィン１２５ｂの電位を変化させることによって、右側のストレージノード膜１３０ｂの状態を読むに当たって障害を与えうる。その反対の場合も同様である。
しかし、ボイド１１７、すなわち、空気はどの絶縁体より低い誘電率を有するため、このような読み取り障害問題が緩和されうる。すなわち、ＳＯＶ構造またはＳＯＶ類似構造は、従来のＳＯＩ構造より読み取り動作の信頼性を高めることができる。
図４は、本発明の他の実施形態による不揮発性メモリ素子を示す斜視図である。図４の不揮発性メモリ素子は、前述の図１に示す不揮発性メモリ素子の構造を少し変形したものである。したがって、図４の不揮発性メモリ素子は、前述の図１ないし図３に示す不揮発性メモリ素子の説明を参照でき、重複される部分についての説明は省略する。両実施形態において、同じ参照符号は同じ構成要素を示す。
図４を参照すれば、ブリッジ絶縁膜１１５’は、フィン１０５ａ、１０５ｂの上端部分の間を覆うように形成される。これにより、ボイド１１７’は、ブリッジ絶縁膜１１５’の下及びフィン１０５ａ、１０５ｂの間に限定されうる。例えば、非常に狭い間隔を有するフィン１０５ａ、１０５ｂの間に段差被覆性（ｓｔｅｐ ｃｏｖｅｒａｇｅ）の悪い物質膜蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）を利用して、フィン１０５ａ、１０５ｂの上端部分のみを連結するブリッジ絶縁膜１１５’が形成されうる。
フィン１０５ａ、１０５ｂの上面がブリッジ絶縁膜１１５’から露出されることによって、ゲート絶縁膜１２５ａ’、１２５ｂ’は、ボイド１１７’の反対側、すなわち、フィン１０５ａ、１０５ｂの外側面の上方部分だけでなく、フィン１０５ａ、１０５ｂの上端部分まで伸張して形成されうる。
本発明の他の実施形態による不揮発性メモリ素子は、前述の一実施形態による不揮発性メモリ素子の特徴を共有できる。
図６は、本発明のさらに他の実施形態による不揮発性メモリ素子を示す斜視図である。図６の不揮発性メモリ素子は、複数個の図１の不揮発性メモリ素子をＮＡＮＤ構造で連結したものである。したがって、両実施形態において、重複される部分についての説明は省略し、同じ参照符号は、同じ構成要素を示す。
図６を参照すれば、複数の制御ゲート電極１４０は、ボイド１１７の反対側、すなわち、フィン１０５ａ、１０５ｂの外側面の上端部分上を覆い、ブリッジ絶縁膜１１５上を横切ってそれぞれ伸張し、互いに離隔される。ゲート絶縁膜１２５ａ、１２５ｂは、制御ゲート電極１４０のそれぞれとフィン１０５ａ、１０５ｂとの間にそれぞれ介在される。ストレージノード膜１３０ａ、１３０ｂは、制御ゲート電極１４０のそれぞれとゲート絶縁膜１２５ａ、１２５ｂとの間にそれぞれ介在される。
このようなＮＡＮＤ構造において、ソース領域（図３の１４５参照）及びドレイン領域（図３の１５０参照）は、フィン１０５ａ、１０５ｂのそれぞれの制御ゲート電極１４０間の部分に交互に形成されうる。ソース領域（図３の１４５参照）及びドレイン領域（図３の１５０参照）は、入れ替わって呼ばれることもある。
図６において、制御ゲート電極１４０の数は、例示的なものであり、本発明の範囲は、このような数に制限されない。さらに、図６には、一対のフィン１０５ａ、１０５ｂが示されているが、複数対のフィン（図示せず）が列状にさらに配置されてもよい。この場合、異なる対のフィンの同じ行に配置された制御ゲート電極は、互いに連結される。
図６には、図１の不揮発性メモリ素子がＮＡＮＤ構造で配置されているが、その代わりに、図４の不揮発性メモリ素子がＮＡＮＤ構造で配置されてもよいということは明らかである。
図７ないし図１３には、本発明のさらに他の実施形態による不揮発性メモリ素子及びその製造方法が提供される。
図７を参照すれば、半導体基板１１０内に少なくとも一対の第１トレンチ１５３を形成する。例えば、半導体基板１１０上にハードマスク膜１５１を形成する。次いで、ハードマスク膜１５１をエッチングマスクとして半導体基板１１０の露出された部分をエッチングして、第１トレンチ１５３を形成できる。例えば、ハードマスク膜１５１は、窒化膜及び／または酸化膜を備えうる。
図８を参照すれば、少なくとも第１トレンチ１５３を埋め込む素子分離膜１２０ａを形成する。例えば、第１トレンチ１５３を十分に埋め込むように、素子分離膜１２０ａを形成し、ハードマスク膜１５１が露出されるまで素子分離膜１２０ａを平坦化する。これにより、素子分離膜１２０ａは、第１トレンチ１５３を埋め込み、半導体基板１１０上に突出する。
図９を参照すれば、ハードマスク膜１５１を除去し、半導体基板１１０上に突出した素子分離膜１２０ａの側壁にスペーサ絶縁膜１５５を形成する。スペーサ絶縁膜１５５は、その間に半導体基板１１０の一部分を露出するように、その幅を制御する。例えば、スペーサ絶縁膜１５５は、所定の絶縁膜を蒸着した後、これを異方性エッチングすることによって形成できる。例えば、スペーサ絶縁膜１５５は、窒化膜を備えてもよく、さらに窒化膜の下部に酸化膜をさらに備えてもよい。
図１０を参照すれば、スペーサ絶縁膜１５５をエッチングマスクとして、スペーサ絶縁膜１５５から露出された半導体基板１１０をエッチングして、第２トレンチ１６０を形成する。これにより、半導体基板１１０の胴体１０２上に突出した一対のフィン１０５ａ、１０５ｂが限定される。第１及び第２トレンチ１５３、１６０は、同じ深さまたは異なる深さを有しうる。
図１１を参照すれば、スペーサ絶縁膜１５５を連結する非導電性キャッピング膜１５７を形成して、フィン１０５ａ、１０５ｂの間にボイド１１７ａを限定する。段差被覆性が悪い蒸着技術を用いてキャッピング膜１５７を形成することによって、キャッピング膜１５７は、フィン１０５ａ、１０５ｂの間を満たさず、スペーサ絶縁膜１５５を連結するように形成できる。
例えば、キャッピング膜１５７は、シリコン窒化膜を含み、プラズマ強化化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）法を利用して形成しうる。この場合、キャッピング膜１５７は、スペーサ絶縁膜１５５上で厚く成長し、フィン１０５ａ、１０５ｂの底及び側壁上には、成長しないか、または薄く成長しうる。したがって、キャッピング膜１５７は、フィン１０５ａ、１０５ｂの間を埋め込む前にスペーサ絶縁膜１５５を連結できる。この場合、キャッピング膜１５７は、第２トレンチ１６０の縦横比に応じてフィン１０５ａ、１０５ｂの上端部分まで連結できる。
キャッピング膜１５７が、フィン１０５ａ、１０５ｂの底及び側壁にも薄く成長した場合、ボイド１１７ａは、キャッピング膜１５７の内部に限定される。しかし、第２トレンチ１６０の縦横比が大きい場合に、キャッピング膜１５７は、フィン１０５ａ、１０５ｂの側壁にはほとんど成長しないこともある。この場合、ボイド１１７ａは、フィン１０５ａ、１０５ｂとキャッピング膜１５７との間またはフィン１０５ａ、１０５ｂ、スペーサ絶縁膜１５５とキャッピング膜１５７との間に限定されうる。
図１２を参照すれば、選択的にキャッピング膜１５７を平坦化して、ブリッジ絶縁膜１１５ａを限定する。例えば、平坦化は、エッチバックまたは化学機械的研磨（ＣＭＰ）法を利用して行える。ブリッジ絶縁膜１１５ａは、スペーサ絶縁膜１５５及びキャッピング膜１５７を備える。したがって、ボイド１１７ａは、ブリッジ絶縁膜１１５ａとフィン１０５ａ、１０５ｂとの間に限定される。
図１３を参照すれば、フィン１０５ａ、１０５ｂの一部分、例えば上端部分を露出するように素子分離膜１２０を形成する。例えば、半導体基板１１０上に突出した素子分離膜１２０ａを所定深さほどエッチングすることによって、素子分離膜１２０を形成できる。
次いで、ボイド１１７ａの反対側のフィン１０５ａ、１０５ｂの一部分上にゲート絶縁膜１２５ａ、１２５ｂを形成する。例えば、ゲート絶縁膜１２５ａ、１２５ｂは、熱酸化法または化学気相蒸着法を利用して素子分離膜１２０から露出されたフィン１０５ａ、１０５ｂの上端部分上に形成されうる。化学気相蒸着法を利用した場合、ゲート絶縁膜１２５ａ、１２５ｂは、ブリッジ絶縁膜１１５ａ上で互いに連結されるように形成されうる。
次いで、ゲート絶縁膜１２５ａ、１２５ｂを覆うように、ストレージノード膜１３０ａ、１３０ｂを形成する。例えば、ストレージノード膜１３０ａ、１３０ｂは、ゲート絶縁膜１２５ａ、１２５ｂを覆い、互いに離隔されるようにスペーサ形態で形成される。他の例として、ストレージノード膜１３０ａ、１３０ｂは、ゲート絶縁膜１２５ａ、１２５ｂを覆い、ブリッジ絶縁膜１１５ａ上で互いに連結されるように形成される。
次いで、ストレージノード膜１３０ａ、１３０ｂを覆い、ブリッジ絶縁膜１１５ａ上を横切って伸張する制御ゲート電極１４０を形成する。選択的に、制御ゲート電極１４０を形成する前に、ストレージノード膜１３０ａ、１３０ｂを覆うように、ブロッキング絶縁膜（図示せず）をさらに形成してもよい。制御ゲート電極１４０及び半導体基板１１０の胴体１０２は、素子分離膜１２０によって絶縁されうる。
したがって、この実施形態によれば、ＳＯＶ構造の不揮発性メモリ素子を、一般的な製造段階を利用して経済的に製造することができる。
この実施形態の不揮発性メモリ素子において、ブリッジ絶縁膜１１５ａは、図１ないし図３の不揮発性メモリ素子のブリッジ絶縁膜１１５に対応しうる。したがって、この実施形態の不揮発性メモリ素子の動作特性は、図１ないし図３の説明を参照できる。
さらに、この実施形態の不揮発性メモリ素子の製造方法は、図６のＮＡＮＤ構造に容易に適用できるということは明らかである。
この実施形態の変形された例において、フィン１０５ａ、１０５ｂは、図９及び図１０のスペーサ絶縁膜１５５を利用せずとも形成できる。例えば、図７及び図８において、第１及び第２トレンチ１５３、１６０を一般的なフォトリソグラフィ及びエッチング技術を利用して一度にまたは順次に形成することによって、胴体１０２上に突出したフィン１０５ａ、１０５ｂを限定することが可能である。この場合、図１１ないし図１３において、ブリッジ絶縁膜１１５ａは、スペーサ絶縁膜１５５なしにキャッピング膜１５７だけでボイド１１７ａを限定できる。この場合、ブリッジ絶縁膜１１５ａは、図４の構造に対応しうる。
本発明の特定の実施の形態に関する以上の説明は、例示及び説明を目的として提供された。前記実施の形態に限定されず、本発明の技術的思想内で当業者によって前記実施の形態を組合わせて実施するなど様々な多くの修正及び変更が可能であるということは明らかである。
本発明は、メモリ素子関連の技術分野に好適に用いられる。
本発明の一実施形態による不揮発性メモリ素子を示す斜視図である。 図１の不揮発性メモリ素子のＩ−Ｉ’で切り取った断面図である。 図１の不揮発性メモリ素子のＩＩ−ＩＩ’で切り取った断面図である。 本発明の他の実施形態による不揮発性メモリ素子を示す斜視図である。 ＳＯＩ構造及びＳＯＶ構造の電気的な特性を示すグラフである。 本発明のさらに他の実施形態による不揮発性メモリ素子を示す斜視図である。 本発明のさらに他の実施形態による不揮発性メモリ素子及びその製造方法を示す斜視図である。 本発明のさらに他の実施形態による不揮発性メモリ素子及びその製造方法を示す斜視図である。 本発明のさらに他の実施形態による不揮発性メモリ素子及びその製造方法を示す斜視図である。 本発明のさらに他の実施形態による不揮発性メモリ素子及びその製造方法を示す斜視図である。 本発明のさらに他の実施形態による不揮発性メモリ素子及びその製造方法を示す斜視図である。 本発明のさらに他の実施形態による不揮発性メモリ素子及びその製造方法を示す斜視図である。 本発明のさらに他の実施形態による不揮発性メモリ素子及びその製造方法を示す斜視図である。
符号の説明
１０２ 胴体
１０５ａ、１０５ｂ フィン
１１０ 半導体基板
１１５、１１５’、１１５ａ ブリッジ絶縁膜
１１７、１１７’、１１７ａ ボイド
１２０ 素子絶縁膜
１２０ａ 素子分離膜
１２５ａ、１２５ｂ、１２５ａ’、１２５ｂ’ ゲート絶縁膜
１３０ａ、１３０ｂ ストレージノード膜
１４０ 制御ゲート電極
１４５ ソース領域
１５０ ドレイン領域
１５１ ハードマスク膜
１５３、１６０ 第１および第２トレンチ
１５５ スペーサ絶縁膜
１５７ キャッピング膜

Claims (20)

  1. 胴体及び前記胴体からそれぞれ突出した一対のフィンを備える半導体基板と、
    前記一対のフィンの間にボイドを限定するように、前記一対のフィンの上端部分を連結するブリッジ絶縁膜と、
    前記ボイドの反対側の前記一対のフィンの外側面の少なくとも一部表面を覆い、前記ブリッジ絶縁膜上を横切って伸張し、前記半導体基板と絶縁された制御ゲート電極と、
    前記制御ゲート電極と前記一対のフィンとの間にそれぞれ介在されたゲート絶縁膜と、
    前記ゲート絶縁膜と前記制御ゲート電極との間にそれぞれ介在されたストレージノード膜と、を備えることを特徴とする不揮発性メモリ素子。
  2. 前記ブリッジ絶縁膜は、前記一対のフィンの上端を横切って伸張し、前記ボイドは、前記ブリッジ絶縁膜と前記一対のフィンとの間に限定されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
  3. 前記ブリッジ絶縁膜は、前記一対のフィン上のスペーサ絶縁膜及び前記スペーサ絶縁膜を連結するキャッピング膜を備えることを特徴とする請求項２に記載の不揮発性メモリ素子。
  4. 前記ブリッジ絶縁膜は、前記一対のフィンの間の上端部分を覆い、前記ボイドは、前記ブリッジ絶縁膜と前記一対のフィンとの間に限定されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
  5. 前記ボイドの反対側の前記一対のフィンの外側面の下端部分を覆い、前記制御ゲート電極と前記胴体との間に介在された素子分離膜をさらに備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
  6. 前記ゲート絶縁膜は、前記一対のフィンの外側面及び上面上に形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
  7. 前記一対のフィンのそれぞれの前記制御ゲート電極の両側部分にそれぞれ形成されたソース領域及びドレイン領域をさらに備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
  8. 前記半導体基板は、バルク半導体基板をエッチングして形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
  9. 胴体及び前記胴体からそれぞれ突出して互いに対向して離隔された一対のフィンを備える半導体基板と、
    前記一対のフィンの間にボイドを限定するように、前記一対のフィンの上端部分を非電気的に連結するブリッジ絶縁膜と、
    前記ボイドの反対側の前記一対のフィンの外側面の少なくとも一部表面を覆い、前記ブリッジ絶縁膜上を横切って伸張し、前記半導体基板と絶縁され、互いに離隔された複数の制御ゲート電極と、
    前記複数の制御ゲート電極のそれぞれ及び前記一対のフィンの間にそれぞれ介在された一対のゲート絶縁膜と、
    前記複数の制御ゲート電極のそれぞれと前記一対のゲート絶縁膜との間にそれぞれ介在された一対のストレージノード膜と、を備えることを特徴とする不揮発性メモリ素子。
  10. 前記ブリッジ絶縁膜は、前記一対のフィンの上端を横切って伸張し、前記ボイドは、前記ブリッジ絶縁膜と前記一対のフィンとの間に限定されたことを特徴とする請求項９に記載の不揮発性メモリ素子。
  11. 前記ブリッジ絶縁膜は、前記一対のフィン上のスペーサ絶縁膜と前記スペーサ絶縁膜を連結するキャッピング膜とを備えることを特徴とする請求項１０に記載の不揮発性メモリ素子。
  12. 前記ブリッジ絶縁膜は、前記一対のフィンの間の上端部分を覆い、前記ボイドは、前記ブリッジ絶縁膜と前記一対のフィンとの間に限定されたことを特徴とする請求項９に記載の不揮発性メモリ素子。
  13. 半導体基板をエッチングして、胴体及び前記胴体からそれぞれ突出した一対のフィンを限定する段階と、
    前記一対のフィンの間にボイドを限定するように、前記一対のフィンの上端部分を連結するブリッジ絶縁膜を形成する段階と、
    前記ボイドの反対側の前記一対のフィンの外側面の一部分を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜を覆うストレージノード膜を形成する段階と、
    前記ストレージノード膜を覆い、前記ブリッジ絶縁膜上を横切って伸張する制御ゲート電極を形成する段階と、を含むことを特徴とする不揮発性メモリ素子の製造方法。
  14. 前記ブリッジ絶縁膜は、前記ボイド内の前記一対のフィン及び前記胴体上にさらに形成され、前記ボイドは、前記ブリッジ絶縁膜の内部に限定されたことを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
  15. 前記ブリッジ絶縁膜の形成は、プラズマ強化化学気相蒸着法を利用することを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
  16. 前記ブリッジ絶縁膜は、前記一対のフィンの間の上端部分を覆い、前記ボイドは、前記ブリッジ絶縁膜と前記一対のフィンとの間に限定されたことを特徴とする請求項１５に記載の不揮発性メモリ素子の製造方法。
  17. 前記ブリッジ絶縁膜は、前記一対のフィンの上端を横切って伸張し、前記ボイドは、前記ブリッジ絶縁膜と前記一対のフィンとの間に限定されたことを特徴とする請求項１５に記載の不揮発性メモリ素子の製造方法。
  18. 前記胴体及び前記一対のフィンを限定する段階は、
    前記半導体基板内に一対の第１トレンチを形成する段階と、
    前記第１トレンチを埋め込み、前記半導体基板上に突出した素子分離膜を形成する段階と、
    前記素子分離膜の突出した側壁にスペーサ絶縁膜を形成する段階と、
    前記スペーサ絶縁膜から露出された前記半導体基板をエッチングして、前記胴体上に突出した一対のフィンを限定する段階と、を含むことを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
  19. 前記一対のフィンを限定する段階後、前記スペーサ絶縁膜の間を連結し、前記一対のフィンの間に前記ボイドを限定するキャッピング膜を形成する段階をさらに含み、
    前記ブリッジ絶縁膜は、前記スペーサ絶縁膜及びキャッピング膜を備えることを特徴とする請求項１８に記載の不揮発性メモリ素子の製造方法。
  20. 前記キャッピング膜の形成後、前記素子分離膜を所定深さほどエッチングして、前記一対のフィンの外側面の一部分を露出する段階をさらに含むことを特徴とする請求項１９に記載の不揮発性メモリ素子の製造方法。
JP2007068923A 2006-03-17 2007-03-16 ボイドが限定された一対のフィンを有する不揮発性メモリ素子及びその製造方法 Pending JP2007251177A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060024903 2006-03-17
KR1020060113041A KR100773564B1 (ko) 2006-03-17 2006-11-15 보이드가 한정된 한 쌍의 핀들을 갖는 비휘발성 메모리소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2007251177A true JP2007251177A (ja) 2007-09-27

Family

ID=37944752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068923A Pending JP2007251177A (ja) 2006-03-17 2007-03-16 ボイドが限定された一対のフィンを有する不揮発性メモリ素子及びその製造方法

Country Status (3)

Country Link
US (2) US7622761B2 (ja)
EP (1) EP1835530A3 (ja)
JP (1) JP2007251177A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109466A (ja) * 2010-11-18 2012-06-07 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP2012109464A (ja) * 2010-11-18 2012-06-07 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP2020120044A (ja) * 2019-01-25 2020-08-06 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814376B1 (ko) * 2006-09-19 2008-03-18 삼성전자주식회사 불휘발성 메모리 장치 및 그 제조 방법
US7560344B2 (en) * 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US7760548B2 (en) 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8514622B2 (en) 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8194451B2 (en) * 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US8159868B2 (en) 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US7649228B2 (en) * 2007-05-14 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Forming floating body RAM using bulk silicon substrate
US7705389B2 (en) * 2007-08-29 2010-04-27 Micron Technology, Inc. Thickened sidewall dielectric for memory cell
US7847338B2 (en) 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8264875B2 (en) 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8130548B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US7808042B2 (en) * 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
USRE47381E1 (en) 2008-09-03 2019-05-07 Zeno Semiconductor, Inc. Forming semiconductor cells with regions of varying conductivity
WO2016176248A1 (en) 2015-04-29 2016-11-03 Zeno Semiconductor, Inc. A mosfet and memory cell having improved drain current through back bias application
US11908899B2 (en) 2009-02-20 2024-02-20 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
US8138541B2 (en) * 2009-07-02 2012-03-20 Micron Technology, Inc. Memory cells
CN107293322B (zh) 2010-02-07 2021-09-21 芝诺半导体有限公司 含导通浮体晶体管、并具有永久性和非永久性功能的半导体存储元件及操作方法
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8546239B2 (en) 2010-06-11 2013-10-01 Sandisk Technologies Inc. Methods of fabricating non-volatile memory with air gaps
US8946048B2 (en) 2010-06-19 2015-02-03 Sandisk Technologies Inc. Method of fabricating non-volatile memory with flat cell structures and air gap isolation
US8603890B2 (en) 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
US8492224B2 (en) 2010-06-20 2013-07-23 Sandisk Technologies Inc. Metal control gate structures and air gap isolation in non-volatile memory
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
US8778749B2 (en) 2011-01-12 2014-07-15 Sandisk Technologies Inc. Air isolation in high density non-volatile memory
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
JP2013038213A (ja) 2011-08-08 2013-02-21 Toshiba Corp 集積回路装置及びその製造方法
CN102956484B (zh) * 2011-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
US8637930B2 (en) * 2011-10-13 2014-01-28 International Business Machines Company FinFET parasitic capacitance reduction using air gap
US9123714B2 (en) 2012-02-16 2015-09-01 Sandisk Technologies Inc. Metal layer air gap formation
EP2815402B1 (en) 2012-02-16 2020-11-25 Zeno Semiconductor , Inc. Memory cell comprising first and second transistors and methods of operating
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
KR101888003B1 (ko) 2012-04-09 2018-08-13 삼성전자주식회사 보디 바이어스 효과로 문턱전압을 조절할 수 있는 트랜지스터를 갖는 반도체 소자 및 그 제조방법
US9123577B2 (en) 2012-12-12 2015-09-01 Sandisk Technologies Inc. Air gap isolation in non-volatile memory using sacrificial films
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US8866204B2 (en) * 2013-01-30 2014-10-21 Stmicroelectronics, Inc. Method to form finFET/trigate devices on bulk semiconductor wafers
US9029922B2 (en) 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9275723B2 (en) 2013-04-10 2016-03-01 Zeno Semiconductor, Inc. Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US9281022B2 (en) 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
US9349740B2 (en) 2014-01-24 2016-05-24 Sandisk Technologies Inc. Non-volatile storage element with suspended charge storage region
US9496053B2 (en) 2014-08-15 2016-11-15 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9478461B2 (en) 2014-09-24 2016-10-25 Sandisk Technologies Llc Conductive line structure with openings
US10553683B2 (en) 2015-04-29 2020-02-04 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9577036B1 (en) * 2015-11-12 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US9786737B2 (en) 2015-12-03 2017-10-10 International Business Machines Corporation FinFET with reduced parasitic capacitance
DE112015007228T5 (de) * 2015-12-24 2018-09-13 Intel Corporation Transistoren mit germaniumreichen Kanalbereichen mit reduziertem Leckverlust
US9673293B1 (en) 2016-02-18 2017-06-06 International Business Machines Corporation Airgap spacers
US9608065B1 (en) 2016-06-03 2017-03-28 International Business Machines Corporation Air gap spacer for metal gates
CN105977299B (zh) 2016-06-17 2019-12-10 中国科学院微电子研究所 半导体器件及其制造方法
US9911804B1 (en) * 2016-08-22 2018-03-06 International Business Machines Corporation Vertical fin field effect transistor with air gap spacers
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
WO2019204525A1 (en) 2018-04-18 2019-10-24 Zeno Semiconductor, Inc. A memory device comprising an electrically floating body transistor
KR102640196B1 (ko) * 2018-10-12 2024-02-22 엘지디스플레이 주식회사 유기발광 표시장치
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor
CN113363263B (zh) * 2020-03-05 2023-11-10 华邦电子股份有限公司 非易失性存储器结构及其制造方法
US11309433B2 (en) * 2020-03-18 2022-04-19 Winbond Electronics Corp. Non-volatile memory structure and manufacturing method thereof
KR20220031366A (ko) 2020-09-04 2022-03-11 삼성전자주식회사 전계 효과 트랜지스터 및 전계 효과 트랜지스터의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
JP3984020B2 (ja) * 2000-10-30 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US6432812B1 (en) * 2001-07-16 2002-08-13 Lsi Logic Corporation Method of coupling capacitance reduction
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
DE10220922B4 (de) * 2002-05-10 2006-09-28 Infineon Technologies Ag Flash-Speicherzelle, Anordnung von Flash-Speicherzellen und Verfahren zur Herstellung von Flash-Speicherzellen
US7009272B2 (en) * 2002-12-28 2006-03-07 Intel Corporation PECVD air gap integration
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
US7355233B2 (en) * 2004-05-12 2008-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for multiple-gate semiconductor device with angled sidewalls
KR100675290B1 (ko) * 2005-11-24 2007-01-29 삼성전자주식회사 다중채널 전계효과트랜지스터 및 핀 전계효과트랜지스터를갖는 반도체소자의 제조방법 및 관련된 소자
US7560344B2 (en) * 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109466A (ja) * 2010-11-18 2012-06-07 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP2012109464A (ja) * 2010-11-18 2012-06-07 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
US9293547B2 (en) 2010-11-18 2016-03-22 Kabushiki Kaisha Toshiba NAND EEPROM with perpendicular sets of air gaps and method for manufacturing NAND EEPROM with perpendicular sets of air gaps
JP2020120044A (ja) * 2019-01-25 2020-08-06 ルネサスエレクトロニクス株式会社 半導体装置
JP7112971B2 (ja) 2019-01-25 2022-08-04 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20100041224A1 (en) 2010-02-18
US20070284648A1 (en) 2007-12-13
EP1835530A2 (en) 2007-09-19
EP1835530A3 (en) 2009-01-28
US7622761B2 (en) 2009-11-24
US7947590B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
JP2007251177A (ja) ボイドが限定された一対のフィンを有する不揮発性メモリ素子及びその製造方法
KR100785039B1 (ko) 보이드가 한정된 한 쌍의 핀들을 갖는 비휘발성 메모리소자
KR101225641B1 (ko) 반도체 소자 및 그 제조 방법
US7309634B2 (en) Non-volatile semiconductor memory devices using prominences and trenches
KR100707200B1 (ko) 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법
US7807517B2 (en) Method of fabricating a semiconductor device having a single gate electrode corresponding to a pair of fin-type channel regions
US7285456B2 (en) Method of fabricating a fin field effect transistor having a plurality of protruding channels
US7785969B2 (en) Method for forming semiconductor device
JP2008124478A (ja) ボイドの限定された一対のフィンを有する半導体素子及びその製造方法
EP1932171B1 (en) Finfet-based non-volatile memory device
JP2009049403A (ja) 不揮発性メモリ素子及びその製造方法
KR20080010900A (ko) 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
JP2007036187A (ja) 一対のチャンネル領域に対応する単一ゲート電極を有する半導体素子及びランダムアクセスメモリ
KR20070090375A (ko) 비휘발성 메모리 장치 및 그 형성 방법
KR100773565B1 (ko) 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법
JP2008103699A (ja) リセスタイプの制御ゲート電極を備える半導体メモリ素子
KR100785018B1 (ko) 핀들에 비스듬한 각도로 신장하는 제어 게이트 전극을 갖는비휘발성 메모리 소자
US20110186924A1 (en) Semiconductor device and method of fabricating the same
KR100763918B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20140264535A1 (en) Method for manufacturing semiconductor memory device and semiconductor memory device
US9006812B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
KR100803223B1 (ko) 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법
KR101275109B1 (ko) 차폐전극으로 분리된 트윈-핀을 갖는 비휘발성 메모리 소자 및 이를 이용한 낸드 플래시 메모리 어레이
KR20060118898A (ko) 반도체 기억 소자들 및 그 제조방법들