JP2007251170A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007251170A JP2007251170A JP2007062532A JP2007062532A JP2007251170A JP 2007251170 A JP2007251170 A JP 2007251170A JP 2007062532 A JP2007062532 A JP 2007062532A JP 2007062532 A JP2007062532 A JP 2007062532A JP 2007251170 A JP2007251170 A JP 2007251170A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- silicon
- semiconductor device
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】シリコン基板のn型領域上11に、窒素を含む酸化シリコンを用いてゲート絶縁膜13を形成し、ホウ素を含むシリコンを用いてゲート電極14を形成する。p型ソース/ドレイン領域18を形成し、酸化シリコンを用いてサイドウォールスペーサ17を形成する。平坦化された表面を有する層間絶縁膜21、24、25を形成する。層間絶縁膜の表面に凹部を形成し,凹部をバリア層26と銅配線27で埋め、銅配線の上に、シランとアンモニアを含むソースガスを用い、ソースガスのアンモニアに対するシランの流量比を6%以下としたCVD法により拡散防止膜としての窒化シリコン層29を形成する。
【選択図】図8
Description
この問題を抑制するために、ゲート絶縁膜に窒素を添加する技術が用いられている。ゲート絶縁膜中の窒素濃度を濃くし過ぎると、ゲート絶縁膜と半導体基板の界面の窒素濃度も濃くなり、この窒素により基板表面に形成されるチャネルを流れる電子/正孔の動作が阻害される。
n型領域を有するシリコン基板と、
前記n型領域上に、窒素を含む酸化シリコンを用いて形成されたゲート絶縁膜と、
ホウ素を含むシリコンを用いて、前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極両側の前記シリコン基板内に形成されたp型ソース/ドレイン領域と、
酸化シリコンを用いて、前記ゲート電極の側壁上に形成されたサイドウォールスペーサと、
前記ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜と、
前記層間絶縁膜の平坦化された表面から内部に向って形成された配線用凹部と、
前記凹部を埋める、下地のバリア層とその上の銅領域を含む銅配線と、
前記銅配線の上に形成され、Si−H結合による波数2200cm−1の赤外線吸収ピークがN−H結合による波数3400cm−1付近の赤外線吸収ピークよりも小さい窒化シリコン層と、
を有することを特徴とする半導体装置
が提供される。
シリコン基板のn型領域上に、窒素を含む酸化シリコンを用いてゲート絶縁膜を形成する工程と、
ホウ素を含むシリコンを用いて、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極両側の前記シリコン基板内にp型ソース/ドレイン領域を形成する工程と、
酸化シリコンを用いて、前記ゲート電極の側壁上にサイドウォールスペーサを形成する工程と、
前記ゲート電極、サイドウォールスペーサを覆うように、平坦化された表面を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜の平坦化された表面から内部に向って凹部を形成する工程と,
前記凹部を埋めるように、下地のバリア層とその上の銅領域を含む銅配線を形成する工程と、
前記銅配線の上に、シランとアンモニアを含むソースガスを用い、前記ソースガスのアンモニアに対するシランの流量比を6%以下としたCVD法により窒化シリコン層を形成する工程と、
を有することを特徴とする半導体装置の製造方法
が提供される。
前記n型領域上に、窒素を含む酸化シリコンを用いて形成されたゲート絶縁膜と、
ホウ素を含むシリコンを用いて、前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極両側の前記シリコン基板内に形成されたp型ソース/ドレイン領域と、
酸化シリコンを用いて、前記ゲート電極の側壁上に形成されたサイドウォールスペーサと、
前記ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜と、
前記層間絶縁膜の平坦化された表面から内部に向って形成された配線用凹部と、
前記凹部を埋める、下地のバリア層とその上の銅領域を含む銅配線と、
前記銅配線を覆って、前記層間絶縁膜上に形成された炭化シリコン層と、
を有する半導体装置。
前記n型領域上に、窒素を含む酸化シリコンを用いて形成されたゲート絶縁膜と、
ホウ素を含むシリコンを用いて、前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極両側の前記シリコン基板内に形成されたp型ソース/ドレイン領域と、
酸化シリコン層と窒化シリコン層との積層を用いて、前記ゲート電極の側壁上に形成されたサイドウォールスペーサと、
前記ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜と、
前記層間絶縁膜の平坦化された表面から内部に向って形成された配線用凹部と、
前記凹部を埋める、TaまたはTiで形成された下地バリア層とその上の銅領域を含む銅配線と、
を有する半導体装置。
前記ゲート電極両側の前記シリコン基板内にp型ソース/ドレイン領域を形成する工程と、
前記ゲート電極の側壁上に酸化シリコンを用いてサイドウォールスペーサを形成する工程と、
前記ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜の平坦化された表面から内部に向って凹部を形成し,該凹部内に下地のバリア層とその上の銅領域を含む銅配線とを埋め込む工程と、
前記銅配線を覆って、前記層間絶縁膜上に炭化シリコン層を形成する工程と、
前記シリコン基板を340℃以上の温度で熱処理する工程と、
を含む半導体装置の製造方法。
前記n型領域上に、誘電率の異なる2層以上の積層構造で形成されたゲート絶縁膜と、
ホウ素を含むシリコンを用いて、前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極両側の前記シリコン基板内に形成されたp型ソース/ドレイン領域と、
前記ゲート電極を覆い、平坦化された表面を有する層間絶縁膜と、
前記層間絶縁膜の平坦化された表面から内部に向って形成された配線用凹部と、
前記凹部を埋める銅配線と、
前記銅配線の上または下に形成された窒素を含まない銅の拡散防止絶縁膜と、を有する半導体装置。
(b)前記絶縁ゲート型トランジスタを覆って、平坦化された第1表面を有する第1層間絶縁膜と平坦化された第2表面を有する第2層間絶縁膜とを形成する工程と、
(c)前記第1表面から前記絶縁ゲート型トランジスタに達する孔部と前記第2表面から前記孔部に達する凹部とを形成する工程と、
(d)前記孔部内に導電性接続部を、前記凹部内に下地のバリア層とその上の銅層とを含む銅配線を形成する工程と、
(e)前記銅配線を覆って、前記第2層間絶縁膜上に炭化シリコン層を形成する工程と、
を含む半導体装置の製造方法。
(x1)前記第1層間絶縁膜を形成する工程と、
(x2)前記孔部を形成する工程と、
(x3)前記導電性接続部を形成する工程と、
(x4)前記第2層間絶縁膜を形成する工程と、
(x5)前記凹部を形成する工程と、
(x6)前記銅配線を形成する工程と、
を含む付記11記載の半導体装置の製造方法。
(b)前記絶縁ゲート型トランジスタを覆って、平坦化された第1表面を有する第1層間絶縁膜と平坦化された第2表面を有する第2層間絶縁膜とを形成する工程と、
(c)前記第1表面から前記絶縁ゲート型トランジスタに達する孔部と前記第2表面から前記孔部に達する凹部とを形成する工程と、
(d)前記孔部内に導電性接続部を、前記凹部内にTaまたはTiで形成された下地のバリア層とその上の銅層とを含む銅配線を形成する工程と、
を含む半導体装置の製造方法。
(e)前記銅配線を覆って、前記第2層間絶縁膜上に炭化シリコン層を形成する工程、
を含む付記14記載の半導体装置の製造方法。
(x1)前記第1層間絶縁膜を形成する工程と、
(x2)前記孔部を形成する工程と、
(x3)前記導電性接続部を形成する工程と、
(x4)前記第2層間絶縁膜を形成する工程と、
(x5)前記凹部を形成する工程と、
(x6)前記銅配線を形成する工程と、
を含む付記14または15記載の半導体装置の製造方法。
(b)前記絶縁ゲート型トランジスタを覆い、平坦化された第1表面を有する第1層間絶縁膜を形成する工程と、
(c)前記第1表面から前記絶縁ゲート型トランジスタに達する孔部を形成する工程と、
(d)前記孔部内に導電性接続部を形成する工程と、
(e)前記導電性接続部を覆って、平坦化された第2表面を有する第2層間絶縁膜を形成する工程と、
(f)前記第2表面から前記孔部に達する凹部を形成する工程と、
(g)前記凹部内に下地のバリア層とその上の銅領域を含む銅配線とを埋め込む工程と、
(h)前記銅配線を覆って、前記層間絶縁膜上に炭化シリコン層を形成する工程と、
(i)前記シリコン基板を340℃以上の温度で熱処理する工程と、
を含む半導体装置の製造方法。
(b)前記絶縁ゲート型トランジスタを覆って、平坦化された第1表面を有する第1層間絶縁膜と平坦化された第2表面を有する第2層間絶縁膜を形成する工程と、
(c)前記第1表面から前記絶縁ゲート型トランジスタに達する孔部と前記第2表面から前記孔部に達する凹部を形成する工程と、
(d)前記孔部内に導電性接続部を、前記凹部内に下地のバリア層とその上の銅層とを含む銅配線を形成する工程と、
(e)前記銅配線の上または下に窒素を含まない銅の拡散防止絶縁膜を形成する工程と、
を含む半導体装置の製造方法。
(x1)前記第1層間絶縁膜を形成する工程と、
(x2)前記孔部を形成する工程と、
(x3)前記導電性接続部を形成する工程と、
(x4)前記第2層間絶縁膜を形成する工程と、
(x5)前記凹部を形成する工程と、
(x6)前記銅配線を形成する工程と、
を含む付記19記載の半導体装置の製造方法。
12 シャロートレンチアイソレーション
13 ゲート絶縁層
14 ゲート電極
15 窒化シリコン層(積層サイドウォールスペーサ)
16 酸化シリコン層(積層サイドウォールスペーサ)
17 酸化シリコン層(単層サイドウォールスペーサ)
18 ソース/ドレイン領域
20 窒化シリコン層(エッチストッパ)
21 層間絶縁膜
22 タングステンプラグ
24、25 絶縁層
26 バリアメタル層
27 銅層
29 銅拡散防止絶縁層
Claims (10)
- n型領域を有するシリコン基板と、
前記n型領域上に、窒素を含む酸化シリコンを用いて形成されたゲート絶縁膜と、
ホウ素を含むシリコンを用いて、前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極両側の前記シリコン基板内に形成されたp型ソース/ドレイン領域と、
酸化シリコンを用いて、前記ゲート電極の側壁上に形成されたサイドウォールスペーサと、
前記ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜と、
前記層間絶縁膜の平坦化された表面から内部に向って形成された配線用凹部と、
前記凹部を埋める、下地のバリア層とその上の銅領域を含む銅配線と、
前記銅配線の上に形成され、Si−H結合による波数2200cm−1の赤外線吸収ピークがN−H結合による波数3400cm−1付近の赤外線吸収ピークよりも小さい窒化シリコン層と、
を有することを特徴とする半導体装置。 - 前記窒化シリコン層は、Si−H結合の結合数がN−H結合の結合数よりも少ないことを特徴とする請求項1記載の半導体装置。
- 前記窒化シリコン層は、Si−H結合を含まないことを特徴とする請求項1または2記載の半導体装置。
- 前記サイドウォールスペーサが、単層の酸化シリコン層で形成された請求項1〜3のいずれか1項記載の半導体装置。
- 前記サイドウォールスペーサが、窒化シリコン層とその上の酸化シリコン層との積層を含む請求項1〜3のいずれか1項記載の半導体装置。
- 前記ゲート絶縁膜の酸化シリコンが1at%以上の窒素を含む請求項1〜5のいずれか1項記載の半導体装置。
- 前記層間絶縁膜が、最下層として窒化シリコンで形成されたエッチストッパ層を含む請求項1〜6のいずれか1項記載の半導体装置。
- 前記ゲート絶縁膜が、酸化シリコン層と窒化シリコン層との積層、表面で窒素濃度を高めた窒素を含む酸化シリコン層、窒素を含む酸化シリコン層と窒化シリコンより誘電率の高い酸化物層との積層、窒化シリコン層と窒化シリコンより誘電率の高い酸化物層との積層のいずれかを含む請求項1〜7のいずれか1項記載の半導体装置。
- シリコン基板のn型領域上に、窒素を含む酸化シリコンを用いてゲート絶縁膜を形成する工程と、
ホウ素を含むシリコンを用いて、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極両側の前記シリコン基板内にp型ソース/ドレイン領域を形成する工程と、
酸化シリコンを用いて、前記ゲート電極の側壁上にサイドウォールスペーサを形成する工程と、
前記ゲート電極、サイドウォールスペーサを覆うように、平坦化された表面を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜の平坦化された表面から内部に向って凹部を形成する工程と,
前記凹部を埋めるように、下地のバリア層とその上の銅領域を含む銅配線を形成する工程と、
前記銅配線の上に、シランとアンモニアを含むソースガスを用い、前記ソースガスのアンモニアに対するシランの流量比を6%以下としたCVD法により窒化シリコン層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記CVD法は、プラズマCVD法であることを特徴とする請求項8記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007062532A JP4688832B2 (ja) | 2007-03-12 | 2007-03-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007062532A JP4688832B2 (ja) | 2007-03-12 | 2007-03-12 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002091306A Division JP4340040B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007251170A true JP2007251170A (ja) | 2007-09-27 |
JP4688832B2 JP4688832B2 (ja) | 2011-05-25 |
Family
ID=38595062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007062532A Expired - Lifetime JP4688832B2 (ja) | 2007-03-12 | 2007-03-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4688832B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291114A (ja) * | 1993-03-31 | 1994-10-18 | Ricoh Co Ltd | 半導体装置 |
JPH06334050A (ja) * | 1993-05-25 | 1994-12-02 | Mitsubishi Electric Corp | 半導体装置 |
JPH09312395A (ja) * | 1996-05-23 | 1997-12-02 | Toshiba Corp | 半導体装置の製造方法 |
WO2001004946A1 (en) * | 1999-07-08 | 2001-01-18 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
JP2001077192A (ja) * | 1999-08-31 | 2001-03-23 | Sony Corp | 半導体装置およびその製造方法 |
JP2002083959A (ja) * | 2000-09-08 | 2002-03-22 | Sony Corp | 半導体装置およびその製造方法 |
-
2007
- 2007-03-12 JP JP2007062532A patent/JP4688832B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291114A (ja) * | 1993-03-31 | 1994-10-18 | Ricoh Co Ltd | 半導体装置 |
JPH06334050A (ja) * | 1993-05-25 | 1994-12-02 | Mitsubishi Electric Corp | 半導体装置 |
JPH09312395A (ja) * | 1996-05-23 | 1997-12-02 | Toshiba Corp | 半導体装置の製造方法 |
WO2001004946A1 (en) * | 1999-07-08 | 2001-01-18 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
JP2001077192A (ja) * | 1999-08-31 | 2001-03-23 | Sony Corp | 半導体装置およびその製造方法 |
JP2002083959A (ja) * | 2000-09-08 | 2002-03-22 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4688832B2 (ja) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4340040B2 (ja) | 半導体装置の製造方法 | |
TWI484554B (zh) | Semiconductor device and manufacturing method thereof | |
US7042095B2 (en) | Semiconductor device including an interconnect having copper as a main component | |
JP5357401B2 (ja) | 半導体装置およびその製造方法 | |
US7256500B2 (en) | Semiconductor device using metal nitride as insulating film | |
JP2004158832A (ja) | 半導体装置およびその製造方法 | |
US9419100B2 (en) | Method for fabricating a metal gate electrode | |
US20060183317A1 (en) | Semiconductor device and a method of manufacturing the same | |
JP4068868B2 (ja) | 半導体装置の製造方法 | |
JP2004095611A (ja) | 半導体装置およびその製造方法 | |
JP4688832B2 (ja) | 半導体装置及びその製造方法 | |
JP2007201490A (ja) | 半導体装置 | |
JP2007189243A (ja) | 半導体装置 | |
JP2009124164A (ja) | 半導体装置 | |
JP2009124165A (ja) | 半導体装置 | |
KR100834737B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 | |
JP2010212388A (ja) | 半導体装置およびその製造方法 | |
JP2015133382A (ja) | 半導体装置の製造方法 | |
JP2005252052A (ja) | 半導体装置及びその製造方法 | |
JP2020126970A (ja) | 炭化珪素半導体装置 | |
JP2012038898A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011254049A (ja) | 半導体装置の製造方法 | |
KR20100026406A (ko) | 반도체 소자의 금속배선 및 그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4688832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |