JP2007250584A - 磁気ランダムアクセスメモリ - Google Patents
磁気ランダムアクセスメモリ Download PDFInfo
- Publication number
- JP2007250584A JP2007250584A JP2006067963A JP2006067963A JP2007250584A JP 2007250584 A JP2007250584 A JP 2007250584A JP 2006067963 A JP2006067963 A JP 2006067963A JP 2006067963 A JP2006067963 A JP 2006067963A JP 2007250584 A JP2007250584 A JP 2007250584A
- Authority
- JP
- Japan
- Prior art keywords
- write
- lines
- mtj element
- magnetization
- wdownj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【解決手段】本発明の例に関わる磁気ランダムアクセスメモリは、互いに交差する第1及び第2書き込み線Wupi,Wdownjと、第1及び第2書き込み線Wupi,Wdownjの上部からみて、中心点O1が第1及び第2書き込み線Wupi,Wdownjの交差部に重ならない磁気抵抗効果素子MTJとを備え、磁気抵抗効果素子MTJの磁化容易軸方向の中心線Ceと第1及び第2書き込み線Wupi,Wdownjの中心線C1,C2とが三角形を構成する。
【選択図】 図1
Description
本発明の例は、書き込み電流により発生する磁場(電流磁場)を用いて書き込みを行う方式の磁気ランダムアクセスメモリに適用される。本発明の例では、誤書き込み耐性の向上、チップサイズの縮小、製造歩留りの向上などを実現するために、次のようなレイアウトを提案する。
次に、最良と思われるいくつかの実施の形態について説明する。
A. 構造例1
構造例1は、メモリセルが1つのMTJ(magneto tunnel junction)素子と1つのMOSトランジスタとから構成される1トランジスタ−1MTJタイプセルアレイ構造に関する。
構造例2は、メモリセルが1つのMTJ素子のみから構成されるクロスポイントタイプセルアレイ構造に関する。
構造例3は、構造例1,2の変形例であり、シリコン基板上に複数のセルアレイ部を積み重ねた3次元構造に関する。
磁化反転原理1は、アステロイド曲線の第1象限を利用する磁化反転原理に関する。
まず、磁化反転原理1に使用される書き込み回路について説明する。尚、説明を簡単にするため、読み出し回路については省略する。
書き込み線Wup1,Wup2,・・・Wupnは、x方向に延びる。書き込み線Wup1,Wup2,・・・Wupnの一端には、書き込み線ドライバ30が接続され、他端には、書き込み線シンカー31が接続される。
本発明の例に関わる磁化反転原理1の特徴は、2本の書き込み線のうちの1つに流れる書き込み電流により磁化制御できるMTJ素子のフリー層の面積又は体積を、MTJ素子のフリー層の全体の面積又は体積の1/2よりも小さくする点にある。
初期状態では、図9(a)に示すように、MTJ素子のフリー層の磁化は、左方向を向いているものとする。
初期状態では、図10(a)に示すように、MTJ素子のフリー層の磁化は、左方向を向いているものとする。
初期状態では、図11(a)に示すように、MTJ素子のフリー層の磁化は、左方向を向いているものとする。
磁化反転原理1A,1B,1Cでは、上側書き込み線Wupiに書き込み電流Iupを流し、下側書き込み線Wdownjに書き込み電流Idownを流し、両電流の切断のタイミングをずらすことにより磁化反転を実現する。
磁化反転原理2は、アステロイド曲線の第3象限を利用する磁化反転原理に関する。
まず、磁化反転原理2に使用される書き込み回路について説明する。尚、説明を簡単にするため、読み出し回路については省略する。
書き込み線Wup1,Wup2,・・・Wupnは、x方向に延びる。書き込み線Wup1,Wup2,・・・Wupnの一端には、書き込み線ドライバ34が接続され、他端には、書き込み線シンカー35が接続される。
磁化反転原理2は、利用するアステロイド曲線の象限が異なる点を除き、磁化反転原理1と全く同じである。
初期状態では、図15(a)に示すように、MTJ素子のフリー層の磁化は、右方向を向いているものとする。
初期状態では、図16(a)に示すように、MTJ素子のフリー層の磁化は、右方向を向いているものとする。
初期状態では、図17(a)に示すように、MTJ素子のフリー層の磁化は、右方向を向いているものとする。
磁化反転原理2A,2B,2Cでは、上側書き込み線Wupiに書き込み電流Iupを流し、下側書き込み線Wdownjに書き込み電流Idownを流し、両電流の切断のタイミングをずらすことにより磁化反転を実現する。
図20は、本発明の例に関わる書き込み方法を示している。
以上、説明したように、本発明の例によれば、2本の書き込み線にそれぞれ与えられる電流パルスの立ち下りのタイミングを制御するだけで、所望のデータをMTJ素子に書き込むことができる。
本発明の例に関わる磁気ランダムアクセスメモリに関しては、様々な変形が可能であるため、そのうちのいくつかについて説明する。
変形例1は、例えば、図8の回路と比較すると、MTJ素子の下側に配置される書き込み線Wdown1,Wdown2,・・・Wdownnがx方向に延び、MTJ素子の上側に配置される書き込み線Wup1,Wup2,・・・Wupmがy方向に延びている点が異なる。
変形例2は、例えば、図14の回路と比較すると、MTJ素子の下側に配置される書き込み線Wdown1,Wdown2,・・・Wdownnがx方向に延び、MTJ素子の上側に配置される書き込み線Wup1,Wup2,・・・Wupmがy方向に延びている点が異なる。
変形例3は、MTJ素子の向きに関する。
変形例4は、折り返し構造の書き込み線に関する。
変形例5は、例えば、図8の回路と比較すると、MTJ素子が、書き込み線Wup1,Wup2,・・・Wupnと書き込み線Wdown1,Wdown2,・・・Wdownmの交差部から少し外れた位置に、千鳥格子状に配置されている点が異なる。
本発明の例においては、MTJ素子の形状については特に制限されない。
本発明の例によれば、磁気ランダムアクセスメモリの誤書き込み耐性の向上、チップサイズの縮小、製造歩留りの向上などを実現できる。
Claims (5)
- 互いに交差する第1及び第2書き込み線と、前記第1及び第2書き込み線の上部からみて、中心点が前記第1及び第2書き込み線の交差部に重ならない磁気抵抗効果素子とを具備し、前記磁気抵抗効果素子の磁化容易軸方向の中心線と前記第1及び第2書き込み線の中心線とが三角形を構成することを特徴とする磁気ランダムアクセスメモリ。
- 互いに交差する第1及び第2書き込み線と、前記第1及び第2書き込み線の上部からみて、前記第1及び第2書き込み線の交差部の中心点に重ならない磁気抵抗効果素子とを具備し、前記磁気抵抗効果素子の磁化容易軸方向の中心線と前記第1及び第2書き込み線の中心線とが三角形を構成することを特徴とする磁気ランダムアクセスメモリ。
- 請求項1又は2に記載の磁気ランダムアクセスメモリにおいて、
前記第1書き込み線に第1書き込み電流が流れ、かつ、前記第2書き込み線に第2書き込み電流が流れている状態を作り、
前記第1書き込み電流を切断した後に前記第2書き込み電流を切断することにより前記磁気抵抗効果素子に対して第1データを書き込み、
前記第2書き込み電流を切断した後に前記第1書き込み電流を切断することにより前記磁気抵抗効果素子に対して前記第1データとは異なる第2データを書き込むことを特徴とするデータ書き込み方法。 - 前記第1及び第2書き込み電流の向きは、前記磁気抵抗効果素子に前記第1データを書き込むか又は前記第2データを書き込むかにかかわらず、常に同じであることを特徴とする請求項3に記載のデータ書き込み方法。
- 前記第1及び第2書き込み電流の供給は、同時に開始されることを特徴とする請求項3又は4に記載のデータ書き込み方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067963A JP4406407B2 (ja) | 2006-03-13 | 2006-03-13 | 磁気ランダムアクセスメモリ |
US11/455,644 US20070211522A1 (en) | 2006-03-13 | 2006-06-20 | Magnetic random access memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067963A JP4406407B2 (ja) | 2006-03-13 | 2006-03-13 | 磁気ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250584A true JP2007250584A (ja) | 2007-09-27 |
JP4406407B2 JP4406407B2 (ja) | 2010-01-27 |
Family
ID=38478748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006067963A Expired - Fee Related JP4406407B2 (ja) | 2006-03-13 | 2006-03-13 | 磁気ランダムアクセスメモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070211522A1 (ja) |
JP (1) | JP4406407B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008056609A1 (fr) | 2006-11-10 | 2008-05-15 | Nec Corporation | Circuit de test en parallèle et procédé et dispositif semi-conducteur |
JP2012501547A (ja) * | 2008-08-28 | 2012-01-19 | クゥアルコム・インコーポレイテッド | 対称なstt−mramビットセルデザイン |
JP2018152452A (ja) * | 2017-03-13 | 2018-09-27 | Tdk株式会社 | 磁気センサ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10109674B2 (en) * | 2015-08-10 | 2018-10-23 | Qualcomm Incorporated | Semiconductor metallization structure |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
US6130814A (en) * | 1998-07-28 | 2000-10-10 | International Business Machines Corporation | Current-induced magnetic switching device and memory including the same |
US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
KR20030034500A (ko) * | 2001-10-23 | 2003-05-09 | 주식회사 하이닉스반도체 | 마그네틱 램 |
JP2003208784A (ja) * | 2002-01-10 | 2003-07-25 | Nec Corp | 不揮発性磁気記憶装置 |
US6882553B2 (en) * | 2002-08-08 | 2005-04-19 | Micron Technology Inc. | Stacked columnar resistive memory structure and its method of formation and operation |
JP3818650B2 (ja) * | 2002-10-07 | 2006-09-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 磁気記憶装置 |
US7023723B2 (en) * | 2002-11-12 | 2006-04-04 | Nve Corporation | Magnetic memory layers thermal pulse transitions |
US7027319B2 (en) * | 2003-06-19 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Retrieving data stored in a magnetic integrated memory |
JP2005150156A (ja) * | 2003-11-11 | 2005-06-09 | Toshiba Corp | 磁気記憶装置 |
JP3977816B2 (ja) * | 2004-03-16 | 2007-09-19 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
JP2005310840A (ja) * | 2004-04-16 | 2005-11-04 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP4460965B2 (ja) * | 2004-07-22 | 2010-05-12 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
KR100568542B1 (ko) * | 2004-08-19 | 2006-04-07 | 삼성전자주식회사 | 자기 램 소자의 기록방법 |
JP4012196B2 (ja) * | 2004-12-22 | 2007-11-21 | 株式会社東芝 | 磁気ランダムアクセスメモリのデータ書き込み方法 |
JP2006237329A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 磁気記憶装置及び磁気記憶装置の書き込み方法 |
JP2006286038A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの書き込み方法 |
-
2006
- 2006-03-13 JP JP2006067963A patent/JP4406407B2/ja not_active Expired - Fee Related
- 2006-06-20 US US11/455,644 patent/US20070211522A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008056609A1 (fr) | 2006-11-10 | 2008-05-15 | Nec Corporation | Circuit de test en parallèle et procédé et dispositif semi-conducteur |
JP2012501547A (ja) * | 2008-08-28 | 2012-01-19 | クゥアルコム・インコーポレイテッド | 対称なstt−mramビットセルデザイン |
JP2014195100A (ja) * | 2008-08-28 | 2014-10-09 | Qualcomm Incorporated | 対称なstt−mramビットセルデザイン |
JP2018152452A (ja) * | 2017-03-13 | 2018-09-27 | Tdk株式会社 | 磁気センサ |
US10418546B2 (en) | 2017-03-13 | 2019-09-17 | Tdk Corporation | Magnetic sensor |
Also Published As
Publication number | Publication date |
---|---|
JP4406407B2 (ja) | 2010-01-27 |
US20070211522A1 (en) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI803724B (zh) | 自旋軌道轉矩mram中的共用自旋軌道轉矩寫入線 | |
JP5505312B2 (ja) | 磁気メモリ素子及び磁気ランダムアクセスメモリ | |
KR100310575B1 (ko) | 비휘발성 자기 메모리 어레이 | |
JP5077732B2 (ja) | 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法 | |
US9165628B2 (en) | Semiconductor memory device | |
KR102406722B1 (ko) | 자기 메모리 장치 및 그 제조 방법 | |
EP1653475B1 (en) | Multi-bit magnetic random access memory device and method for writing the same | |
US20090014703A1 (en) | Semiconductor memory device | |
US8174086B2 (en) | Magnetoresistive element, and magnetic random access memory | |
JP2003060165A (ja) | 半導体記憶装置 | |
US8791534B2 (en) | Magnetic memory device and magnetic memory | |
JP2007311514A (ja) | 半導体装置 | |
KR20170057106A (ko) | 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부 | |
US9954029B2 (en) | Resistance change memory | |
TWI310552B (en) | Mram architecture with electrically isolated read and write circuitry | |
US20070164381A1 (en) | Structure and method for a magnetic memory device with proximity writing | |
JP2010225783A (ja) | 半導体記憶装置 | |
KR20150119894A (ko) | 스위칭 전류 유도 자기장에 의해 향상된 stt-mram 설계 | |
US20130113058A1 (en) | Magnetic memory element, magnetic memory and manufacturing method of the same | |
JP2008187048A (ja) | 磁気抵抗効果素子 | |
JP4406407B2 (ja) | 磁気ランダムアクセスメモリ | |
US20100309712A1 (en) | Magnetic random access memory | |
US8861251B2 (en) | Semiconductor storage device | |
JP2011155222A (ja) | 磁気ランダムアクセスメモリ | |
JP2008243933A (ja) | 磁気ランダムアクセスメモリおよびこれを備えた記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |