JP2007243188A - シリコンゲルマニウム伝導チャネルの形成方法 - Google Patents

シリコンゲルマニウム伝導チャネルの形成方法 Download PDF

Info

Publication number
JP2007243188A
JP2007243188A JP2007052650A JP2007052650A JP2007243188A JP 2007243188 A JP2007243188 A JP 2007243188A JP 2007052650 A JP2007052650 A JP 2007052650A JP 2007052650 A JP2007052650 A JP 2007052650A JP 2007243188 A JP2007243188 A JP 2007243188A
Authority
JP
Japan
Prior art keywords
film
silicon
germanium
silicon germanium
gate stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007052650A
Other languages
English (en)
Inventor
Philippe Coronel
コローヌ フィリップ
Arnaud Pouydebasque
ピュドバスク アルノー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Publication of JP2007243188A publication Critical patent/JP2007243188A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】半導体デバイスのゲートスタックの下部に薄いシリコンゲルマニウム伝導チャネルを形成する方法を提供する。
【解決手段】本発明は、半導体デバイスのゲートスタック６の下方にシリコンゲルマニウム伝導チャネル１８を形成する方法において、ゲートスタック６を絶縁膜上のシリコン膜の上に形成し、シリコン膜上にシリコンゲルマニウム膜を成長させ、半導体デバイスを加熱して、ゲルマニウムをシリコン膜中に拡散させ、シリコンゲルマニウム伝導チャネル１８をゲートスタック６と絶縁膜２との間に形成する工程を有する方法を提供する。
【選択図】図３

Description

本発明は、半導体デバイスの伝導チャネルの形成方法、特に、超薄のシリコンゲルマニウム伝導チャネルの形成方法に関する。
ＭＯＳ（金属酸化物半導体）技術を開発する際の重要な課題は、半導体デバイスのチャネル中の移動度を向上させることである。この課題を達成するために、シリコンと比較してより高い移動度を備える、例えばゲルマニウム、ガリウムヒ素、シリコンゲルマニウム等の材料を使用し、引っ張り歪みシリコン表面チャネル、シリコン／シリコンゲルマニウム歪み層ヘテロ構造等を構成することが検討されてきた。
特開２００５−１２３５８０公報
現在のＭＯＳ技術において、短チャネル効果を制御可能するという要請がある。そのためには、バルクシリコンの場合、例えば厚さが２０ｎｍの半導体デバイスに対して１０ｎｍ未満の超薄接合を形成することが求められるが、これは極めて困難である。別の選択肢として、完全空乏構造の絶縁膜（通常は１５ｎｍ未満）上にシリコン薄膜を形成することが考えられる。
シリコンゲルマニウム半導体デバイスを製造する場合、通常は、シリコンゲルマニウムの全面シートエピタクシー（ｆｕｌｌ ｓｈｅｅｔ ｅｐｉｔａｘｙ）をシリコン基板上に形成する。しかし、この方式ではシリコンゲルマニウム膜が厚くなり過ぎるために、本体が薄い半導体デバイスに用いることはできない。
ＭＯＳトランジスタを製造する場合、ゲートスタックに絶縁のための酸化膜を形成することが問題であり、酸化膜の厚さを正確に制御する必要がある。
このように、現在のＭＯＳ技術においては、超薄接合を可能とする充分に薄いシリコンゲルマニウム伝導チャネルを形成するための方法が求められているとともに、ゲートスタックに絶縁膜を正確に形成するための方法が求められている。
本発明は、上記要請を少なくとも部分的に解決することを目的とする。
本発明は、半導体デバイスのゲートスタックの下部にシリコンゲルマニウムチャネルを形成する方法において、
Ａ．絶縁膜上にシリコン膜を積層する工程と、
Ｂ．該シリコン膜上に前記ゲートスタックを積層する工程と、
Ｃ．前記シリコン膜上にシリコンゲルマニウム膜を積層する工程と、
Ｄ．工程Ｃ後の積層体を加熱し、前記シリコンゲルマニウム膜から前記シリコン膜中にゲルマニウムを拡散させ、前記ゲートスタックと前記絶縁膜との間の全域に亘ってシリコンゲルマニウムチャネルを形成する工程と
を有し、工程Ａ乃至Ｄの順序で実行することを特徴とする。
本発明は、半導体デバイスのゲートスタックの下部にシリコンゲルマニウムチャネルを形成する方法において、
Ａ．絶縁膜上にシリコン膜を積層する工程と、
Ｂ．該シリコン膜上に前記ゲートスタックを積層する工程と、
Ｃ．前記シリコン膜上にシリコンゲルマニウム膜を積層する工程と、
Ｄ．該シリコンゲルマニウム膜上に第２のシリコン膜を積層する工程と、
Ｅ．工程Ｄ後の積層体を加熱し、前記シリコンゲルマニウム膜から前記シリコン膜中にゲルマニウムを拡散させ、前記ゲートスタックと前記絶縁膜との間の全域に亘ってシリコンゲルマニウムチャネルを形成する工程と
を有し、工程Ａ乃至Ｅの順序で実行することを特徴とする。
本発明は、前記シリコン膜は厚さが２０ｎｍ未満であることを特徴とする。
本発明は、前記シリコンゲルマニウム膜中のゲルマニウムの含有率が２０乃至５０重量％であることを特徴とする。
本発明は、前記ゲートスタックにはスペーサが設けられていることを特徴とする。
本発明は、前記シリコンゲルマニウム膜中のゲルマニウムの含有率と前記シリコンゲルマニウム膜の厚さとが、下記の式
Ｘｏ・Ｔｉ ＝ Ｘ・（Ｌｇ／２ ＋ Ｌｓｐ）
（Ｘｏは前記シリコンゲルマニウム膜中のゲルマニウムの含有率、Ｔｉは前記シリコンゲルマニウム膜の厚さ、Ｘは前記シリコンゲルマニウムチャネル中のゲルマニウムの含有率、Ｌｇは前記ゲートスタックのゲート長、Ｌｓｐは前記スペーサの幅）
を満たし、前記シリコンゲルマニウム膜中のゲルマニウムの含有率と前記シリコンゲルマニウム膜の厚さとを前記式に従って調節することを特徴とする。
本発明は、前記ゲートスタックには、前記シリコン膜に接する第２の絶縁膜が着設されていることを特徴とする。
本発明は、前記シリコンゲルマニウム膜は、厚さが５０乃至１００ｎｍであることを特徴とする。
本発明によれば、絶縁膜上に薄いシリコン膜を形成するだけで超薄接合のために十分薄いシリコンゲルマニウム伝導チャネル（シリコンゲルマニウムチャネル）を形成可能であり、簡便且つ低コストの半導体デバイス製造が可能であるという効果を奏する。形成したシリコンゲルマニウムチャネルは、ゲルマニウム含有チャネルであって移動度が向上しているために高性能であり、薄膜デバイスとして製造することができるため短チャネル効果をより良く制御できるという効果を奏する。
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
分かり易くするために、図中の同一の要素について、全ての図面を通して同一の参照符号が付されている。さらに、集積回路の説明においては一般的なことではあるが、図は一定の縮尺で描かれてはいない。
図１（ａ）に示すように、シリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ、ＳＯＩ）ウエハが基板として用いられる。ＳＯＩウエハは、シリコンウエハ１上にシリコン酸化膜（絶縁膜）２と結晶シリコン膜（シリコン膜）４とをこの順序で積層（形成）して構成されている。シリコン膜４の厚さは、好ましくは２０ｎｍ未満であり、例えば約１５ｎｍである。
次に、図１（ｂ）に示すように、ゲートスタック６をシリコン膜４上に積層（形成）する。ゲートスタック６は、例えばポリシリコン及び／又はシリサイド層と絶縁層とからなり、ゲート酸化膜（第２の絶縁膜）５が、シリコン膜４に接するようにゲートスタック６に着設されている。ゲートスタック６は、例えば約４０ｎｍのゲート長を有する。ゲートスタック６の厚さは、例えば約１００ｎｍである。ゲートスタック６は、酸化膜８によって被覆されている。酸化膜８は、例えばゲートスタック６を形成する際のレジストの残滓である。ゲートスタック６の両側には、ポリシリコン及び／又はシリサイド層からなるスペーサが形成され設けられている。該スペーサは、例えばシリコン酸化膜１０とシリコン窒化物１２とからなる。各スペーサは約１５ｎｍの幅を有する。
そして、図１（ｃ）に示すように、シリコン膜４上のゲートスタック６の周囲において、シリコン膜４上にシリコンゲルマニウム（ＳｉＧｅ）膜１４を積層（形成）する。このために、例えばＳｉＧｅの選択的エピタキシャル成長が用いられる。ＳｉＧｅ膜１４の厚さは、好ましくは５０乃至１００ｎｍであり、例えば約７０ｎｍである。ＳｉＧｅ膜１４中のゲルマニウムの含有率は、好ましくは２０乃至５０重量％であり、例えば約３０重量％である。次いで、ＳｉＧｅ膜１４上に薄いシリコン膜（第２のシリコン膜）１６を積層（形成）する。このＳｉＧｅ膜１４上の薄いシリコン膜１６は形成せずに以下の工程を実施してもよい。
次に、図２に示すように、半導体デバイスとなる積層体を酸化雰囲気中で約１０５０℃に加熱することにより、シリコンゲルマニウムの凝集を実施する。この工程では、ＳｉＧｅ膜１４からシリコン膜４中にゲルマニウムが拡散して、シリコン膜４中のシリコンと拡散したゲルマニウムとが凝集して、初期のシリコン膜４の位置でシリコンゲルマニウムが形成される。同時に、シリコン酸化膜２０がシリコン膜１６の上面から成長して形成されていく。この拡散凝集工程の温度と時間とを制御することにより、シリコンゲルマニウム伝導チャネル（シリコンゲルマニウムチャネル）１８が半導体デバイスのゲート下方の全域に亘って形成される。形成されたシリコンゲルマニウムチャネル１８は、その上部のシリコン酸化膜２０とともに図２に示してある。
そして、図３に示すように、シリコン酸化膜２０とゲートスタック６を覆う酸化膜８とをエッチングにより除去する。
このようにして、シリコンゲルマニウムチャネル１８が、ゲートスタック６下方の、初期のシリコン膜４の位置に伝導チャネルとして形成される。従って、シリコンゲルマニウムチャネル１８は、初期のシリコン膜４と同様の例えば１０乃至１５ｎｍの厚さを有する。形成されたシリコンゲルマニウムチャネル１８中のゲルマニウムの含有率は、下記の式によって決定される。
Ｘ ＝ Ｘｏ（Ｔｉ／Ｔｆ）
ここで、Ｘはシリコンゲルマニウムチャネル１８に含まれる最終的なゲルマニウムの含有率、Ｘｏは初期のＳｉＧｅ膜１４中のゲルマニウムの含有率、Ｔｉは初期のＳｉＧｅ膜１４の厚さ、２Ｔｆはスペーサを含むゲートスタック下部の全長である。
Ｔｆは下記のように表すこともできる。
Ｔｆ ＝ Ｌｇ／２ ＋ Ｌｓｐ
ここで、Ｌｇはゲート長（例えば４０ｎｍ）、Ｌｓｐは各スペーサの幅（例えば１５ｎｍ）である。拡散凝集工程においてシリコンゲルマニウムチャネル１８がゲートスタック６の下方に形成される。形成されたシリコンゲルマニウムチャネル１８のうちゲートスタック６の下部分の長さ（２Ｔｆ）はゲート長にゲートスタック６の両側のスペーサの幅を足したものであるため、上式が成立する。上式は、シリコンゲルマニウムチャネル１８の厚さがＬｇ／２＋Ｌｓｐより小さい薄いシリコンデバイスについて成り立つ。従って、ＳｉＧｅ膜１４の初期厚さ（Ｔｉ）が７０ｎｍ、ゲートスタック６下部の全長（２Ｔｆ）が７０ｎｍ、そしてゲルマニウムの初期含有率（Ｘｏ）が０．３つまり３０重量％の場合、シリコンゲルマニウムチャネル１８に含まれるゲルマニウムの最終的な含有率は０．６つまり６０重量％になる。
以上説明した本発明に係る方法の実施形態においては、初めに薄いシリコン膜４を形成することだけが要件であるために、分り易くまた低コストで実施することが可能であり、有利である。完成したシリコンゲルマニウムチャネルチャネルは、ゲルマニウムが多いチャネルになっていて伝導度が向上しているために高性能であり、また、薄膜デバイスとして製造することができて、短チャネル効果のより良い制御を可能にする。
本発明に係る方法の実施形態においては、絶縁のための酸化膜５をシリコン膜４に積層（形成）し、次いでゲートスタック６を形成した後に、初期のシリコン膜４の位置にシリコンゲルマニウムチャネルを形成する工程が実施される。つまり、ゲートスタック６形成前の酸化膜５の形成は、ＳｉＧｅ膜（シリコンゲルマニウムチャネル１８）ではなくシリコン膜４上で実行される。これにより、必要な精度を持った酸化膜５の形成が可能となる。
さらに、シリコンゲルマニウムチャネル１８の厚さは、ゲートスタック６下部のシリコン膜４の初期厚さであるから、これを正確に制御することは容易である。
本発明に係る方法は、デバイスのゲートスタック周辺の領域から拡散凝集が開始するために、平面、ゲート・オール・アラウンド又はフィンＦＥＴ（フィン電界効果トランジスタ）アーキテクチャのような全ての種類のアーキテクチャに適用することが可能である。本発明に係る方法は、全ての種類のＣＭＯＳデバイスと、シングル・ゲート又はダブル・ゲートのデバイスに適用することができる。さらに、本発明に係る方法は、任意の種類の基板に適用可能である。
例として本発明に係る方法の一実施形態について説明したが、数多くの変形例を想到可能であることが当業者には明白であろう。
例として１個のデバイスを形成する実施形態について説明したが、実際には、多数のデバイスが本発明による方法に従って同時に製造することができることが当業者には明白であろう。
寸法は単に例として挙げたものであり、また、ここに説明した方法は、現実には幅広い範囲のサイズを有するデバイスに適用可能である。ただし、初期のＳｉＧｅ膜中のゲルマニウムの含有率Ｘｏと、最終的なシリコンゲルマニウムチャネル中のゲルマニウムの含有率Ｘとの比率は、初期のＳｉＧｅ膜の厚さＴｉと、ゲートスタックの下部分の長さの半分Ｔｆ、即ちゲート長さの半分に一つのスペーサの幅を足した値との比率とは同じはずである。換言すると、下記の式が成り立つことが好ましい。
Ｘｏ・Ｔｉ ＝ Ｘ・（Ｌｇ／２ ＋ Ｌｓｐ）
ここで、ＸｏはＳｉＧｅ膜中のゲルマニウムの含有率、ＴｉはＳｉＧｅ膜の厚さ、Ｘはシリコンゲルマニウムチャネル中のゲルマニウムの含有率、Ｌｇはゲートスタックのゲート長、Ｌｓｐは各スペーサの幅である。
ＳｉＧｅ膜１４の初期厚さは、好ましくは５０乃至１００ｎｍであり、例えば７０ｎｍである。ＳｉＧｅ膜１４中のゲルマニウムの初期含有率は、好ましくは２０乃至５０重量％であり、例えば３０重量％である。
本発明に係る方法の一実施形態として、ＳＯＩウエハを基板として用いるプロセスを説明したが、本発明に係る方法は、シリコン薄膜が絶縁膜を被覆する任意の構造に適用される。
本発明に係る方法の一実施形態として、ゲートスタックのスペーサを特定の構成として説明したが、スペーサは、異なる材料製であってよく、シリコン酸化膜１０を設けずに形成されてよく、異なった構造であってよい。
本発明に係る方法の一実施形態として、シリコン膜１６がＳｉＧｅ膜１４上に形成された構成を述べたが、ＳｉＧｅ膜１４上にシリコン膜１６を設けなくともよい。
本発明による少なくとも一つの例示的実施形態について説明したが、種々の変更、修正及び改良が当業者には容易に想起されるであろう。そのような変更、修正及び改良は、本発明の範囲に含まれるものとする。従って、上記した説明は単に例示であって、制限することを意図してはいない。本発明は、請求項およびその等価物で規定されるようにしか限定されない。
本発明に係るゲートスタックの下方に薄いシリコンゲルマニウム伝導チャネルを形成する方法を示す概念図である。 本発明に係る方法を示す概念図である。 本発明に係る方法を示す概念図である。
符号の説明
１ シリコンウエハ
２ シリコン酸化膜（絶縁膜）
４ 結晶シリコン膜（シリコン膜）
５ ゲート酸化膜（第２の絶縁膜）
６ ゲートスタック
８ 酸化膜
１０、２０ シリコン酸化膜
１２ シリコン窒化膜
１４ ＳｉＧｅ膜（シリコンゲルマニウム膜）
１６ シリコン膜（第２のシリコン膜）
１８ シリコンゲルマニウム伝導チャネル（シリコンゲルマニウムチャネル）

Claims (8)

  1. 半導体デバイスのゲートスタックの下部にシリコンゲルマニウムチャネルを形成する方法において、
    Ａ．絶縁膜上にシリコン膜を積層する工程と、
    Ｂ．該シリコン膜上に前記ゲートスタックを積層する工程と、
    Ｃ．前記シリコン膜上にシリコンゲルマニウム膜を積層する工程と、
    Ｄ．工程Ｃ後の積層体を加熱し、前記シリコンゲルマニウム膜から前記シリコン膜中にゲルマニウムを拡散させ、前記ゲートスタックと前記絶縁膜との間の全域に亘ってシリコンゲルマニウムチャネルを形成する工程と
    を有し、工程Ａ乃至Ｄの順序で実行することを特徴とする方法。
  2. 半導体デバイスのゲートスタックの下部にシリコンゲルマニウムチャネルを形成する方法において、
    Ａ．絶縁膜上にシリコン膜を積層する工程と、
    Ｂ．該シリコン膜上に前記ゲートスタックを積層する工程と、
    Ｃ．前記シリコン膜上にシリコンゲルマニウム膜を積層する工程と、
    Ｄ．該シリコンゲルマニウム膜上に第２のシリコン膜を積層する工程と、
    Ｅ．工程Ｄ後の積層体を加熱し、前記シリコンゲルマニウム膜から前記シリコン膜中にゲルマニウムを拡散させ、前記ゲートスタックと前記絶縁膜との間の全域に亘ってシリコンゲルマニウムチャネルを形成する工程と
    を有し、工程Ａ乃至Ｅの順序で実行することを特徴とする方法。
  3. 前記シリコン膜は厚さが２０ｎｍ未満であることを特徴とする請求項１又は２に記載の方法。
  4. 前記シリコンゲルマニウム膜中のゲルマニウムの含有率が２０乃至５０重量％であることを特徴とする請求項１又は２に記載の方法。
  5. 前記ゲートスタックにはスペーサが設けられていることを特徴とする請求項１又は２に記載の方法。
  6. 前記シリコンゲルマニウム膜中のゲルマニウムの含有率と前記シリコンゲルマニウム膜の厚さとが、下記の式
    Ｘｏ・Ｔｉ ＝ Ｘ・（Ｌｇ／２ ＋ Ｌｓｐ）
    （Ｘｏは前記シリコンゲルマニウム膜中のゲルマニウムの含有率、
    Ｔｉは前記シリコンゲルマニウム膜の厚さ、
    Ｘは前記シリコンゲルマニウムチャネル中のゲルマニウムの含有率、
    Ｌｇは前記ゲートスタックのゲート長、
    Ｌｓｐは前記スペーサの幅）
    を満たし、
    前記シリコンゲルマニウム膜中のゲルマニウムの含有率と前記シリコンゲルマニウム膜の厚さとを前記式に従って調節する
    ことを特徴とする請求項５に記載の方法。
  7. 前記ゲートスタックには、前記シリコン膜に接する第２の絶縁膜が着設されていることを特徴とする請求項１又は２に記載の方法。
  8. 前記シリコンゲルマニウム膜は、厚さが５０乃至１００ｎｍであることを特徴とする請求項１又は２に記載の方法。
JP2007052650A 2006-03-06 2007-03-02 シリコンゲルマニウム伝導チャネルの形成方法 Withdrawn JP2007243188A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP06300203A EP1833094B1 (en) 2006-03-06 2006-03-06 Formation of shallow SiGe conduction channel

Publications (1)

Publication Number Publication Date
JP2007243188A true JP2007243188A (ja) 2007-09-20

Family

ID=36218191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007052650A Withdrawn JP2007243188A (ja) 2006-03-06 2007-03-02 シリコンゲルマニウム伝導チャネルの形成方法

Country Status (4)

Country Link
US (1) US7687356B2 (ja)
EP (1) EP1833094B1 (ja)
JP (1) JP2007243188A (ja)
DE (1) DE602006019940D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680629B2 (en) 2009-06-03 2014-03-25 International Business Machines Corporation Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices
US8274116B2 (en) 2009-11-16 2012-09-25 International Business Machines Corporation Control of threshold voltages in high-k metal gate stack and structures for CMOS devices
US8900973B2 (en) 2011-08-30 2014-12-02 International Business Machines Corporation Method to enable compressively strained pFET channel in a FinFET structure by implant and thermal diffusion
US20130200459A1 (en) 2012-02-02 2013-08-08 International Business Machines Corporation Strained channel for depleted channel semiconductor devices
CN103367154B (zh) * 2012-03-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN103545200B (zh) 2012-07-12 2015-12-09 中芯国际集成电路制造(上海)有限公司 晶体管和晶体管的形成方法
US8828818B1 (en) 2013-03-13 2014-09-09 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit device with fin transistors having different threshold voltages
US9793378B2 (en) 2013-05-31 2017-10-17 Stmicroelectronics, Inc. Fin field effect transistor device with reduced overlap capacitance and enhanced mechanical stability
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US9590037B2 (en) * 2014-03-19 2017-03-07 International Business Machines Corporation p-FET with strained silicon-germanium channel
US9362311B1 (en) * 2015-07-24 2016-06-07 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US10147820B1 (en) 2017-07-26 2018-12-04 International Business Machines Corporation Germanium condensation for replacement metal gate devices with silicon germanium channel
FR3088481B1 (fr) * 2018-11-14 2024-06-07 Commissariat A Lenergie Atomique Et Aux Energies Alternatives Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US5817560A (en) * 1996-09-12 1998-10-06 Advanced Micro Devices, Inc. Ultra short trench transistors and process for making same
JP2988414B2 (ja) * 1997-02-20 1999-12-13 日本電気株式会社 半導体装置の製造方法
JPH10326837A (ja) * 1997-03-25 1998-12-08 Toshiba Corp 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
US6218711B1 (en) * 1999-02-19 2001-04-17 Advanced Micro Devices, Inc. Raised source/drain process by selective sige epitaxy
KR100332108B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
US6403433B1 (en) * 1999-09-16 2002-06-11 Advanced Micro Devices, Inc. Source/drain doping technique for ultra-thin-body SOI MOS transistors
US6252284B1 (en) * 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
US6544854B1 (en) * 2000-11-28 2003-04-08 Lsi Logic Corporation Silicon germanium CMOS channel
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
KR100406537B1 (ko) * 2001-12-03 2003-11-20 주식회사 하이닉스반도체 반도체장치의 제조 방법
JP2003188274A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
FR2838237B1 (fr) * 2002-04-03 2005-02-25 St Microelectronics Sa Procede de fabrication d'un transistor a effet de champ a grille isolee a canal contraint et circuit integre comprenant un tel transistor
KR100487525B1 (ko) * 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6902980B2 (en) * 2003-06-05 2005-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a high performance MOSFET device featuring formation of an elevated source/drain region
EP1548687B1 (en) 2002-12-18 2013-01-09 Fujitsu Limited Tamper-resistant elliptical curve encryption using secret key
US6730576B1 (en) * 2002-12-31 2004-05-04 Advanced Micro Devices, Inc. Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
EP2337062A3 (en) * 2003-01-27 2016-05-04 Taiwan Semiconductor Manufacturing Company, Limited Method for making semiconductor structures with structural homogeneity
US6982229B2 (en) * 2003-04-18 2006-01-03 Lsi Logic Corporation Ion recoil implantation and enhanced carrier mobility in CMOS device
JP2004363198A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
EP1519420A2 (en) * 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Multiple gate semiconductor device and method for forming same
US6825102B1 (en) * 2003-09-18 2004-11-30 International Business Machines Corporation Method of improving the quality of defective semiconductor material
US6989322B2 (en) * 2003-11-25 2006-01-24 International Business Machines Corporation Method of forming ultra-thin silicidation-stop extensions in mosfet devices
US7455998B2 (en) * 2004-03-03 2008-11-25 Dow Corning Corporation Methods for forming structurally defined organic molecules
US6881635B1 (en) * 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain
US7504693B2 (en) * 2004-04-23 2009-03-17 International Business Machines Corporation Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering
US7175709B2 (en) * 2004-05-17 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy layer and method of forming the same
US7202145B2 (en) * 2004-06-03 2007-04-10 Taiwan Semiconductor Manufacturing Company Strained Si formed by anneal
US7413957B2 (en) * 2004-06-24 2008-08-19 Applied Materials, Inc. Methods for forming a transistor
US7288443B2 (en) * 2004-06-29 2007-10-30 International Business Machines Corporation Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
US7435672B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Metal-germanium physical vapor deposition for semiconductor device defect reduction
US7018901B1 (en) * 2004-09-29 2006-03-28 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
US7306997B2 (en) * 2004-11-10 2007-12-11 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
US7118977B2 (en) * 2004-11-11 2006-10-10 Texas Instruments Incorporated System and method for improved dopant profiles in CMOS transistors
US7323391B2 (en) * 2005-01-15 2008-01-29 Applied Materials, Inc. Substrate having silicon germanium material and stressed silicon nitride layer
US7193279B2 (en) * 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
JP2006261235A (ja) * 2005-03-15 2006-09-28 Toshiba Corp 半導体装置
US7132322B1 (en) * 2005-05-11 2006-11-07 International Business Machines Corporation Method for forming a SiGe or SiGeC gate selectively in a complementary MIS/MOS FET device
JP2006332243A (ja) * 2005-05-25 2006-12-07 Toshiba Corp 半導体装置及びその製造方法
US7186626B2 (en) * 2005-07-22 2007-03-06 The Regents Of The University Of California Method for controlling dislocation positions in silicon germanium buffer layers
JP2007214481A (ja) * 2006-02-13 2007-08-23 Toshiba Corp 半導体装置
US7560326B2 (en) * 2006-05-05 2009-07-14 International Business Machines Corporation Silicon/silcion germaninum/silicon body device with embedded carbon dopant
US7491643B2 (en) * 2006-05-24 2009-02-17 International Business Machines Corporation Method and structure for reducing contact resistance between silicide contact and overlying metallization
US7456087B2 (en) * 2007-02-09 2008-11-25 United Microelectronics Corp. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
EP1833094A1 (en) 2007-09-12
EP1833094B1 (en) 2011-02-02
DE602006019940D1 (de) 2011-03-17
US20070275513A1 (en) 2007-11-29
US7687356B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
JP2007243188A (ja) シリコンゲルマニウム伝導チャネルの形成方法
US8053299B2 (en) Method of fabrication of a FinFET element
US10170558B2 (en) Localized and self-aligned punch through stopper doping for finFET
CN103779226B (zh) 准纳米线晶体管及其制造方法
US7824969B2 (en) Finfet devices and methods for manufacturing the same
JP5126930B2 (ja) 半導体装置の製造方法
US10727345B2 (en) Silicon germanium fin immune to epitaxy defect
US20130032883A1 (en) Fabrication of field-effect transistors with atomic layer doping
CN102593118A (zh) 半导体器件及其制造方法
JP2009021456A (ja) フィン型トランジスタおよびその形成方法
CN103325787A (zh) Cmos器件及其制造方法
US20230014586A1 (en) Horizontal gaa nano-wire and nano-slab transistors
WO2013040835A1 (zh) Sram单元及其制作方法
Liu et al. Gate-all-around single-crystal-like poly-Si nanowire TFTs with a steep-subthreshold slope
KR102133208B1 (ko) 펀치스루 스토퍼가 배제된 전계효과 트랜지스터 및 이의 제조방법
WO2013063975A1 (zh) 隧穿场效应晶体管结构及其形成方法
WO2015051563A1 (zh) 一种mosfet结构及其制造方法
CN103779227A (zh) 鳍型场效应晶体管的制造方法
US11031469B2 (en) Semiconductor device, manufacturing method thereof, and electronic device including the same
CN102856375B (zh) 一种半导体结构及其制造方法
WO2014079296A1 (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001