CN103325787A - Cmos器件及其制造方法 - Google Patents
Cmos器件及其制造方法 Download PDFInfo
- Publication number
- CN103325787A CN103325787A CN2012100756946A CN201210075694A CN103325787A CN 103325787 A CN103325787 A CN 103325787A CN 2012100756946 A CN2012100756946 A CN 2012100756946A CN 201210075694 A CN201210075694 A CN 201210075694A CN 103325787 A CN103325787 A CN 103325787A
- Authority
- CN
- China
- Prior art keywords
- stress
- mosfet
- stressor layers
- cmos device
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000001259 photo etching Methods 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000002156 mixing Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 8
- 230000006378 damage Effects 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 238000005192 partition Methods 0.000 abstract 1
- 238000004062 sedimentation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 13
- 230000006835 compression Effects 0.000 description 11
- 238000007906 compression Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 208000035126 Facies Diseases 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000802 nitrating effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000003938 response to stress Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种CMOS器件，包括：第一MOSFET；与第一MOSFET类型不同的第二MOSFET；覆盖在第一MOSFET上的第一应力层，具有第一应力；覆盖在第二MOSFET上的第二应力层，其中第二应力层中具有掺杂离子，从而具有与第一应力不同的第二应力。依照本发明的CMOS器件及其制造方法，利用分区离子注入方法实现了双应力垫层，无需光刻/刻蚀去除PMOS区的张应力层或NMOS区的压应力层，简化了工艺，降低了成本，同时也避免了沉积工艺的热过程对NMOS区或PMOS区垫层中应力可能造成的破坏。
Description
技术领域
本发明涉及一种CMOS器件及其制造方法，特别是涉及一种通过掺杂来改变应力层性质的CMOS器件及其制造方法。
背景技术
各种应力工程技术已经被广泛应用于亚130nm技术及以下技术代。CMOS技术中使用应力工程的核心考虑是PMOS和NMOS对于不同类型的应力响应不同。具体地，通过向沟道区施加压应力而提高PMOS性能，而向沟道区施加张应力而提高NMOS性能。
一种主要的方法包括使用应力诱导覆盖层。CVD氮化硅是应力覆盖层的一种常用选择，可以通过调整沉积条件例如温度和频率来改变应力的大小和种类。可以使用标准的光刻/刻蚀技术来选择性沉积应力诱导覆盖层，例如仅在PMOS上沉积压应力薄膜。也可以使用双应力垫层(DSL)应用于DSL工艺中的PMOS和NMOS，其中采用标准光刻/刻蚀技术来在NMOS上选择性沉积张应力氮化硅薄膜，而在PMOS上选择性沉积压应力氮化硅薄膜。具体地，该方法包括先在NMOS和PMOS上都沉积相同的张应力的SiN薄膜，随后采用光刻胶覆盖NMOS区域而暴露PMOS区域，蚀刻去除暴露的PMOS区域的张应力SiN，在PMOS上再次沉积压应力的SiN垫层，采用光刻胶覆盖PMOS区域而暴露NMOS区域，蚀刻去除暴露的NMOS区域的压应力SiN，最后去除PMOS区域上剩余的光刻胶。该方法需要多步涂胶、光刻、刻蚀，工艺复杂、成本较高。此外，PMOS上沉积压应力SiN薄膜时，高温高压等沉积工艺参数的改变将影响NMOS区域保留的张应力SiN薄膜的性质，除了改变应力大小以外甚至可能改变应力种类，从而大大影响力NMOS沟道区载流子迁移率的提升，器件性能下降。
另一种主要方法包括使用富含硅的材料-特别是SiGe-来调节沟道应力。该制造方法包括在弛豫的SiGe下层上外延生长Si。由于Si层的晶格伸展以仿效下层SiGe的较大晶格常数，这使得在Si层中导入了张应力。这种方法有效避免了工艺参数变化导致SiN覆盖层应力大小和种类的变化造成的难题，但是对于PMOS、NMOS器件需要采用不同的衬底，例如SiGe和SiC，这使得制造CMOS时不能完全兼容于现有的单一Si衬底工艺，需要在Si衬底上额外生长SiGe或SiC，工艺更复杂，且各个参数调整难度较大。
总之，在现有的应力MOSFET中，传统的应力提供方法工艺复杂、成本高昂且可靠性较低，因此亟需一种能有效控制沟道应力、提高载流子迁移率从而改善器件性能的新型CMOS器件及其制造方法。
发明内容
由上所述，本发明的目的在于提供一种能有效控制沟道应力、提高载流子迁移率从而改善器件性能的新型CMOS器件及其制造方法。
为此，本发明提供了一种CMOS器件，包括：第一MOSFET；与第一MOSFET类型不同的第二MOSFET；覆盖在第一MOSFET上的第一应力层，具有第一应力；覆盖在第二MOSFET上的第二应力层，其中第二应力层中具有掺杂离子，从而具有与第一应力不同的第二应力。
其中，第一应力和第二应力类型相同，且第二应力的绝对值小于第一应力。
其中，第二应力的类型与第一应力不同。
其中，第一应力或第二应力之一为零应力。
其中，掺杂离子包括Ge、Xe、Ga、In、Sb、As及其组合。
其中，第一应力层和/或第二应力层包括氮化硅、DLC。
本发明还提供了一种CMOS器件的制造方法，包括步骤：形成第一MOSFET，以及与第一MOSFET类型不同的第二MOSFET；在第一MOSFET和第二MOSFET上形成第一应力层，具有第一应力；选择性地向第二MOSFET上的第一应力层掺杂，掺杂离子使得第二MOSFET上的部分第一应力层转变为第二应力层，具有与第一应力不同的第二应力。
其中，第一应力和第二应力类型相同，且第二应力的绝对值小于第一应力。
其中，第二应力的类型与第一应力不同。
其中，第一应力或第二应力之一为零应力。
其中，选择性地向第二MOSFET上的第一应力层掺杂的步骤具体包括：形成光刻胶图形，覆盖第一MOSFET上的第一应力层而暴露第二MOSFET上的第一应力层；采用离子注入，向暴露的第一应力层中掺杂，掺杂离子使得第二MOSFET上暴露的部分第一应力层转变为第二应力层，具有与第一应力不同的第二应力；去除光刻胶图形。
其中，离子注入掺杂离子之后，还在200～1200℃温度下进行热处理。
其中，掺杂离子包括Ge、Xe、Ga、In、Sb、As及其组合。
其中，第一应力层和/或第二应力层包括氮化硅、DLC。
依照本发明的CMOS器件及其制造方法，利用分区离子注入方法实现了双应力垫层，无需光刻/刻蚀去除PMOS区的张应力层或NMOS区的压应力层，简化了工艺，降低了成本，同时也避免了沉积工艺的热过程对NMOS区或PMOS区域垫层中应力可能造成的破坏。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图3为依照本发明的CMOS器件制造方法各步骤的剖面示意图；以及
图4为依照本发明的CMOS器件制造方法的流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能有效控制沟道应力、提高载流子迁移率从而改善器件性能的新型CMOS器件及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
以下将参照图1至图3的剖面示意图来详细说明依照本发明的CMOS器件及其制造方法各步骤。
首先，参照图4以及图1，在第一MOSFET和第二MOSFET上沉积第一应力层。
提供衬底1，依照器件用途需要而合理选择，可包括单晶体硅(Si)、绝缘体上硅(SOI)、单晶体锗(Ge)、绝缘体上锗(GeOI)、应变硅(Strained Si)、锗硅(SiGe)，或是化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。基于与现有CMOS工艺兼容的考虑，优选地使用体硅或SOI。
在衬底1中形成浅沟槽隔离(STI)2，例如先光刻/刻蚀衬底1形成浅沟槽然后采用LPCVD、PECVD、HDPCVD等常规技术沉积绝缘隔离材料并CMP平坦化直至露出衬底1，形成STI 2，其中STI 2的填充材料可以是氧化物、氮化物或氮氧化物。虽然如图1中所示STI2左右分别为类型不同的第一MOSFET(例如左侧的NMOS)和第二MOSFET(例如右侧的PMOS)，但是依照版图设计需要，具体的PMOS、NMOS分布以及相互位置关系可以随意调整，而不限于如图1所示的紧密相邻。例如第一MOSFET为PMOS，而第二MOSFET为NMOS。
在整个晶片表面也即衬底1和STI 2表面依次沉积栅极绝缘层3和栅极导电层4，并在STI2包围的有源区内将要形成沟道区的位置上方刻蚀形成多个栅极堆叠结构3/4。其中对于后栅工艺而言，栅极堆叠结构是伪栅极堆叠结构，将在后续工艺中去除，因此栅极绝缘层3优选为氧化硅的垫层，(伪)栅极导电层4优选为多晶硅、非晶硅或微晶硅甚至是氮化硅。对于前栅工艺而言，栅极堆叠结构3/4将在后续工艺中保留，因此栅极绝缘层3优选为氧化硅、掺氮氧化硅、氮化硅、或其它高K材料，高k材料包括但不限于包括选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx、HfLaON铪基材料(其中，各材料依照多元金属组分配比以及化学价不同，氧原子含量x可合理调整，例如可为1～6且不限于整数)，或是包括选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料，或是包括Al2O3，以其上述材料的复合层；栅极导电层4则可为多晶硅、多晶锗硅、金属、金属合金，其中金属可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金；栅极导电层4还可以包括金属的氮化物，其组成包括MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz，其中M为Ta、Ti、Hf、Zr、Mo、W或其它元素。栅极导电层4中还可掺杂有C、F、N、O、B、P、As、Al、Ga、Yb、Tb、Er等元素以调节功函数或导电能力。优选地，NMOS和PMOS栅极导电层4的材质不同，以精细地调节功函数从而调整阈值电压。
以每个栅极堆叠结构3/4为掩膜，对于两侧的衬底1(PMOS和NMOS)分别进行源漏离子注入，形成轻掺杂(LDD)的源漏扩展区5。对于NMOS掺杂P、As、Sb等形成n型的源漏扩展区，对于PMOS掺杂B、BF2、Ga、In等形成p型的源漏扩展区。在附图1中，附图标记5A代表第一MOSFET(可以是NMOS，或者是PMOS)的源漏扩展区，附图标记5B则代表第二MOSFET(与第一MOSFET相反，可以是PMOS，或者是NMOS)的源漏扩展区。
在每个栅极堆叠结构3/4两侧形成栅极侧墙6。例如在器件表面沉积氧化硅、氮化硅或其复合层的侧墙材料层然后刻蚀形成栅极侧墙6。
以栅极侧墙6为掩膜，再次分别进行源漏离子注入，形成重掺杂的源漏区7。与源漏扩展区5类似，7A代表第一MOSFET的源漏区，7B代表第二MOSFET的源漏区。
以栅极侧墙6为掩模，执行自对准硅化物工艺，在整个器件表面沉积Pt、Co、Ni、Ti等金属或金属合金的薄膜，然后高温退火处理，使得源漏区5、7中所含的硅与金属发生反应生成如CoSi2、TiSi2、NiSi、PtSi、NiPtSi、CoGeSi、TiGeSi、NiGeSi等源漏接触金属硅化物8以降低源漏接触电阻，从而进一步提高器件性能。
在整个器件表面沉积第一应力层9，覆盖了第一和第二MOSFET的源漏接触金属硅化物8、栅极侧墙6、栅极导电层4以及STI2。采用LPCVD、PECVD、HDPCVD等常规方法在第一MOSFET和第二MOSFET上沉积氮化硅材质的第一应力层9，其中调节沉积工艺参数使得第一应力层9具有第一应力，第一应力适用于提高第一MOSFET沟道区载流子迁移率。例如，当第一MOSFET是NMOS时，第一应力为张应力。类似地，当第一MOSFET是PMOS时，第一应力为压应力。第一应力的绝对值大小例如大于1GPa并优选介于2～10GPa。此外，第一应力层9也可以是其他应力材料，例如类金刚石无定形碳(DLC)，具有更高的应力，例如4～12GPa。
参照图4和图2，形成覆盖第一MOSFET的光刻胶图形，暴露第二MOSFET。采用旋涂的方法在第一MOSFET和第二MOSFET上涂覆光刻胶10，然后采用光刻掩膜板对光刻胶10曝光、显影，去除部分的光刻胶10，仅在第一MOSFET区域上保留覆盖了第一应力层9的光刻胶图形10，而暴露第二MOSFET区域上的部分应力层9。
参照图4和图2，以光刻胶图形为掩膜，向第二MOSFET区域上暴露的第一应力层9掺杂，掺杂的方式包括离子注入，并且离子注入之后优选地在200～1200℃下进行热处理以增强掺杂离子的热运动。掺杂离子改变了暴露的第一应力层9的应力大小和/或类型，使得该部分的第一应力层9转变为应力类型不同的第二应力层11。例如第一MOSFET是NMOS、第二MOSFET是PMOS时，第一应力层9具有张应力，第二应力层11具有应力状态远低于张应力的第二应力(例如第二应力的应力绝对值小于第一应力的绝对值，例如为低张应力或者零应力；或者类型与之相反，为压应力)，并且优选为压应力；第一MOSFET是PMOS、第二MOSFET是NMOS时，第一应力层9具有压应力，第二应力层11具有应力状态远低于压应力的第二应力(例如第二应力的应力绝对值小于第一应力的绝对值，例如为低压应力或者零应力；或者类型与之相反，为张应力)，并且优选为张应力。掺杂离子包括Ge、Xe、Ga、In、Sb、As及其组合。具体而言，掺杂离子对于PMOS而言包括Ge、Xe、Ga、In及其组合，对于NMOS而言包括Ge、Xe、Sb、As及其组合，并且优选地采用统一的Ge来调节应力以简化工艺。
参照图4和图3，去除覆盖在第一MOSFET区域上的光刻胶图形，形成最终的具有双应力层的CMOS器件结构。该CMOS器件包括：第一MOSFET；与第一MOSFET类型不同的第二MOSFET；覆盖在第一MOSFET上的第一应力层，具有第一应力；覆盖在第二MOSFET上的第二应力层，其中第二应力层中具有掺杂离子，从而具有与第一应力不同的第二应力。特别地，第二应力层与第一应力层材质相同，仅由于掺杂离子而导致应力不同。该器件的各个结构的材质在上述形成方法中已经详述，在此不再赘述。
依照本发明的CMOS器件及其制造方法，利用分区离子注入方法实现了双应力垫层，无需光刻/刻蚀去除PMOS区的张应力层或NMOS区的压应力层，简化了工艺，降低了成本，同时也避免了沉积工艺的热过程对NMOS区或PMOS区域垫层中应力可能造成的破坏。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (14)
1.一种CMOS器件，包括：
第一MOSFET；
与第一MOSFET类型不同的第二MOSFET；
覆盖在第一MOSFET上的第一应力层，具有第一应力；
覆盖在第二MOSFET上的第二应力层，其中第二应力层中具有掺杂离子，从而具有与第一应力不同的第二应力。
2.如权利要求1的CMOS器件，其中，第一应力和第二应力类型相同，且第二应力的绝对值小于第一应力。
3.如权利要求1的CMOS器件，其中，第二应力的类型与第一应力不同。
4.如权利要求1的CMOS器件，其中，第一应力或第二应力之一为零应力。
5.如权利要求1的CMOS器件，其中，掺杂离子包括Ge、Xe、Ga、In、Sb、As及其组合。
6.如权利要求1的CMOS器件，其中，第一应力层和/或第二应力层包括氮化硅、DLC。
7.一种CMOS器件的制造方法，包括步骤：
形成第一MOSFET，以及与第一MOSFET类型不同的第二MOSFET；
在第一MOSFET和第二MOSFET上形成第一应力层，具有第一应力；
选择性地向第二MOSFET上的第一应力层掺杂，掺杂离子使得第二MOSFET上的部分第一应力层转变为第二应力层，具有与第一应力不同的第二应力。
8.如权利要求7的CMOS器件的制造方法，其中，第一应力和第二应力类型相同，且第二应力的绝对值小于第一应力。
9.如权利要求7的CMOS器件的制造方法，其中，第二应力的类型与第一应力不同。
10.如权利要求7的CMOS器件的制造方法，其中，第一应力或第二应力之一为零应力。
11.如权利要求7的CMOS器件的制造方法，其中，选择性地向第二MOSFET上的第一应力层掺杂的步骤具体包括：
形成光刻胶图形，覆盖第一MOSFET上的第一应力层而暴露第二MOSFET上的第一应力层；
采用离子注入，向暴露的第一应力层中掺杂，掺杂离子使得第二MOSFET上暴露的部分第一应力层转变为第二应力层，具有与第一应力不同的第二应力；
去除光刻胶图形。
12.如权利要求11的CMOS器件的制造方法，其中，离子注入掺杂离子之后，还在200～1200℃温度下进行热处理。
13.如权利要求7的CMOS器件的制造方法，其中，掺杂离子包括Ge、Xe、Ga、In、Sb、As及其组合。
14.如权利要求7的CMOS器件的制造方法，其中，第一应力层和/或第二应力层包括氮化硅、DLC。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210075694.6A CN103325787B (zh) | 2012-03-21 | 2012-03-21 | Cmos器件及其制造方法 |
| US13/640,733 US9049061B2 (en) | 2012-03-21 | 2012-04-11 | CMOS device and method for manufacturing the same |
| PCT/CN2012/000485 WO2013138952A1 (zh) | 2012-03-21 | 2012-04-11 | Cmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210075694.6A CN103325787B (zh) | 2012-03-21 | 2012-03-21 | Cmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103325787A true CN103325787A (zh) | 2013-09-25 |
| CN103325787B CN103325787B (zh) | 2017-05-03 |
Family
ID=49194446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210075694.6A Active CN103325787B (zh) | 2012-03-21 | 2012-03-21 | Cmos器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103325787B (zh) |
| WO (1) | WO2013138952A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646877A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 一种双应力薄膜的制造方法 |
| CN103646954A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 双应力薄膜的制造方法及具有双应力薄膜的半导体器件 |
| CN105742336A (zh) * | 2014-12-08 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 形成应力结构的方法 |
| CN111610651A (zh) * | 2020-07-10 | 2020-09-01 | 北京爱杰光电科技有限公司 | 一种基于应力硅的硅基电光调制器及其制作方法 |
| CN112185894A (zh) * | 2020-09-14 | 2021-01-05 | 华虹半导体(无锡)有限公司 | 降低刻蚀停止层对nmos器件压应力的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010027005A1 (en) * | 2000-03-29 | 2001-10-04 | Masaru Moriwaki | Semiconductor device and method for fabricating the device |
| CN1449585A (zh) * | 2000-11-22 | 2003-10-15 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| US20050093078A1 (en) * | 2003-10-30 | 2005-05-05 | Victor Chan | Increasing carrier mobility in NFET and PFET transistors on a common wafer |
| CN101276758A (zh) * | 2007-03-26 | 2008-10-01 | 联华电子股份有限公司 | 制作半导体晶体管元件的方法 |
| CN101930979A (zh) * | 2009-06-26 | 2010-12-29 | 中国科学院微电子研究所 | 控制器件阈值电压的CMOSFETs结构及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521307B2 (en) * | 2006-04-28 | 2009-04-21 | International Business Machines Corporation | CMOS structures and methods using self-aligned dual stressed layers |
| CN101447457B (zh) * | 2007-11-27 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 双应力膜互补金属氧化物半导体晶体管的制造方法 |
| CN102194751A (zh) * | 2010-03-11 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 制作互补型金属氧化物半导体器件的方法 |
-
2012
- 2012-03-21 CN CN201210075694.6A patent/CN103325787B/zh active Active
- 2012-04-11 WO PCT/CN2012/000485 patent/WO2013138952A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010027005A1 (en) * | 2000-03-29 | 2001-10-04 | Masaru Moriwaki | Semiconductor device and method for fabricating the device |
| CN1449585A (zh) * | 2000-11-22 | 2003-10-15 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| US20050093078A1 (en) * | 2003-10-30 | 2005-05-05 | Victor Chan | Increasing carrier mobility in NFET and PFET transistors on a common wafer |
| CN101276758A (zh) * | 2007-03-26 | 2008-10-01 | 联华电子股份有限公司 | 制作半导体晶体管元件的方法 |
| CN101930979A (zh) * | 2009-06-26 | 2010-12-29 | 中国科学院微电子研究所 | 控制器件阈值电压的CMOSFETs结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 黄国俊: "《"硅/锗掺杂类金刚石薄膜特性研究》", 《中国优秀硕士学位论文全文数据库，基础科学辑》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646877A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 一种双应力薄膜的制造方法 |
| CN103646954A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 双应力薄膜的制造方法及具有双应力薄膜的半导体器件 |
| CN105742336A (zh) * | 2014-12-08 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 形成应力结构的方法 |
| CN105742336B (zh) * | 2014-12-08 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 形成应力结构的方法 |
| CN111610651A (zh) * | 2020-07-10 | 2020-09-01 | 北京爱杰光电科技有限公司 | 一种基于应力硅的硅基电光调制器及其制作方法 |
| CN111610651B (zh) * | 2020-07-10 | 2024-05-14 | 北京爱杰光电科技有限公司 | 一种基于应力硅的硅基电光调制器及其制作方法 |
| CN112185894A (zh) * | 2020-09-14 | 2021-01-05 | 华虹半导体(无锡)有限公司 | 降低刻蚀停止层对nmos器件压应力的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103325787B (zh) | 2017-05-03 |
| WO2013138952A1 (zh) | 2013-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9502530B2 (en) | Method of manufacturing semiconductor devices | |
| CN103311247B (zh) | 半导体器件及其制造方法 | |
| US8652891B1 (en) | Semiconductor device and method of manufacturing the same | |
| US8853024B2 (en) | Method of manufacturing semiconductor device | |
| US9171929B2 (en) | Strained structure of semiconductor device and method of making the strained structure | |
| US8994119B2 (en) | Semiconductor device with gate stacks having stress and method of manufacturing the same | |
| US8658505B2 (en) | Embedded stressors for multigate transistor devices | |
| US9548387B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN105374875A (zh) | 包括嵌入式鳍隔离区的多栅极器件结构及其形成方法 | |
| KR20150044412A (ko) | 매립된 절연체층을 가진 finfet 및 그 형성 방법 | |
| US9306016B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2013545315A (ja) | 高Ｋ／金属ゲートＭＯＳＦＥＴを有するＶｔ調整及び短チャネル制御のための構造体及び方法。 | |
| KR102541732B1 (ko) | 반도체 디바이스 제조 방법들 및 그의 구조체들 | |
| US9312187B2 (en) | Semiconductor device and method of manufacturing the same | |
| US10720503B2 (en) | Method for manufacturing semiconductor device | |
| US9281398B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN105023844A (zh) | FinFET器件的结构和方法 | |
| CN103579314B (zh) | 半导体器件及其制造方法 | |
| CN103325787A (zh) | Cmos器件及其制造方法 | |
| CN103066122A (zh) | Mosfet及其制造方法 | |
| US9450094B1 (en) | Semiconductor process and fin-shaped field effect transistor | |
| US9049061B2 (en) | CMOS device and method for manufacturing the same | |
| WO2013155760A1 (zh) | 半导体结构及其制造方法 | |
| KR101785159B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US9761693B2 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201223 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 No. 3 Beitucheng West Road, Chaoyang District, Beijing Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220424 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |