CN105742336B - 形成应力结构的方法 - Google Patents

形成应力结构的方法 Download PDF

Info

Publication number
CN105742336B
CN105742336B CN201410747759.6A CN201410747759A CN105742336B CN 105742336 B CN105742336 B CN 105742336B CN 201410747759 A CN201410747759 A CN 201410747759A CN 105742336 B CN105742336 B CN 105742336B
Authority
CN
China
Prior art keywords
device area
stress structure
groove
forming
type device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410747759.6A
Other languages
English (en)
Other versions
CN105742336A (zh
Inventor
张海洋
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410747759.6A priority Critical patent/CN105742336B/zh
Publication of CN105742336A publication Critical patent/CN105742336A/zh
Application granted granted Critical
Publication of CN105742336B publication Critical patent/CN105742336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种形成应力结构的方法，通过对一预设有第一类型器件区域和第二类型器件区域的衬底同时刻蚀形成第一器件区域中的第一凹槽和位于第二器件区域中的第二凹槽，并形成第一类型的应力结构，再通过掺杂工艺将位于第二类型器件区域的第一类型的应力结构转化为第二类型的应力结构。通过该方法不仅形成了应力源漏区，而且明显减少了制备过程中所需要的工艺步骤，提高了在实际的生产过程中的生产效率，具有较好的实际应用前景。

Description

形成应力结构的方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种形成应力结构的方法。
背景技术
随着半导体技术的发展，半导体器件的关键尺寸正在逐渐缩小，由此导致了工艺复杂度的上升。
在28nm或更小的关键尺寸下，本领域的技术人员发现，锗硅的引入可以帮助提高PMOS器件的性能，同时碳化硅的引入可以帮助提高NMOS器件的性能。
然而，对于同时具有PMOS器件区域和NMOS器件区域的半导体结构而言，将上述的锗硅和碳化硅引入需要先后对NMOS器件区域和PMOS器件区域进行工艺，这就导致了工艺步骤的繁复，进而导致了实际生产过程中的生产效率的下降。
发明内容
鉴于上述问题，本发明提供一种形成应力结构的方法。
本发明解决技术问题所采用的技术方案为：
一种形成应力结构的方法，其中，包括：
步骤S1、提供一预设有第一类型器件区域和第二类型器件区域的衬底；在位于所述第一类型器件区域和所述第二类型器件区域中的衬底上均设置有栅堆叠结构，且位于所述栅堆叠结构相对两侧的衬底中还均形成有漏极区和源极区；
步骤S2、刻蚀部分位于所述源极区和所述漏极区的衬底，以形成位于所述第一类型器件区域中的第一凹槽和位于所述第二类型器件区域中的第二凹槽；
步骤S3、于所述第一凹槽和所述第二凹槽中均形成第一类型的应力结构后，对所述第二类型器件区域进行掺杂工艺，以将位于所述第二凹槽中的第一类型的应力结构转变为第二类型的应力结构；
其中，所述第一凹槽包括位于所述第一类型器件区域的源极凹槽和漏极凹槽，所述第二凹槽包括位于所述第二类型器件区域的源极凹槽和漏极凹槽，所述第一类型的应力结构有益于所述第一类型器件区域中的多数载流子的迁移，所述第二类型的应力结构有益于所述第二类型器件区域中的多数载流子的迁移。
所述的形成应力结构的方法，其中，所述第一类型器件区域为NMOS器件区域，所述第二类型器件区域为PMOS器件区域；
所述第一类型的应力结构的材质为SiC。
所述的形成应力结构的方法，其中，步骤S3中，以锡元素为原料对所述第二类型器件区域进行掺杂工艺。
所述的形成应力结构的方法，其中，步骤S1中，所述衬底的表面还设置有一保护层，并通过刻蚀工艺形成所述栅堆叠结构。
所述的形成应力结构的方法，其中，通过HARP工艺与ALD工艺相结合来制备所述保护层。
所述的形成应力结构的方法，其中，所述保护层的材质为氮化硅。
所述的形成应力结构的方法，其中，所述第一凹槽和所述第二凹槽的横截面的形状均为U形。
所述的形成应力结构的方法，其中，所述第一凹槽和所述第二凹槽的横截面的形状均为Σ形。
所述的形成应力结构的方法，其中，步骤S3中，通过外延生长工艺形成所述第一类型的应力结构。
所述的形成应力结构的方法，其中，步骤S3中，所述掺杂工艺为离子注入工艺。
所述的形成应力结构的方法，其中，所述第一类型器件区域和所述第二类型器件区域均为平面晶体管半导体器件区域。
所述的形成应力结构的方法，其中，所述第一类型器件区域和所述第二类型器件区域均为FinFET半导体器件区域。
所述的形成应力结构的方法，其中，所述衬底的材质为硅。
上述技术方案具有如下优点或有益效果：
本发明通过对一预设有第一类型器件区域和第二类型器件区域的衬底同时刻蚀形成第一类型器件区域中的第一凹槽和位于第二类型器件区域中的第二凹槽，并形成第一类型的应力结构，再通过掺杂工艺将位于第二类型器件区域的第一类型的应力结构转化为第二类型的应力结构。通过该方法不仅形成了应力源漏区，而且明显减少了制备过程中所需要的工艺步骤，提高了在实际的生产过程中的生产效率，具有较好的实际应用前景。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明方法实施例中经过步骤S1后的器件结构示意图；
图2A是本发明方法实施例中经过步骤S2后的器件结构示意图；
图2B是本发明方法一变形实施例中经过步骤S2后的器件结构示意图；
图3A和4A是本发明方法实施例中经过步骤S3后的器件结构示意图；
图3B和4B是本发明方法一变形实施例中经过步骤S3后的器件结构示意图。
具体实施方式
本发明提供了一种形成应力结构的方法，主要通过对同时包含第一类型器件区域和第二类型器件区域的衬底进行刻蚀，从而分别同时在第一类型器件区域和第二类型器件区域中形成第一凹槽和第二凹槽，并使得第一凹槽和第二凹槽中同时形成所述第一类型的应力结构，然后仅在第二凹槽中进行掺杂工艺，从而最终在第一凹槽中形成利于第一类型器件中载流子迁移的第一类型的应力结构，并在第二凹槽中形成利于第二类型器件中载流子迁移的第二类型的应力结构。
本发明的形成应力结构的方法主要可以包括以下步骤：
步骤S1、提供一预设有第一类型器件区域和第二类型器件区域的衬底；在位于所述第一类型器件区域和所述第二类型器件区域中的衬底上均设置有栅堆叠结构，且位于所述栅堆叠结构相对两侧的衬底中还均形成有漏极区和源极区；
步骤S2、刻蚀部分位于所述源级区和所述漏极区的衬底，以形成位于所述第一类型器件区域中的第一凹槽和位于所述第二类型器件区域中的第二凹槽；
步骤S3、于所述第一凹槽和所述第二凹槽中均形成第一类型的应力结构后，对所述第二类型器件区域进行掺杂工艺，以将位于所述第二凹槽中的第一类型的应力结构转变为第二类型的应力结构；
其中，所述第一凹槽包括位于所述第一类型器件区域的源极凹槽和漏极凹槽，所述第二凹槽包括位于所述第二类型器件区域的源极凹槽和漏极凹槽，所述第一类型的应力结构有益于所述第一类型器件区域中的多数载流子迁移，所述第二类型的应力结构有益于所述第二类型器件区域中的多数载流子迁移。
下面结合具体实施例和附图对本发明方法进行详细说明。
首先，进行步骤S1：提供一预设有第一类型器件区域和第二类型器件区域的衬底；在位于第一类型器件区域和第二类型器件区域中的衬底上均设置有栅堆叠结构，且位于栅堆叠结构相对两侧的衬底中还均形成有漏极区和源极区；其中，该衬底的材质可优选采用硅。在本发明的一个优选实施例中，如图1所示，图1中绘示了一个半导体结构，该半导体结构中包含有一预设有第一类型器件区域和第二类型器件区域的衬底5，其中，第一类型器件区域为NMOS器件区域1，第二类型器件区域为PMOS器件区域2(即如图1中所示，设定位于浅沟槽隔离结构3右侧虚线所框定的区域为NMOS器件区域1，相应的位于浅沟槽隔离结构3左侧虚线所框定的区域设为PMOS器件区域2；在另一个优选的实施例中，也可将位于浅沟槽隔离结构3右侧虚线所框定的区域为PMOS器件区域1，同时将位于浅沟槽隔离结构3左侧虚线所框定的区域设为NMOS器件区域2，而后续的工艺条件则要在上述实施例的基础进行适应性的调整，以使得最终制备的产品满足工艺的需求，进而实现本发明的目的)。另外，在位于第一类型器件区域和第二类型器件区域的衬底上还设置有栅堆叠结构，分别为位于第一类型器件区域中的栅堆叠结构和位于第二类型器件区域中的栅堆叠结构，其中，位于第一类型器件区域中的栅堆叠结构包括栅极4和覆盖于栅极4表面的保护层6构成，而位于第二类型器件区域中的栅堆叠结构包括栅极4’和覆盖于栅极4’表面的保护层6构成。上述位于第一类型器件区域中的栅堆叠结构和位于第二类型器件区域中的栅堆叠结构均通过在衬底5上沉积一保护层后再经刻蚀工艺后形成，优选的该保护层的材质为氮化硅，其可通过高高宽比(High Aspect Ratio Process，HARP)工艺和原子层淀积(Atomic Layer Deposition，ALD)工艺结合来进行制备。如图1所示，NMOS器件区域1和PMOS器件区域2之间通过浅沟槽隔离结构3隔开。
然后，进行步骤S2：刻蚀部分位于源级区和漏极区的衬底，以形成位于第一类型器件区域中的第一凹槽和位于第二类型器件区域中的第二凹槽。在上述优选实施例中，该步骤中的该刻蚀工艺可以是干法刻蚀，其刻蚀速率和刻蚀条件可根据具体情况而定。经过该刻蚀工艺之后，在NMOS器件区域1的衬底5中形成第一凹槽7，而在PMOS器件区域2的衬底5中形成第二凹槽8，所形成的第一凹槽7包括位于NMOS器件区域1中的源极凹槽和漏极凹槽，第二凹槽8包括位于PMOS器件区域2中的源极凹槽和漏极凹槽。在形成上述沟槽的过程中应该保证位于NMOS器件区域1中的源极凹槽和漏极凹槽之间连通，同时也应该保证位于PMOS器件区域2中的源极凹槽和漏极凹槽之间不连通，此处需要进行说明的是，通过该步骤刻蚀形成的第一凹槽7和第二凹槽8的横截面形状可以根据实际情况进行确定，优选的，可以将其设置成U形或Σ形，如图2A和2B所示，即位于NMOS器件区域1中的源极凹槽和漏极凹槽的横截面的形状均为U形，且位于PMOS器件区域2中的源极凹槽和漏极凹槽的横截面的形状均为U形；或位于NMOS器件区域1中的源极凹槽和漏极凹槽的横截面的形状均为Σ形，且位于PMOS器件区域2中的源极凹槽和漏极凹槽的横截面的形状均为Σ形。
通过上述的工艺步骤之后，分别形成了位于NMOS器件区域1和PMOS器件区域2中的第一凹槽7和第二凹槽8，此时，进行步骤S3：于第一凹槽和第二凹槽中均形成第一类型的应力结构后，对第二类型器件区域进行掺杂工艺，以将位于第二凹槽中的第一类型的应力结构转变为第二类型的应力结构。在一个优选实施例中，采用外延生长工艺在第一凹槽7和第二凹槽8中形成该第一类型的应力结构，如图3A和3B所示，具体的该第一类型的应力结构包括位于第一凹槽中7的第一类型的应力结构9和位于第二凹槽8中的第一类型的应力结构10，在本实施例中，第一类型的应力结构的材质为SiC(碳化硅)。此时已经形成了位于NMOS器件区域1中的第一类型的应力结构9和位于PMOS器件区域2中的第一类型的应力结构10，由于第一类型的应力结构的材质SiC有益于NMOS器件中的多数载流子(即空穴)迁移，具有能够提高NMOS器件性能的作用，而SiC并不具备能够提高PMOS器件性能的作用，因此需要对PMOS器件区域进行继续工艺以使得PMOS器件区域的材质也能够起到增进PMOS器件性能的作用。因此，在本实施例中对第二类型器件区域进行锡元素的掺杂，即将锡元素掺杂至位于PMOS器件区域中的第一类型的应力结构中，作为一个可选的实施方式，该掺杂工艺可以采用离子注入的方式进行在该过程中，可以通过控制离子注入的离子浓度和计量来得到想要的结果。经过上述的步骤将锡元素掺杂至PMOS器件区域中以后，原本位于该区域中的第一类型的应力结构转化为第二类型的应力结构，即在本实施例中为掺杂锡元素的SiC，该第二类型的应力结构有益于第二类型器件区域(即PMOS器件)中的多数载流子(即电子)迁移，即可以帮助PMOS器件实现性能的明显改善，如图4A或4B所示。
需要指出的是，本发明形成应力结构的方法既可以应用于平面晶体管半导体结构中，其也可以应用于FinFET半导体结构中，即上述的第一类型器件区域和第二类型器件区域可以是平面晶体管半导体器件区域或FinFET半导体器件区域。
综上所述，在本发明的上述实施例中由于将NMOS器件区域和PMOS器件区域都需要进行的源漏区刻蚀整合至一个步骤中进行同时的刻蚀，以及将NMOS器件区域和PMOS器件区域都需要进行的外延生长源漏区整合至一个步骤中同时进行，相比于传统的分开制备的方法，本发明方法大大减少了工艺步骤，节省了因重复工艺步骤而产生的物料和人力的浪费，以及多余的时间消耗。在大规模的工业化实际生产过程中具有十分重要的现实意义。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (13)

1.一种形成应力结构的方法，其特征在于，包括：
步骤S1、提供一预设有第一类型器件区域和第二类型器件区域的衬底；在位于所述第一类型器件区域和所述第二类型器件区域中的衬底上均设置有栅堆叠结构，且位于所述栅堆叠结构的相对两侧的衬底中还均形成有漏极区和源极区；
步骤S2、刻蚀部分位于所述源极区和所述漏极区的衬底，在同一个工艺步骤中形成位于所述第一类型器件区域中的第一凹槽和位于所述第二类型器件区域中的第二凹槽；
步骤S3、于所述第一凹槽和所述第二凹槽中均形成第一类型的应力结构后，对所述第二类型器件区域进行掺杂工艺，以将位于所述第二凹槽中的第一类型的应力结构转变为第二类型的应力结构；
其中，所述第一凹槽为位于所述第一类型器件区域的源极凹槽和漏极凹槽，所述第二凹槽为位于所述第二类型器件区域的源极凹槽和漏极凹槽，所述第一类型的应力结构有益于所述第一类型器件区域中的多数载流子的迁移，所述第二类型的应力结构有益于所述第二类型器件区域中的多数载流子的迁移。
2.如权利要求1所述的形成应力结构的方法，其特征在于，所述第一类型器件区域为NMOS器件区域，所述第二类型器件区域为PMOS器件区域；
所述第一类型的应力结构的材质为SiC。
3.如权利要求2所述的形成应力结构的方法，其特征在于，步骤S3中，以锡元素为原料对所述第二类型器件区域进行掺杂工艺。
4.如权利要求3所述的形成应力结构的方法，其特征在于，步骤S1中，所述衬底的表面还设置有一保护层，并通过刻蚀工艺形成所述栅堆叠结构。
5.如权利要求4所述的形成应力结构的方法，其特征在于，通过HARP工艺与ALD工艺相结合来制备所述保护层。
6.如权利要求4所述的形成应力结构的方法，其特征在于，所述保护层的材质为氮化硅。
7.如权利要求1所述的形成应力结构的方法，其特征在于，所述第一凹槽和所述第二凹槽的横截面的形状均为U形。
8.如权利要求1所述的形成应力结构的方法，其特征在于，所述第一凹槽和所述第二凹槽的横截面的形状均为Σ形。
9.如权利要求1所述的形成应力结构的方法，其特征在于，步骤S3中，通过外延生长工艺形成所述第一类型的应力结构。
10.如权利要求1所述的形成应力结构的方法，其特征在于，步骤S3中，所述掺杂工艺为离子注入工艺。
11.如权利要求1所述的形成应力结构的方法，其特征在于，所述第一类型器件区域和所述第二类型器件区域均为平面晶体管半导体器件区域。
12.如权利要求1所述的形成应力结构的方法，其特征在于，所述第一类型器件区域和所述第二类型器件区域均为FinFET半导体器件区域。
13.如权利要求1所述的形成应力结构的方法，其特征在于，所述衬底的材质为硅。
CN201410747759.6A 2014-12-08 2014-12-08 形成应力结构的方法 Active CN105742336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410747759.6A CN105742336B (zh) 2014-12-08 2014-12-08 形成应力结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410747759.6A CN105742336B (zh) 2014-12-08 2014-12-08 形成应力结构的方法

Publications (2)

Publication Number Publication Date
CN105742336A CN105742336A (zh) 2016-07-06
CN105742336B true CN105742336B (zh) 2019-10-25

Family

ID=56238120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410747759.6A Active CN105742336B (zh) 2014-12-08 2014-12-08 形成应力结构的方法

Country Status (1)

Country Link
CN (1) CN105742336B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325787A (zh) * 2012-03-21 2013-09-25 中国科学院微电子研究所 Cmos器件及其制造方法
CN103730417A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN103779221A (zh) * 2012-10-22 2014-05-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165335A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 半導体装置
US7629273B2 (en) * 2006-09-19 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for modulating stresses of a contact etch stop layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325787A (zh) * 2012-03-21 2013-09-25 中国科学院微电子研究所 Cmos器件及其制造方法
CN103730417A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN103779221A (zh) * 2012-10-22 2014-05-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN105742336A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN103762236B (zh) 集成电路组件及其制造方法
US20140264590A1 (en) FinFET with Bottom SiGe Layer in Source/Drain
CN103681846B (zh) 半导体装置及其制造方法
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN103325787B (zh) Cmos器件及其制造方法
US9263345B2 (en) SOI transistors with improved source/drain structures with enhanced strain
CN103000499B (zh) 一种锗硅硼外延层生长方法
CN105140127A (zh) 具有突变隧穿结的pnin/npip型utb-soi tfet及制备方法
CN108807179A (zh) 半导体结构及其形成方法
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
CN104916540B (zh) 一种应变沟道晶体管及其制备方法
CN105742336B (zh) 形成应力结构的方法
CN106158641A (zh) finFET器件及其制作方法
CN105244375B (zh) 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法
TWI703675B (zh) 半導體元件及其製造方法
CN107452792A (zh) 半导体装置及其制造方法
CN104733308B (zh) 半导体器件的形成方法
CN102738152B (zh) 一种双多晶的应变Si BiCMOS集成器件及制备方法
CN104347705B (zh) 一种应力沟道pmos器件及其制作方法
CN102723331B (zh) 一种基于应变Si回型沟道工艺的应变BiCMOS集成器件及制备方法
CN102723330B (zh) 一种应变Si BiCMOS集成器件及制备方法
CN102751331B (zh) 一种应变SiGe回型沟道NMOS集成器件及制备方法
CN102738177B (zh) 一种基于SOI衬底的应变Si BiCMOS集成器件及制备方法
CN105118783A (zh) 具有突变隧穿结的pnin/npip型fd-goi tfet及制备方法
CN104952919B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant