CN104347705B - 一种应力沟道pmos器件及其制作方法 - Google Patents
一种应力沟道pmos器件及其制作方法 Download PDFInfo
- Publication number
- CN104347705B CN104347705B CN201310323926.XA CN201310323926A CN104347705B CN 104347705 B CN104347705 B CN 104347705B CN 201310323926 A CN201310323926 A CN 201310323926A CN 104347705 B CN104347705 B CN 104347705B
- Authority
- CN
- China
- Prior art keywords
- sige
- layers
- layer
- preparation
- stressed channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 34
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000010276 construction Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910006992 Si1-xCx Inorganic materials 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
Abstract
本发明提供一种应力沟道PMOS器件及其制作方法，所述制作方法包括步骤：1）提供一硅衬底，于所述硅衬底中形成沟槽结构；2）于所述沟槽结构内形成包括Si1‑xCx层、Si1‑yCy层及SiGe沟道层的叠层结构，其中，x的取值范围为0.001~0.3，y的取值范围为0.01~0.5，且x<y；3）于所述SiGe沟道层表面形成栅极结构；4）刻蚀所述栅极结构两侧下方的叠层结构，形成填充槽；5）于所述填充槽内形成SiGe填充层。本发明通过增加了Si1‑xCx层、Si1‑yCy层作为SiGe沟道层的缓冲层，可以有效增大SiGe沟道层的应力，从而提高器件的性能。本发明方案简单，与传统CMOS工艺兼容，容易实现产业化。
Description
技术领域
本发明涉及一种半导体器件及其制作方法，特别是涉及一种应力沟道PMOS器件及其制作方法。
背景技术
根据国际半导体技术发展蓝图，CMOS技术将于2009年进入32nm技术节点.然而,在CMOS逻辑器件从45nm向32nm节点按比例缩小的过程中却遇到了很多难题。为了跨越尺寸缩小所带来的这些障碍，要求把最先进的工艺技术整合到产品制造过程中。根据现有的发展趋势，可能被引入到32nm节点的新的技术应用，涉及如下几个方面：浸入式光刻的延伸技术、迁移率增强衬底技术、金属栅/高介电常数栅介质栅结构、超浅结以及其他应变增强工程的方法，包括应力邻近效应、双重应力衬里技术、应变记忆技术、STI和PMD的高深宽比工艺、采用选择外延生长的嵌入SiGe(pFET)和SiC(nFET)源漏技术、中端(middle of line，MOL)和后端工艺中的金属化以及超低k介质集成等。
金属氧化物半导体场效应晶体管(MOSFET)是集成电路最重要的基本有源器件。以N型MOSFET与P型MOSFET互补形成的CMOS是深亚微米超大集成电路的组成单元。众所周知，提高MOSFET器件速度并降低产品成本的主要手段是等比例缩小特征尺寸。但随着器件尺寸进入深亚微米领域，进一步缩小尺寸将受到诸如材料、工艺和各种物理因素的潜在限制，且终究会达到其物理极限。如短沟道效应(SCE)、漏感应源势垒下降效应(DIBL)、热载流子效应(HCE)等，这将使器件性能和可靠性退化，限制特征尺寸的进一步缩小。
随着器件特征尺寸的不断缩小，以提高沟道载流子迁移率为目的的应变沟道工程起到越来越重要的作用。理论和经验研究已经证实,当将应力施加到晶体管的沟道中时，晶体管的载流子迁移率会得以提高或降低；然而，电子和空穴对相同类型的应变具有不同的响应。例如，在电流流动的方向上施加压应力对空穴迁移率有利，但是对电子迁移率有害。而施加张应力对电子迁移率有利,但是对空穴迁移率有害。具体而言，对于NMOS器件，在沿沟道方向引入张应力提高了其沟道中电子的迁移率；另一方面，对于PMOS器件，在沿沟道方向引入压应力提高了其沟道中空穴的迁移率。目前，在沟道中引入应变的方式也层出不穷，主要来说有两种，第一种是通过在硅衬底上外延弛豫锗硅缓冲层(buffer)层，之后外延应变硅实现沟道应变的引入；第二种是通过选择性外延技术在源漏区生长锗硅，实现在沟道区引入应变。然而，现有的种种沟道引入应力的方法，往往具有工艺复杂、应力容易消失、容易造成沟道 漏电流增大等缺点。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种应力沟道PMOS器件及其制作方法，用于解决现有技术中的种种问题。
为实现上述目的及其他相关目的，本发明提供一种应力沟道PMOS器件的制作方法，至少包括以下步骤：
1）提供一硅衬底，于所述硅衬底中形成沟槽结构；
2）于所述沟槽结构内形成包括Si1-xCx层、Si1-yCy层及SiGe沟道层的叠层结构，其中，x的取值范围为0.001～0.3，y的取值范围为0.01～0.5，且x<y；
3）于所述SiGe沟道层表面形成栅极结构；
4）刻蚀所述栅极结构两侧下方的叠层结构，形成填充槽；
5）于所述填充槽内形成SiGe填充层。
作为本发明的应力沟道PMOS器件的制作方法的一种优选方案，步骤1）包括步骤：
1-1）于所述硅衬底中形成浅沟道隔离结构；
1-2）于所述浅沟道隔离结构内的硅衬底中形成沟槽结构。
作为本发明的应力沟道PMOS器件的制作方法的一种优选方案，步骤2）中，x的取值范围为0.005～0.1，y的取值范围为0.1～0.25。
作为本发明的应力沟道PMOS器件的制作方法的一种优选方案，步骤2）所述的SiGe沟道层中Ge的摩尔比例为0.02～0.45。
进一步地，步骤2）所述的SiGe沟道层中包括自下往上排列的多个SiGe梯度层，且自下往上排列的多个SiGe梯度层中Ge的摩尔比例依次增大。
作为本发明的应力沟道PMOS器件的制作方法的一种优选方案，步骤2）所述的SiGe沟道层中掺杂有Sn或P。
作为本发明的应力沟道PMOS器件的制作方法的一种优选方案，步骤2）还包括采用氩气、氮气及氟气对所述SiGe沟道层表面进行平坦化处理的步骤。
作为本发明的应力沟道PMOS器件的制作方法的一种优选方案，形成所述填充槽后，所述层叠结构的截面为沙漏状。
作为本发明的应力沟道PMOS器件的制作方法的一种优选方案，步骤5）所述的SiGe填充层中掺杂有Sn。
本发明还提供一种应力沟道PMOS器件，至少包括：
硅衬底，所述硅衬底中形成有沟槽结构；
叠层结构，形成于所述沟槽结构内，包括Si1-xCx层、Si1-yCy层及SiGe沟道层，其中，x的取值范围为0.001～0.3，y的取值范围为0.01～0.5，且x<y；
填充槽，形成于所述叠层结构与所述硅衬底之间；
SiGe填充层，填充于所述填充槽内；
栅极结构，结合于所述叠层结构表面。
作为本发明的应力沟道PMOS器件的一种优选方案，所述Si1-xCx层与Si1-yCy层中，x的取值范围为0.005～0.1，y的取值范围为0.1～0.25。
作为本发明的应力沟道PMOS器件的一种优选方案，所述SiGe沟道层中Ge的摩尔比例为0.02～0.45。
进一步地，所述的SiGe沟道层中包括自下往上排列的多个SiGe梯度层，且自下往上排列的多个SiGe梯度层中Ge的摩尔比例依次增大。
作为本发明的应力沟道PMOS器件的一种优选方案，所述填充槽所夹的层叠结构的截面为沙漏状。
作为本发明的应力沟道PMOS器件的一种优选方案，所述SiGe沟道层中掺杂有Sn或P，所述SiGe填充层中掺杂有Sn。
如上所述，本发明提供一种应力沟道PMOS器件及其制作方法，所述制作方法至少包括以下步骤：1）提供一硅衬底，于所述硅衬底中形成沟槽结构；2）于所述沟槽结构内形成包括Si1-xCx层、Si1-yCy层及SiGe沟道层的叠层结构，其中，x的取值范围为0.001～0.3，y的取值范围为0.01～0.5，且x<y；3）于所述SiGe沟道层表面形成栅极结构；4）刻蚀所述栅极结构两侧下方的叠层结构，形成填充槽；5）于所述填充槽内形成SiGe填充层。本发明通过增加了Si1-xCx层、Si1-yCy层作为SiGe沟道层的缓冲层，可以有效增大SiGe沟道层的应力，从而提高器件的性能。本发明方案简单，与传统CMOS工艺兼容，容易实现产业化。
附图说明
图1显示为本发明的应力沟道PMOS器件的制作方法的步骤流程示意图。
图2～图4显示为本发明的应力沟道PMOS器件的制作方法步骤1）所呈现的结构示意图。
图5显示为本发明的应力沟道PMOS器件的制作方法步骤2）所呈现的结构示意图。
图6显示为本发明的应力沟道PMOS器件的制作方法步骤3）所呈现的结构示意图。
图7显示为本发明的应力沟道PMOS器件的制作方法步骤4）所呈现的结构示意图。
图8显示为本发明的应力沟道PMOS器件的制作方法步骤5）所呈现的结构示意图。
元件标号说明
101 硅衬底
102 浅沟道隔离结构
103 沟槽结构
104 Si1-xCx层
105 Si1-yCy层
106 SiGe沟道层
107 栅极结构
108 填充槽
109 SiGe填充层
S11～S15 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图8所示，本实施例提供一种应力沟道PMOS器件的制作方法，至少包括以下步骤：
如图1～图4所示，首先进行步骤1）S11，提供一硅衬底101，于所述硅衬底101中形成沟槽结构103；
作为示例，所述硅衬底101为N型硅衬底101，或者为硅晶圆中通过离子注入形成的N阱。
在本实施例中，步骤1）S11包括以下步骤：
如图1～图2所示，进行步骤1-1），于所述硅衬底101中形成浅沟道隔离结构102。具体 地，先于所述硅衬底101中刻蚀出浅沟槽，然后于所述浅沟槽中沉积二氧化硅，最后进行CMP抛光以完成所述浅沟道隔离结构102。
如图3所示，进行步骤1-2），于所述浅沟道隔离结构102内的硅衬底101中形成沟槽结构103。
作为示例，先于所述硅衬底101表面形成具有刻蚀窗口的掩膜版，然后采用干法刻蚀法（如ICP干法刻蚀法）于所述浅沟道隔离结构102内的硅衬底101中形成沟槽结构103。
如图1及图5所示，然后进行步骤2）S12，于所述沟槽结构103内形成包括Si1-xCx层104、Si1-yCy层105及SiGe沟道层106的叠层结构，其中，x的取值范围为0.001～0.3，y的取值范围为0.01～0.5，且x<y。
作为示例，在Si1-xCx层104、Si1-yCy层105中，x的取值范围为0.005～0.1，y的取值范围为0.1～0.25。此处Si1-xCx层104、Si1-yCy层105的作用是使后续生长的SiGe沟道层106获得压缩应力，并且能保证晶体的生长质量，降低缺陷，以提高SiGe沟道层106的性能。
作为示例，所述SiGe沟道层106中Ge的摩尔比例为0.02～0.45。
作为示例，所述SiGe沟道层106中包括自下往上排列的多个SiGe梯度层，且自下往上排列的多个SiGe梯度层中Ge的摩尔比例依次增大。具体地，在生长所述SiGe沟道层106时，依次增大通入的Ge的摩尔比例，使所述SiGe沟道层106中形成自下往上排列的多个SiGe梯度层，且自下往上排列的多个SiGe梯度层中Ge的摩尔比例依次增大，其中，相邻的两个SiGe梯度层中，Ge摩尔比例的增量范围可以选择为0.02～0.05。这样的工艺可以大大减小由于晶格失配等因素造成的缺陷。
作为示例，生长所述SiGe沟道层106时，可以适当掺杂少量的Sn（锡）或P（硼），可以增加所述SiGe沟道层106应力的稳定性。
作为示例，本步骤还包括采用氩气、氮气及氟气对所述SiGe沟道层106表面进行平坦化处理的步骤。
如图1及图6所示，接着进行步骤3）S13，于所述SiGe沟道层106表面形成栅极结构107。
具体地，首先于所述SiGe沟道层106表面形成栅氧层及多晶硅层，并于所述栅氧层及多晶硅层两侧形成侧墙结构，在本实施例中，所述侧墙结构的材料为Si3N4。
如图1及图7所示，然后进行步骤4）S14，刻蚀所述栅极结构107两侧下方的叠层结构，形成填充槽108。
作为示例，采用湿法腐蚀法于所述栅极结构107两侧下方的叠层结构中形成填充槽108，所述填充槽108的形状与所述硅衬底101的晶向有关，在本实施例中，形成所述填充槽108 后，所述层叠结构的截面为沙漏状。
如图1及图8所示，最后进行步骤5）S15，于所述填充槽108内形成SiGe填充层109。
作为示例，采用化学气相沉积法于所述填充槽108内形成SiGe填充层109。
在本实施例中，所述的SiGe填充层109中掺杂有Sn（锡）。
如图8所示，本实施例还提供一种应力沟道PMOS器件，至少包括：
硅衬底101，所述硅衬底中形成有沟槽结构；
叠层结构104～106，形成于所述沟槽结构内，包括Si1-xCx层104、Si1-yCy层105及SiGe沟道层106，其中，x的取值范围为0.001～0.3，y的取值范围为0.01～0.5，且x<y；
填充槽，形成于所述叠层结构104～106与所述硅衬底101之间；
SiGe填充层109，填充于所述填充槽内；
栅极结构107，结合于所述叠层结构104～106表面。
作为示例，所述Si1-xCx层104与Si1-yCy层105中，x的取值范围为0.005～0.1，y的取值范围为0.1～0.25。
作为示例，所述SiGe沟道层106中Ge的摩尔比例为0.02～0.45。
作为示例，所述SiGe沟道层106中包括自下往上排列的多个SiGe梯度层，且自下往上排列的多个SiGe梯度层中Ge的摩尔比例依次增大，其中，相邻的两个SiGe梯度层中，Ge摩尔比例的增量范围可以选择为0.02～0.05。
作为示例，所述填充槽106所夹的层叠结构的截面为沙漏状。
作为示例，所述SiGe沟道层106中掺杂有Sn或P，所述SiGe填充层109中掺杂有Sn。
综上所述，本发明提供一种应力沟道PMOS器件及其制作方法，所述制作方法至少包括以下步骤：1）提供一硅衬底101，于所述硅衬底101中形成沟槽结构103；2）于所述沟槽结构103内形成包括Si1-xCx层104、Si1-yCy层105及SiGe沟道层106的叠层结构，其中，x的取值范围为0.001～0.3，y的取值范围为0.01～0.5，且x<y；3）于所述SiGe沟道层106表面形成栅极结构107；4）刻蚀所述栅极结构107两侧下方的叠层结构，形成填充槽108；5）于所述填充槽108内形成SiGe填充层109。本发明通过增加了Si1-xCx层、Si1-yCy层作为SiGe沟道层的缓冲层，可以有效增大SiGe沟道层的应力，从而提高器件的性能。本发明方案简单，与传统CMOS工艺兼容，容易实现产业化。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种应力沟道PMOS器件的制作方法，其特征在于，至少包括以下步骤：
1）提供一硅衬底，于所述硅衬底中形成沟槽结构；
2）于所述沟槽结构内形成包括Si1-xCx层、Si1-yCy层及SiGe沟道层的叠层结构，其中，x的取值范围为0.001～0.3，y的取值范围为0.01～0.5，且x<y；
3）于所述SiGe沟道层表面形成栅极结构；
4）刻蚀所述栅极结构两侧下方的叠层结构，形成填充槽；
5）于所述填充槽内形成SiGe填充层。
2.根据权利要求1所述的应力沟道PMOS器件的制作方法，其特征在于：步骤1）包括步骤：
1-1）于所述硅衬底中形成浅沟道隔离结构；
1-2）于所述浅沟道隔离结构内的硅衬底中形成沟槽结构。
3.根据权利要求1所述的应力沟道PMOS器件的制作方法，其特征在于：步骤2）中，x的取值范围为0.005～0.1，y的取值范围为0.1～0.25。
4.根据权利要求1所述的应力沟道PMOS器件的制作方法，其特征在于：步骤2）所述的SiGe沟道层中Ge的摩尔比例为0.02～0.45。
5.根据权利要求4所述的应力沟道PMOS器件的制作方法，其特征在于：步骤2）所述的SiGe沟道层中包括自下往上排列的多个SiGe梯度层，且自下往上排列的多个SiGe梯度层中Ge的摩尔比例依次增大。
6.根据权利要求1所述的应力沟道PMOS器件的制作方法，其特征在于：步骤2）所述的SiGe沟道层中掺杂有Sn或P。
7.根据权利要求1所述的应力沟道PMOS器件的制作方法，其特征在于：步骤2）还包括采用氩气、氮气及氟气对所述SiGe沟道层表面进行平坦化处理的步骤。
8.根据权利要求1所述的应力沟道PMOS器件的制作方法，其特征在于：形成所述填充槽后，所述叠层结构的截面为沙漏状。
9.根据权利要求1所述的应力沟道PMOS器件的制作方法，其特征在于：步骤5）所述的SiGe填充层中掺杂有Sn。
10.一种应力沟道PMOS器件，其特征在于，至少包括：
硅衬底，所述硅衬底中形成有沟槽结构；
叠层结构，形成于所述沟槽结构内，包括Si1-xCx层、Si1-yCy层及SiGe沟道层，其中，x的取值范围为0.001～0.3，y的取值范围为0.01～0.5，且x<y；
填充槽，形成于所述叠层结构与所述硅衬底之间；
SiGe填充层，填充于所述填充槽内；
栅极结构，结合于所述叠层结构表面。
11.根据权利要求10所述的应力沟道PMOS器件，其特征在于：所述Si1-xCx层与Si1-yCy层中，x的取值范围为0.005～0.1，y的取值范围为0.1～0.25。
12.根据权利要求10所述的应力沟道PMOS器件，其特征在于：所述SiGe沟道层中Ge的摩尔比例为0.02～0.45。
13.根据权利要求12所述的应力沟道PMOS器件，其特征在于：所述SiGe沟道层中包括自下往上排列的多个SiGe梯度层，且自下往上排列的多个SiGe梯度层中Ge的摩尔比例依次增大。
14.根据权利要求10所述的应力沟道PMOS器件，其特征在于：所述填充槽所夹的层叠结构的截面为沙漏状。
15.根据权利要求10所述的应力沟道PMOS器件，其特征在于：所述SiGe沟道层中掺杂有Sn或P，所述SiGe填充层中掺杂有Sn。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310323926.XA CN104347705B (zh) | 2013-07-29 | 2013-07-29 | 一种应力沟道pmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310323926.XA CN104347705B (zh) | 2013-07-29 | 2013-07-29 | 一种应力沟道pmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347705A CN104347705A (zh) | 2015-02-11 |
| CN104347705B true CN104347705B (zh) | 2017-06-16 |
Family
ID=52502914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310323926.XA Active CN104347705B (zh) | 2013-07-29 | 2013-07-29 | 一种应力沟道pmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347705B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106816379B (zh) * | 2015-11-27 | 2021-09-07 | 联华电子股份有限公司 | 具有外延结构的半导体元件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101728328A (zh) * | 2008-11-03 | 2010-06-09 | 台湾积体电路制造股份有限公司 | 半导体装置及制作具有金属栅极堆叠的半导体装置的方法 |
| CN102856198A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI263709B (en) * | 2004-02-17 | 2006-10-11 | Ind Tech Res Inst | Structure of strain relaxed thin Si/Ge epitaxial layer and fabricating method thereof |
| US8466473B2 (en) * | 2010-12-06 | 2013-06-18 | International Business Machines Corporation | Structure and method for Vt tuning and short channel control with high k/metal gate MOSFETs |
-
2013
- 2013-07-29 CN CN201310323926.XA patent/CN104347705B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101728328A (zh) * | 2008-11-03 | 2010-06-09 | 台湾积体电路制造股份有限公司 | 半导体装置及制作具有金属栅极堆叠的半导体装置的方法 |
| CN102856198A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347705A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9711412B2 (en) | FinFETs with different fin heights | |
| TWI543232B (zh) | 電晶體裝置與其形成方法 | |
| US8609518B2 (en) | Re-growing source/drain regions from un-relaxed silicon layer | |
| US8373238B2 (en) | FinFETs with multiple Fin heights | |
| CN103632973B (zh) | 半导体器件及其制造方法 | |
| CN105280707A (zh) | 半导体结构及其制造方法 | |
| US9142673B2 (en) | Devices and methods of forming bulk FinFETS with lateral seg for source and drain on dielectrics | |
| US20080048217A1 (en) | Semiconductor device and method of fabricating the same | |
| CN103456782A (zh) | 半导体器件及其制造方法 | |
| US9263345B2 (en) | SOI transistors with improved source/drain structures with enhanced strain | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| CN103985633B (zh) | 一种pmos晶体管的制备方法 | |
| US20140374807A1 (en) | METHOD OF DEVICE ISOLATION IN CLADDING Si THROUGH IN SITU DOPING | |
| CN104347705B (zh) | 一种应力沟道pmos器件及其制作方法 | |
| CN103928336B (zh) | 一种pmos晶体管及其制备方法 | |
| EP3783664A1 (en) | Transistor with strained superlattice as source/drain region | |
| CN105206584A (zh) | 异质沟道槽型栅cmos集成器件及其制备方法 | |
| US9761693B2 (en) | Method for fabricating semiconductor device | |
| CN104392927B (zh) | 改善浅沟槽隔离边缘SiC应力性能的方法 | |
| CN109524306B (zh) | 晶体管的形成方法 | |
| CN108493249A (zh) | Soi嵌入式三栅极晶体管及其制造方法 | |
| US20120228628A1 (en) | Semiconductor device and method of fabricating the same | |
| CN102751331B (zh) | 一种应变SiGe回型沟道NMOS集成器件及制备方法 | |
| Baldauf et al. | Strained isolation oxide as novel overall stress element for Tri-gate transistors of 22nm CMOS and beyond | |
| CN102751282B (zh) | 一种基于晶面选择的应变BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |