JP2007234973A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2007234973A
JP2007234973A JP2006056575A JP2006056575A JP2007234973A JP 2007234973 A JP2007234973 A JP 2007234973A JP 2006056575 A JP2006056575 A JP 2006056575A JP 2006056575 A JP2006056575 A JP 2006056575A JP 2007234973 A JP2007234973 A JP 2007234973A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor integrated
integrated circuit
low
cell row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006056575A
Other languages
English (en)
Other versions
JP4758787B2 (ja
Inventor
Hiroki Matsunaga
弘樹 松永
Akihiro Maejima
明広 前島
Jinsaku Kaneda
甚作 金田
Hitoshi Ando
仁 安藤
Eisaku Maeda
栄作 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006056575A priority Critical patent/JP4758787B2/ja
Priority to US12/094,494 priority patent/US7989964B2/en
Priority to CN2006800360566A priority patent/CN101278389B/zh
Priority to KR1020087011921A priority patent/KR20080107350A/ko
Priority to PCT/JP2006/319535 priority patent/WO2007099664A1/ja
Publication of JP2007234973A publication Critical patent/JP2007234973A/ja
Application granted granted Critical
Publication of JP4758787B2 publication Critical patent/JP4758787B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体集積回路の集積度の向上、組み立て上の信頼性の向上及び電気的特性の均一化を実現できる半導体集積回路を提供する。
【解決手段】半導体集積回路は、半導体チップ（１）上に、半導体チップ（１）における第１のチップ辺に沿うように形成され、各々がパッド（８）を有する複数の回路セル（１６Ａ）を備えている。複数の回路セル（１６Ａ）のうち、第１のチップ辺における少なくとも端部近傍に位置する一以上の回路セル（１６Ａ）は、第１のチップ辺における中央部から端部へ近付くにつれて第１のチップ辺から離れる方向へ階段状にずれるように配置されている。
【選択図】図５

Description

本発明は、半導体集積回路に関し、特にプラズマディスプレイなどの容量性負荷を駆動する多チャンネル半導体集積回路のレイアウトに関するものである。
一般に、多チャンネル半導体集積回路に用いられている出力回路としては、ＭＯＳ出力回路、ＩＧＢＴ出力回路、ハイサイドレスＭＯＳ出力回路、又はハイサイドレスＩＧＢＴ出力回路が知られている。また、これらの出力回路のセルをスタンダードセルとして多チャンネルを有する半導体集積回路のレイアウトとしては、例えば、図２９に示すように、スタンダードセルにおけるパッド１００側が半導体チップ１０１の外側に向くように、半導体チップ１０１の外周に沿ってスタンダードセルを一列に複数配置し、さらに、半導体チップ１の各辺の中央部では密にスタンダードセルを配置する一方で角部では疎にスタンダードセルを配置するレイアウトが提案されている（以上、例えば特許文献１参照）。
特開昭６０−４６０４１号公報
しかしながら、従来の多チャンネル半導体集積回路のレイアウトによると、図２９に示すように、スタンダードセルに含まれるパッド１００とインナーリード１０２とを接続するボンディングワイヤ１０３が、隣り合うボンディングワイヤ１０３との間で接触することによって出力間ショートが生じるという問題があった。その結果、組み立て上の信頼性は十分ではなく、また、各出力回路間の特性が均一化しないという問題もあった。
前記に鑑み、本発明の目的は、組み立て上の信頼性に優れ、また、各出力回路間の特性の均一化が実現可能なレイアウトを有する半導体集積回路を提供することである。
前記に鑑み、本発明の一側面に係る半導体集積回路は、半導体チップ上に、半導体チップにおける第１のチップ辺に沿うように形成され、各々がパッドを有する複数の回路セルを備えた半導体集積回路であって、複数の回路セルのうち、第１のチップ辺における少なくとも端部近傍に位置する一以上の回路セルは、第１のチップ辺における中央部から端部へ近付くにつれて第１のチップ辺から離れる方向へ階段状にずれるように配置されている。
本発明の一側面に係る半導体集積回路において、複数の回路セルの各々が、第１のチップ辺における中央部から端部へ近付くにつれて第１のチップ辺から離れる方向へ階段状にずれるように配置されている構成であってもよい。
本発明の一側面に係る半導体集積回路において、回路セルは、高耐圧ドライバと、高耐圧ドライバを駆動するプリドライバと、パッドとを備えている構成を有する。
本発明の一側面に係る半導体集積回路の第１の形態では（例えば、ＭＯＳ出力回路の場合）、高耐圧ドライバは、ハイサイドトランジスタとローサイドトランジスタとを備えており、プリドライバは、ハイサイドトランジスタを駆動するレベルシフト回路を含んでいる。
当該第１の形態において、プリドライバ、パッド、ハイサイドトランジスタ、レベルシフト回路、及び、ローサイドトランジスタは、一直線上に配置されており、少なくともハイサイドトランジスタとローサイドトランジスタとは、パッドを介して対向するように配置されていることが好ましい。
当該第１の形態において、半導体チップの中央部に配置された制御部と、半導体チップにおける第１のチップ辺に対向する第２のチップ辺に沿うように配置され、複数の回路セルよりなる第１の回路セル列に制御部を介して対向する複数の回路セルよりなる第２の回路セル列とをさらに備えている。
当該第１の形態において、第１の回路セル列及び第２の回路セル列の各々の両端に配置され、高圧電位用の第１の電源パッド及び基準電位用の第２の電源パッドと、第１の回路セル列及び第２の回路セル列における各々のハイサイドトランジスタの上に配置され、第１の電源パッドと電気的に接続する高圧電位の第１の配線と、第１の回路セル列及び第２の回路セル列における各々のローサイドトランジスタの上に配置され、第２の電源パッドと電気的に接続する基準電位の第２の配線とをさらに備えている。
当該第１の形態において、第１の配線及び第２の配線のうちの少なくとも一方は、配線幅が長さ方向に中央部から端部に向かって広がる形状を有している。
当該第１の形態において、前記半導体チップの中央部に配置された制御部を取り囲むように配置された基準電位の第３の配線をさらに備えている。
当該第１の形態において、レベルシフト回路及びプリドライバは、ローサイドトランジスタのセル幅内に収まるように設計されている。
当該第１の形態において、制御部と第１の回路セル列及び第２の回路セル列のうちの少なくとも一方に含まれるプリドライバの各々とを接続する複数の第４の配線をさらに備え、複数の第４の配線の各々は、配線長が均一である。
本発明の一側面に係る半導体集積回路の第２の形態では（例えば、ＩＧＢＴ出力回路の場合）、高耐圧ドライバは、ハイサイドトランジスタと、ハイサイド回生ダイオードと、ローサイドトランジスタと、ローサイド回生ダイオードとを備えている。
当該第２の形態において、プリドライバ、パッド、ハイサイドトランジスタ、レベルシフト回路、ハイサイド回生ダイオード、ローサイドトランジスタ、及び、ローサイド回生ダイオードは、一直線上に配置されており、少なくともハイサイド回生ダイオードとローサイド回生ダイオードとは、パッドを介して対向するように配置されていることが好ましい。
当該第２の形態において、半導体チップの中央部に配置された制御部と、半導体チップにおける第１のチップ辺に対向する第２のチップ辺に沿うように配置され、複数の回路セルよりなる第１の回路セル列に制御部を介して対向する複数の回路セルよりなる第２の回路セル列とをさらに備えている。
当該第２の形態において、第１の回路セル列及び第２の回路セル列の各々の両端に配置され、高圧電位用の第１の電源パッド及び基準電位用の第２の電源パッドと、第１の回路セル列及び第２の回路セル列における各々のハイサイド回生ダイオードの上に配置され、第１の電源パッドと電気的に接続する高圧電位の第１の配線と、第１の回路セル列及び第２の回路セル列における各々のローサイドトランジスタの上に配置され、第２の電源パッドと電気的に接続する基準電位の第２の配線とをさらに備えている。
当該第２の形態において、第１の配線及び第２の配線のうちの少なくとも一方は、配線幅が長さ方向に中央部から端部に向かって広がる形状を有している。
当該第２の形態において、前記半導体チップの中央部に配置された制御部を取り囲むように配置された基準電位の第３の配線をさらに備えている。
当該第２の形態において、レベルシフト回路及びプリドライバは、ローサイドトランジスタのセル幅内に収まるように設計されている。
当該第２の形態において、制御部と第１の回路セル列及び第２の回路セル列のうちの少なくとも一方に含まれるプリドライバの各々とを接続する複数の第４の配線をさらに備え、複数の第４の配線の各々は、配線長が均一である。
本発明の一側面に係る半導体集積回路の第３の形態では（例えば、ハイサイドレスＭＯＳ出力回路の場合）、高耐圧ドライバは、ＥＳＤ保護素子と、ローサイドトランジスタとを備えている。
当該第３の形態において、プリドライバ、パッド、ＥＳＤ保護素子、及び、ローサイドトランジスタは、一直線上に配置されており、少なくともＥＳＤ保護素子とローサイドトランジスタとは、パッドを介して対向するように配置されていることが好ましい。
当該第３の形態において、半導体チップの中央部に配置された制御部と、半導体チップにおける第１のチップ辺に対向する第２のチップ辺に沿うように配置され、複数の回路セルよりなる第１の回路セル列に制御部を介して対向する複数の回路セルよりなる第２の回路セル列とをさらに備えている。
当該第３の形態において、第１の回路セル列及び第２の回路セル列の各々の両端に配置され、高圧電位用の第１の電源パッド及び基準電位用の第２の電源パッドと、第１の回路セル列及び第２の回路セル列における各々のＥＳＤ保護素子の上に配置され、第１の電源パッドと電気的に接続する高圧電位の第１の配線と、第１の回路セル列及び第２の回路セル列における各々のローサイドトランジスタの上に配置され、第２の電源パッドと電気的に接続する基準電位の第２の配線とをさらに備えている。
当該第３の形態において、第１の配線及び第２の配線のうちの少なくとも一方は、配線幅が長さ方向に中央部から端部に向かって広がる形状を有している。
当該第３の形態において、前記半導体チップの中央部に配置された制御部を取り囲むように配置された基準電位の第３の配線をさらに備えている。
当該第３の形態において、プリドライバは、ローサイドトランジスタのセル幅内に収まるように設計されている。
当該第３の形態において、制御部と第１の回路セル列及び第２の回路セル列のうちの少なくとも一方に含まれるプリドライバの各々とを接続する複数の第４の配線をさらに備え、複数の第４の配線の各々は、配線長が均一である。
本発明の一側面に係る半導体集積回路の第４の形態では（例えば、ハイサイドレスＩＧＢＴ出力回路の場合）、高耐圧ドライバは、ＥＳＤ保護素子と、ローサイド回生ダイオードと、ローサイドトランジスタとを備えている。
当該第４の形態において、プリドライバ、パッド、ＥＳＤ保護素子、ローサイド回生ダイオード、及びローサイドトランジスタは、一直線上に配置されており、少なくともＥＳＤ保護素子とローサイド回生ダイオードとは、パッドを介して対向するように配置されていることが好ましい。
当該第４の形態において、半導体チップの中央部に配置された制御部と、半導体チップにおける第１のチップ辺に対向する第２のチップ辺に沿うように配置され、複数の回路セルよりなる第１の回路セル列に制御部を介して対向する複数の回路セルよりなる第２の回路セル列とをさらに備えている。
当該第４の形態において、第１の回路セル列及び第２の回路セル列の各々の両端に配置され、高圧電位用の第１の電源パッド及び基準電位用の第２の電源パッドと、第１の回路セル列及び第２の回路セル列における各々のＥＳＤ保護素子の上に配置され、第１の電源パッドと電気的に接続する高圧電位の第１の配線と、第１の回路セル列及び第２の回路セル列における各々のローサイドトランジスタの上に配置され、第２の電源パッドと電気的に接続する基準電位の第２の配線とをさらに備えている。
当該第４の形態において、第１の配線及び第２の配線のうちの少なくとも一方は、配線幅が長さ方向に中央部から端部に向かって広がる形状を有している。
当該第４の形態において、前記半導体チップの中央部に配置された制御部を取り囲むように配置された基準電位の第３の配線をさらに備えている。
当該第４の形態において、プリドライバは、ローサイドトランジスタのセル幅内に収まるように設計されている。
当該第４の形態において、制御部と第１の回路セル列及び第２の回路セル列のうちの少なくとも一方に含まれるプリドライバの各々とを接続する複数の第４の配線をさらに備え、複数の第４の配線の各々は、配線長が均一である。
本発明によると、隣り合うボンディングワイヤ同士が接触することを防止でき、且つ、各出力回路間の特性の均一化を実現することができる。また、回路セル間の空きスペースを最小限にすることにより、半導体集積回路の集積度向上を実現することができる。さらに、高圧電源のパッドから各回路セル内への配線インピーダンスのアンバランスを軽減でき、ＥＳＤ耐量などの電気的特性のばらつきを抑えることができるため、各出力回路間の電気的特性を均一化できる。
以下、本発明の各実施形態について説明する前に、各実施形態を包括する本発明の技術的思想について説明する。
すなわち、本発明は、半導体チップ上に、半導体チップにおける第１のチップ辺に沿うように形成され、各々がパッドを有する複数の回路セルを備えた半導体集積回路であって、複数の回路セルのうち、第１のチップ辺における少なくとも端部近傍に位置する一以上の回路セルは、第１のチップ辺における中央部から端部へ近付くにつれて第１のチップ辺から離れる方向へ階段状にずれるように配置されていることを特徴とするものである。
これにより、本発明の半導体集積回路は、隣り合うボンディングワイヤ同士が接触することを防止でき、且つ、各出力回路間の特性の均一化を実現することができる。
本発明の半導体集積回路における回路セルは、高耐圧ドライバと、該高耐圧ドライバを駆動するプリドライバと、パッドとを備えるものであって、具体的には各実施形態で詳説するが、図１に示すＭＯＳドライバ４５を含む出力回路２５ａ、図２に示すＩＧＢＴドライバ４６を含む出力回路２５ｂ、図３に示すハイサイドレスＭＯＳドライバ４７を含む出力回路２５ｃ、及び図４に示すハイサイドレスＩＧＢＴドライバ４７を含む出力回路２５ｄが例として挙げられる。
ここで、図１〜図４に示す出力回路２５ａ〜２５ｄの基本的な回路構成例について説明しておく。
まず、図１に示す出力回路２５ａは、ＭＯＳドライバ４５とレベルシフト回路１２とプリドライバ１３とを備えている。ここで、ＭＯＳドライバ４５は、ハイサイドトランジスタ１０と、該ハイサイドトランジスタ１０のバックゲート−ドレイン間に形成される寄生ダイオード２６と、ローサイドトランジスタ１１と、該ローサイドトランジスタ１１のバックゲート−ドレイン間に形成される寄生ダイオード２７と、パッド８とによって構成されている。また、ハイサイドトランジスタ１０には高圧電源のパッド４が、ローサイドトランジスタ１１には基準電位のパッド５が、プリドライバ１３には入力端子２４が接続されている。なお、ハイサイドトランジスタ１０がハイレベル出力用であり、ローサイドトランジスタ１１がローレベル出力用である。
次に、図２に示す出力回路２５ｂは、ＩＧＢＴドライバ４６とレベルシフト回路１２とプリドライバ１３とを備えている。ＩＧＢＴドライバ４６は、ハイサイドトランジスタ２８と、ゲートオフ抵抗３３及びゲート保護用ダイオード３２よりなるゲート保護回路３４と、ハイサイド回生ダイオード３０と、ローサイドトランジスタ２９と、ローサイド回生ダイオード３１と、パッド８とによって構成されている。また、ハイサイドトランジスタ２８には高圧電源のパッド４が、ローサイドトランジスタ２９には基準電位のパッド５が、プリドライバ１３には入力端子２４が接続されている。
次に、図３に示す出力回路２５ｃは、ハイサイドレスＭＯＳドライバ４７とプリドライバ４４とを備えている。ハイサイドレスＭＯＳドライバ４７は、ローサイドトランジスタ１１と、該ローサイドトランジスタ１１の寄生素子であるバックゲート−ドレイン間寄生ダイオード２７と、ＥＳＤ保護素子４３と、パッド８とによって構成されている。また、ローサイドトランジスタ１１の一端には高圧電源のパッド４が、ローサイドトランジスタ１１の他端には基準電位のパッド５が、プリドライバ４４には入力端子２４が接続されている。
次に、図４に示す出力回路２５ｄは、ハイサイドレスＩＧＢＴドライバ４８とプリドライバ４４とを備えている。ハイサイドレスＩＧＢＴドライバ４８は、ローサイドトランジスタ２９と、ローサイド回生ダイオード３１と、ＥＳＤ保護素子４３と、パッド８とによって構成されている。また、ローサイドトランジスタ２９の一端には高圧電源のパッド４が、ローサイドトランジスタ２９の他端には基準電位のパッド５が、プリドライバ４４には入力端子２４が接続されている。
以下、本発明の各実施形態について、上述した図１〜図４に示した出力回路を例として挙げて、図面を参照しながら説明する。
（第１の実施形態）
図５は、本発明の第１の実施形態における多チャンネル半導体集積回路のレイアウトを示す平面図であって、具体的には、上述した図１に示したＭＯＳドライバ４５を含む出力回路２５ａを備えた多チャンネル半導体集積回路を例にして説明する。
図５に示すように、半導体チップ１の上には、中央部に入力制御回路等による出力タイミング制御を行なう低耐圧制御部６が配置されていると共に、該低耐圧制御部６を介して対向するように、各々が図１に示した出力回路２５ａを構成する複数の出力回路セル１６Ａがチップ辺に沿って配置されており、低耐圧制御部６と出力回路セル１６Ａの各々とはバス配線７によって接続されている。また、複数の出力回路セル１６Ａの両端には、高圧電源のパッド４及び基準電位のパッド５が配置されている。
出力回路セル１６Ａは、各々が一直線上に配置され、パッド８、ハイサイドトランジスタ１０、ローサイドトランジスタ１１、レベルシフト回路１２、及びプリドライバ１３によって構成されており、パッド８を中心に低耐圧制御部６側に向かって、ローサイドトランジスタ１１、レベルシフト回路１２、及びプリドライバ１３が順に配置され、その反対側には、ハイサイドトランジスタ１０が配置されている。なお、低耐圧制御部６からのタイミング制御信号はバス配線７を通してプリドライバ１３へ伝達される。また、出力回路セル１６Ａ内の各構成要素は、図６（ａ）及び（ｂ）に示すように、２層配線１４又は１層配線１５によって接続されている。なお、図６（ｂ）上、１９は、ハイサイドトランジスタ１０のドレイン領域であり、２０は、ハイサイドトランジスタ１０のソース領域であり、２１は、スルーホールであり、２２は、ローサイドトランジスタ１１のドレイン領域であり、２３は、ローサイドトランジスタ１１のソース領域である。
このように、ＥＳＤ耐量向上を考慮してＥＳＤ保護素子も兼ねるバックゲート−ドレイン間寄生ダイオード２６を構成するハイサイドトランジスタ１０とバックゲート−ドレイン間寄生ダイオード２７を構成するローサイドトランジスタ１１とをパッド８を介して配置することにより、ＥＳＤ保護の効果を高めることができる。また、レベルシフト回路１２とプリドライバ１３とを、セル幅が一番大きいローサイドトランジスタ１１のセル幅内に収まるように設計していることにより、高集積化を実現することができる。
また、複数の出力回路セル１６Ａのうち、半導体チップ１のチップ辺における端部近傍（半導体チップ１の角部）に位置する一以上の出力回路セル（図５上では４つの出力回路セル）は、該チップ辺における中央部から端部へ近付くにつれて該チップ辺から離れる方向へ階段状にずれるように配置されている。一方、複数の出力回路セル１６Ａのうち、半導体チップ１のチップ辺における中央部に位置する一以上の出力回路セル（図５上では角部の４つの出力回路セル以外のスタンダードセル）は、該チップ辺に沿ってずれることなく平坦に配置されている。
すなわち、図７に示す本実施形態における多チャンネル半導体集積回路のワイヤボンディング状態の拡大図に示すように、各パッド８とインナーリード１７とを接続するボンディングワイヤ１８同士が互いに接触することがないように、出力回路セル１６Ａに含まれるパッド８を、半導体チップ１の角部付近では上述するように階段上にずらして配置すると共に、それ以外ではずらすことなく平坦に配置している。
このようなレイアウトにより、組み立て上の信頼性の向上を実現することができる。つまり、配置する出力回路セル１６Ａの数が増加した場合や、インナーリード１７が増加した場合であっても、ボンディングワイヤ１８同士が接触することを防止し、組み立て上の信頼性を向上させることができる。さらに、出力回路セル間に疎密を設けてパッドを配置する従来例に比べて（例えば図２９参照）、無駄な空きスペースによるチップ面積の左右方向（例えば図５の紙面に向かって左右方向）の増大を抑制し、半導体チップ１上のスペースを有効に利用できるので、半導体集積回路の集積度の向上を実現することができる。
また、出力回路セル１６Ａ内のローサイドトランジスタ１１上には、基準電位の配線３ａが形成されており、該配線３は、複数の出力回路セル１６Ａの両側に配置された基準電位のパッド５に接続されている。
同様に、出力回路セル１６Ａ内のハイサイドトランジスタ１０上には、高圧電位の配線２が形成されており、該高圧電位の配線２は、複数の出力回路セル１６Ａの両側に配置された高圧電源のパッド４に接続されている。ここで、上述した通り、複数の出力回路セル１６Ａは、半導体チップ１の角部付近において階段状に配置しているので、このレイアウトを利用して、パッド８からの負荷電流が集中する部分が太くなるように、高圧電位の配線２の幅を該角付近において広くしている。このため、各パッド８からの負荷電流が集中する高圧電源のパッド４への配線抵抗を低減させることができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
また、半導体チップ１内における複数の出力回路セル１６Ａの両側に配置された基準電位のパッド５及び高圧電源のパッド４には、パッケージからワイヤーボンディングされるので、基準電位のパッド５及び高圧電源のパッド４の電位は安定している。このため、基準電位の配線３ａ及び高圧電位の配線２の配線インピーダンスを低減することができ、各チャンネルの出力が大電流になる場合においても、それぞれの出力回路セル１６Ａの基準電位及び高圧電位が安定し、均一な出力特性及びＥＳＤ破壊耐量を得ることができる。
一方、低耐圧制御部６における長さ方向の一方の端部側には、入力制御パッド９が配置されていると共に、他方の端部側には、基準電位のパッド５が配置されている。さらに、低耐圧制御部６の上には、入力制御パッド９側を除く三方向が囲まれるように基準電位の配線３ｂが形成されている。基準電位の配線３ｂは、パッド８から入り込む外部ノイズが出力回路セル１６Ａを介して低耐圧制御部６に伝達することを防止するシールドとしての役割を有している。このため、低耐圧制御部６からのプリドライバ１３に入力される信号が安定化され、出力特性が均一化する。なお、低耐圧制御部６は、半導体チップ１の角部付近における出力回路セル１６Ａが階段状にずれて配置されることに伴って、当該角部に対応する四隅において同様に階段状に形成されている。
また、上述したように、半導体チップ１における左右方向のチップ面積の増大がほとんど無いので、低耐圧制御部６からの制御信号を均一な配線長のバス配線７を用いてプリドライバ１３に伝達させることができる。このため、本実施形態では、プリドライバ１３と低耐圧制御部６とを接続するバス配線７の長さをほぼ均一にしている。したがって、遅延時間を均一にでき、各出力チャネル間に発生する遅延時間の違いによって出力特性がアンバランスになることを回避することができる。
（第２の実施形態）
図８は、本発明の第２の実施形態における多チャンネル半導体集積回路のレイアウトを示す平面図であって、具体的には、上述した図２に示したＩＧＢＴドライバ４６を含む出力回路２５ｂを備えた多チャンネル半導体集積回路を例にして説明する。
図８に示すように、半導体チップ１の上には、中央部に入力制御回路等による出力タイミング制御を行なう低耐圧制御部６が配置されていると共に、該低耐圧制御部６を介して対向するように、各々が図２に示した出力回路２５ｂを構成する複数の出力回路セル１６Ｂがチップ辺に沿って配置されており、低耐圧制御部６と出力回路セル１６Ｂの各々とはバス配線７によって接続されている。また、複数の出力回路セル１６Ｂの両端には、高圧電源のパッド４及び基準電位のパッド５が配置されている。
出力回路セル１６Ｂは、各々が一直線上に配置され、パッド８、ハイサイドトランジスタ２８、ローサイドトランジスタ２９、ハイサイド回生ダイオード３０、ローサイド回生ダイオード３１、レベルシフト回路１２、及びプリドライバ１３によって構成されており、パッド８を中心に低耐圧制御部６側に向かって、ローサイド回生ダイオード３１、ローサイドトランジスタ２９、ハイサイドトランジスタ２８及びゲート保護回路３４、レベルシフト回路１２、並びにプリドライバ１３が順に配置され、その反対側には、ハイサイド回生ダイオード３０が配置されている。なお、低耐圧制御部６からのタイミング制御信号はバス配線７を通してプリドライバ１３へ伝達される。また、出力回路セル１６Ｂ内の各構成要素は、図９（ａ）及び（ｂ）に示すように、２層配線１４又は１層配線１５によって接続されている。なお、図９（ｂ）上、２１は、スルーホールであり、４１は、コンタクトであり、３５は、ハイサイドトランジスタ２８のエミッタ領域であり、３６は、ハイサイドトランジスタ２８のコレクタ領域であり、３７は、ローサイドトランジスタ２９のエミッタ領域であり、３８は、ローサイドトランジスタ２９のコレクタ領域であり、３９は、ローサイド回生ダイオード３１及び、ハイサイド回生ダイオード３０のカソード領域であり、４０は、ローサイド回生ダイオード３１及び、ハイサイド回生ダイオード３０のアノード領域である。
このように、ＥＳＤ耐量向上を考慮してＥＳＤ保護素子も兼ねるハイサイド回生ダイオード３０とローサイド回生ダイオード３１とをパッド８を介して配置することにより、ＥＳＤ保護の効果を高めることができる。また、レベルシフト回路１２とプリドライバ１３とを、セル幅が一番大きいローサイドトランジスタ２９のセル幅内に収まるように設計していることにより、高集積化を実現することができる。
また、複数の出力回路セル１６Ｂのうち、半導体チップ１のチップ辺における端部近傍（半導体チップ１の角部）に位置する一以上の出力回路セル（図８上では４つの出力回路セル）は、該チップ辺における中央部から端部へ近付くにつれて該チップ辺から離れる方向へ階段状にずれるように配置されている。一方、複数の出力回路セル１６Ｂのうち、半導体チップ１のチップ辺における中央部に位置する一以上の出力回路セル（図８上では角部の４つの出力回路セル以外のスタンダードセル）は、該チップ辺に沿ってずれることなく平坦に配置されている。
すなわち、図１０に示す本実施形態における多チャンネル半導体集積回路のワイヤボンディング状態の拡大図に示すように、各パッド８とインナーリード１７とを接続するボンディングワイヤ１８同士が互いに接触することがないように、出力回路セル１６Ｂに含まれるパッド８を、半導体チップ１の角部付近では上述するように階段上にずらして配置すると共に、それ以外ではずらすことなく平坦に配置している。
このようなレイアウトにより、組み立て上の信頼性の向上を実現することができる。つまり、配置する出力回路セル１６Ｂの数が増加した場合や、インナーリード１７が増加した場合であっても、ボンディングワイヤ１８同士が接触することを防止し、組み立て上の信頼性を向上させることができる。さらに、出力回路セル間に疎密を設けてパッドを配置する従来例に比べて（例えば図２９参照）、無駄な空きスペースによるチップ面積の左右方向（例えば図５の紙面に向かって左右方向）の増大を抑制し、半導体チップ１上のスペースを有効に利用できるので、半導体集積回路の集積度の向上を実現することができる。
また、出力回路セル１６Ｂ内のローサイドトランジスタ２９及びローサイド回生ダイオード３１上には、基準電位の配線３ａが形成されており、該配線３ａは、複数の出力回路セル１６Ｂの両側に配置された基準電位のパッド５に接続されている。
同様に、出力回路セル１６Ｂ内のハイサイドトランジスタ２８及びハイサイド回生ダイオード３０上には、高圧電位の配線２ｂが形成されており、該高圧電位の配線２ｂは、複数の出力回路セル１６Ｂの両側に配置された高圧電源のパッド４に接続されている。ここで、上述した通り、複数の出力回路セル１６Ｂは、半導体チップ１の角部付近において階段状に配置しているので、このレイアウトを利用して、パッド８からの負荷電流が集中する部分が太くなるように、高圧電位の配線２ｂの幅を該角付近において広くしている。このため、各パッド８からの負荷電流が集中する高圧電源のパッド４への配線抵抗を低減させることができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
また、半導体チップ１内における複数の出力回路セル１６Ｂの両側に配置された基準電位のパッド５及び高圧電源のパッド４には、パッケージからワイヤーボンディングされるので、基準電位のパッド５及び高圧電源のパッド４の電位は安定している。このため、基準電位の配線３ａ及び高圧電位の配線２ｂの配線インピーダンスを低減することができ、各チャンネルの出力が大電流になる場合においても、それぞれの出力回路セル１６Ｂの基準電位及び高圧電位が安定し、均一な出力特性及びＥＳＤ破壊耐量を得ることができる。
一方、低耐圧制御部６における長さ方向の一方の端部側には、入力制御パッド９が配置されていると共に、他方の端部側には、基準電位のパッド５が配置されている。さらに、低耐圧制御部６の上には、入力制御パッド９側を除く三方向が囲まれるように基準電位の配線３ｂが形成されている。基準電位の配線３ｂは、パッド８から入り込む外部ノイズが出力回路セル１６Ｂを介して低耐圧制御部６に伝達することを防止するシールドとしての役割を有している。このため、低耐圧制御部６からのプリドライバ１３に入力される信号が安定化され、出力特性が均一化する。なお、低耐圧制御部６は、半導体チップ１の角部付近における出力回路セル１６Ｂが階段状にずれて配置されることに伴って、当該角部に対応する四隅において同様に階段状に形成されている。
また、上述したように、半導体チップ１における左右方向のチップ面積の増大がほとんど無いので、低耐圧制御部６からの制御信号を均一な配線長のバス配線７を用いてプリドライバ１３に伝達させることができる。このため、本実施形態では、プリドライバ１３と低耐圧制御部６とを接続するバス配線７の長さをほぼ均一にしている。したがって、遅延時間を均一にでき、各出力チャネル間に発生する遅延時間の違いによって出力特性がアンバランスになることを回避することができる。
（第３の実施形態）
図１１は、本発明の第３の実施形態における多チャンネル半導体集積回路のレイアウトを示す平面図であって、具体的には、上述した図３に示したハイサイドレスＭＯＳドライバ４７を含む出力回路２５ｃを備えた多チャンネル半導体集積回路を例にして説明する。
図１１に示すように、半導体チップ１の上には、中央部に入力制御回路等による出力タイミング制御を行なう低耐圧制御部６が配置されていると共に、該低耐圧制御部６を介して対向するように、各々が図３に示した出力回路２５ｃを構成する複数の出力回路セル１６Ｃがチップ辺に沿って配置されており、低耐圧制御部６と出力回路セル１６Ｃの各々とはバス配線７によって接続されている。また、複数の出力回路セル１６Ｃの両端には、高圧電源のパッド４及び基準電位のパッド５が配置されている。
出力回路セル１６Ｃは、各々が一直線上に配置され、パッド８、ローサイドトランジスタ１１、プリドライバ４４、及びＥＳＤ保護素子４３によって構成されており、パッド８を中心に低耐圧制御部６側に向かって、ローサイドトランジスタ１１及びプリドライバ４４が順に配置され、その反対側には、ＥＳＤ保護素子４３が配置されている。なお、低耐圧制御部６からのタイミング制御信号はバス配線７を通してプリドライバ４４へ伝達される。また、出力回路セル１６Ｃ内の各構成要素は、図１２（ａ）及び（ｂ）に示すように、２層配線１４によって接続されている。なお、図１２（ｂ）上、２１は、スルーホールであり、２２は、ローサイドトランジスタ１１のドレイン領域であり、２３は、ローサイドトランジスタ１１のソース領域であり、３９は、ＥＳＤ保護素子４３のカソード領域であり、４０は、ＥＳＤ保護素子４３のアノード領域である。
このように、ＥＳＤ保護素子４３とＥＳＤ耐量向上を考慮してＥＳＤ保護素子も兼ねるバックゲート−ドレイン間寄生ダイオード２７を構成するローサイドトランジスタ１１とをパッド８を介して配置することにより、ＥＳＤ保護の効果を高めることができる。また、プリドライバ４４を、セル幅が一番大きいローサイドトランジスタ１１のセル幅内に収まるように設計していることにより、高集積化を実現することができる。
また、複数の出力回路セル１６Ｃのうち、半導体チップ１のチップ辺における端部近傍（半導体チップ１の角部）に位置する一以上の出力回路セル１６Ｃ（図１１上では４つの出力回路セル）は、該チップ辺における中央部から端部へ近付くにつれて該チップ辺から離れる方向へ階段状にずれるように配置されている。一方、複数の出力回路セル１６Ｃのうち、半導体チップ１のチップ辺における中央部に位置する一以上の出力回路セル（図１１上では角部の４つの出力回路セル以外のスタンダードセル）は、該チップ辺に沿ってずれることなく平坦に配置されている。
すなわち、図１３に示す本実施形態における多チャンネル半導体集積回路のワイヤボンディング状態の拡大図に示すように、各パッド８とインナーリード１７とを接続するボンディングワイヤ１８同士が互いに接触することがないように、出力回路セル１６Ｃに含まれるパッド８を、半導体チップ１の角部付近では上述するように階段上にずらして配置すると共に、それ以外ではずらすことなく平坦に配置している。
このようなレイアウトにより、組み立て上の信頼性の向上を実現することができる。つまり、配置する出力回路セル１６Ｃの数が増加した場合や、インナーリード１７が増加した場合であっても、ボンディングワイヤ１８同士が接触することを防止し、組み立て上の信頼性を向上させることができる。さらに、出力回路セル間に疎密を設けてパッドを配置する従来例に比べて（例えば図２９参照）、無駄な空きスペースによるチップ面積の左右方向（例えば図５の紙面に向かって左右方向）の増大を抑制し、半導体チップ１上のスペースを有効に利用できるので、半導体集積回路の集積度の向上を実現することができる。
また、出力回路セル１６Ｃ内のローサイドトランジスタ１１上には、基準電位の配線３ａが形成されており、該配線３ａは、複数の出力回路セル１６Ｃの両側に配置された基準電位のパッド５に接続されている。
同様に、出力回路セル１６Ｃ内のＥＳＤ保護素子４３上には、高圧電位の配線２が形成されており、該高圧電位の配線２は、複数の出力回路セル１６Ｃの両側に配置された高圧電源のパッド４に接続されている。ここで、上述した通り、複数の出力回路セル１６Ｃは、半導体チップ１の角部付近において階段状に配置しているので、このレイアウトを利用して、パッド８からの負荷電流が集中する部分が太くなるように、高圧電位の配線２の幅を該角付近において広くしている。このため、各パッド８からの負荷電流が集中する高圧電源のパッド４への配線抵抗を低減させることができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
また、半導体チップ１内における複数の出力回路セル１６Ｃの両側に配置された基準電位のパッド５及び高圧電源のパッド４には、パッケージからワイヤーボンディングされるので、基準電位のパッド５及び高圧電源のパッド４の電位は安定している。このため、基準電位の配線３ａ及び高圧電位の配線２ｂの配線インピーダンスを低減することができ、各チャンネルの出力が大電流になる場合においても、それぞれの出力回路セル１６Ｃの基準電位及び高圧電位が安定し、均一な出力特性及びＥＳＤ破壊耐量を得ることができる。
一方、低耐圧制御部６における長さ方向の一方の端部側には、入力制御パッド９が配置されていると共に、他方の端部側には、基準電位のパッド５が配置されている。さらに、低耐圧制御部６の上には、入力制御パッド９側を除く三方向が囲まれるように基準電位の配線３ｂが形成されている。基準電位の配線３ｂは、パッド８から入り込む外部ノイズが出力回路セル１６Ｃを介して低耐圧制御部６に伝達することを防止するシールドとしての役割を有している。このため、低耐圧制御部６からのプリドライバ４４に入力される信号が安定化され、出力特性が均一化する。なお、低耐圧制御部６は、半導体チップ１の角部付近における出力回路セル１６Ｃが階段状にずれて配置されることに伴って、当該角部に対応する四隅において同様に階段状に形成されている。
また、上述したように、半導体チップ１における左右方向のチップ面積の増大がほとんど無いので、低耐圧制御部６からの制御信号を均一な配線長のバス配線７を用いてプリドライバ４４に伝達させることができる。このため、本実施形態では、プリドライバ４４と低耐圧制御部６とを接続するバス配線７の長さをほぼ均一にしている。したがって、遅延時間を均一にでき、各出力チャネル間に発生する遅延時間の違いによって出力特性がアンバランスになることを回避することができる。
（第４の実施形態）
図１４は、本発明の第４の実施形態における多チャンネル半導体集積回路のレイアウトを示す平面図であって、具体的には、上述した図４に示したハイサイドレスＩＧＢＴドライバ４８を含む出力回路２５ｄを備えた多チャンネル半導体集積回路を例にして説明する。
図１４に示すように、半導体チップ１の上には、中央部に入力制御回路等による出力タイミング制御を行なう低耐圧制御部６が配置されていると共に、該低耐圧制御部６を介して対向するように、各々が図４に示した出力回路２５ｄを構成する複数の出力回路セル１６Ｄがチップ辺に沿って配置されており、低耐圧制御部６と出力回路セル１６Ｄの各々とはバス配線７によって接続されている。また、複数の出力回路セル１６Ｄの両端には、高圧電源のパッド４及び基準電位のパッド５が配置されている。
出力回路セル１６Ｄは、各々が一直線上に配置され、パッド８、ローサイドトランジスタ２９、ローサイド回生ダイオード３１、プリドライバ４４、及びＥＳＤ保護素子４３によって構成されており、パッド８を中心に低耐圧制御部６側に向かって、ローサイド回生ダイオード３１、ローサイドトランジスタ２９、及びプリドライバ４４が順に配置され、その反対側には、ＥＳＤ保護素子４３が配置されている。なお、低耐圧制御部６からのタイミング制御信号はバス配線７を通してプリドライバ４４へ伝達される。また、出力回路セル１６Ｄ内の各構成要素は、図１５（ａ）及び（ｂ）に示すように、２層配線１４又は１層配線によって接続されている。なお、図１５（ｂ）上、２１は、スルーホールであり、４１は、コンタクトであり、３７は、ローサイドトランジスタ２９のエミッタ領域であり、３８は、ローサイドトランジスタ２９のコレクタ領域であり、３９は、ローサイドダイオード３１及び、ＥＳＤ保護素子４３のカソード領域であり、４０は、ローサイドダイオード３１及び、ＥＳＤ保護素子４３のアノード領域である。
このように、ＥＳＤ保護素子４３とＥＳＤ耐量向上を考慮してＥＳＤ保護素子も兼ねるローサイド回生ダイオード３１とをパッド８を介して配置することにより、ＥＳＤ保護の効果を高めることができる。また、プリドライバ４４を、セル幅が一番大きいローサイドトランジスタ２９のセル幅内に収まるように設計していることにより、高集積化を実現することができる。
また、複数の出力回路セル１６Ｄのうち、半導体チップ１のチップ辺における端部近傍（半導体チップ１の角部）に位置する一以上の出力回路セル１６Ｄ（図１４上では４つの出力回路セル）は、該チップ辺における中央部から端部へ近付くにつれて該チップ辺から離れる方向へ階段状にずれるように配置されている。一方、複数の出力回路セル１６Ｄのうち、半導体チップ１のチップ辺における中央部に位置する一以上の出力回路セル（図１４上では角部の４つの出力回路セル以外のスタンダードセル）は、該チップ辺に沿ってずれることなく平坦に配置されている。
すなわち、図１６に示す本実施形態における多チャンネル半導体集積回路のワイヤボンディング状態の拡大図に示すように、各パッド８とインナーリード１７とを接続するボンディングワイヤ１８同士が互いに接触することがないように、出力回路セル１６Ｄに含まれるパッド８を、半導体チップ１の角部付近では上述するように階段上にずらして配置すると共に、それ以外ではずらすことなく平坦に配置している。
このようなレイアウトにより、組み立て上の信頼性の向上を実現することができる。つまり、配置する出力回路セル１６Ｄの数が増加した場合や、インナーリード１７が増加した場合であっても、ボンディングワイヤ１８同士が接触することを防止し、組み立て上の信頼性を向上させることができる。さらに、出力回路セル間に疎密を設けてパッドを配置する従来例に比べて（例えば図２９参照）、無駄な空きスペースによるチップ面積の左右方向（例えば図５の紙面に向かって左右方向）の増大を抑制し、半導体チップ１上のスペースを有効に利用できるので、半導体集積回路の集積度の向上を実現することができる。
また、出力回路セル１６Ｄ内のローサイドトランジスタ２９上には、基準電位の配線３ａが形成されており、該配線３ａは、複数の出力回路セル１６Ｄの両側に配置された基準電位のパッド５に接続されている。
同様に、出力回路セル１６Ｄ内のＥＳＤ保護素子４３上には、高圧電位の配線２が形成されており、該高圧電位の配線２は、複数の出力回路セル１６Ｄの両側に配置された高圧電源のパッド４に接続されている。ここで、上述した通り、複数の出力回路セル１６Ｄは、半導体チップ１の角部付近において階段状に配置しているので、このレイアウトを利用して、パッド８からの負荷電流が集中する部分が太くなるように、高圧電位の配線２の幅を該角付近において広くしている。このため、各パッド８からの負荷電流が集中する高圧電源のパッド４への配線抵抗を低減させることができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
また、半導体チップ１内における複数の出力回路セル１６Ｄの両側に配置された基準電位のパッド５及び高圧電源のパッド４には、パッケージからワイヤーボンディングされるので、基準電位のパッド５及び高圧電源のパッド４の電位は安定している。このため、基準電位の配線３ａ及び高圧電位の配線２ｂの配線インピーダンスを低減することができ、各チャンネルの出力が大電流になる場合においても、それぞれの出力回路セル１６Ｄの基準電位及び高圧電位が安定し、均一な出力特性及びＥＳＤ破壊耐量を得ることができる。
一方、低耐圧制御部６における長さ方向の一方の端部側には、入力制御パッド９が配置されていると共に、他方の端部側には、基準電位のパッド５が配置されている。さらに、低耐圧制御部６の上には、入力制御パッド９側を除く三方向が囲まれるように基準電位の配線３ｂが形成されている。基準電位の配線３ｂは、パッド８から入り込む外部ノイズが出力回路セル１６Ｄを介して低耐圧制御部６に伝達することを防止するシールドとしての役割を有している。このため、低耐圧制御部６からのプリドライバ４４に入力される信号が安定化され、出力特性が均一化する。なお、低耐圧制御部６は、半導体チップ１の角部付近における出力回路セル１６Ｄが階段状にずれて配置されることに伴って、当該角部に対応する四隅において同様に階段状に形成されている。
また、上述したように、半導体チップ１における左右方向のチップ面積の増大がほとんど無いので、低耐圧制御部６からの制御信号を均一な配線長のバス配線７を用いてプリドライバ４４に伝達させることができる。このため、本実施形態では、プリドライバ４４と低耐圧制御部６とを接続するバス配線７の長さをほぼ均一にしている。したがって、遅延時間を均一にでき、各出力チャネル間に発生する遅延時間の違いによって出力特性がアンバランスになることを回避することができる。
（第５の実施形態）
図１７は、本発明の第５の実施形態における多チャンネル半導体集積回路のレイアウトを示す平面図であって、具体的には、上述した図１に示したＭＯＳドライバ４５を含む出力回路２５ａを備えた多チャンネル半導体集積回路を例にして説明する。
図１７に示すように、半導体チップ１の上には、中央部に入力制御回路等による出力タイミング制御を行なう低耐圧制御部６が配置されていると共に、該低耐圧制御部６を介して対向するように、各々が図１に示した出力回路２５ａを構成する複数の出力回路セル１６Ａがチップ辺に沿って配置されており、低耐圧制御部６と出力回路セル１６Ａの各々とはバス配線７によって接続されている。また、複数の出力回路セル１６Ａの両端には、高圧電源のパッド４及び基準電位のパッド５が配置されている。
出力回路セル１６Ａは、各々が一直線上に配置され、パッド８、ハイサイドトランジスタ１０、ローサイドトランジスタ１１、レベルシフト回路１２、及びプリドライバ１３によって構成されており、パッド８を中心に低耐圧制御部６側に向かって、ローサイドトランジスタ１１、レベルシフト回路１２、及びプリドライバ１３が順に配置され、その反対側には、ハイサイドトランジスタ１０が配置されている。なお、低耐圧制御部６からのタイミング制御信号はバス配線７を通してプリドライバ１３へ伝達される。また、出力回路セル１６Ａの具体的な構成は、前述した図６（ａ）及び（ｂ）に示した通りである。
このように、ＥＳＤ耐量向上を考慮してＥＳＤ保護素子も兼ねるバックゲート−ドレイン間寄生ダイオード２６を構成するハイサイドトランジスタ１０とバックゲート−ドレイン間寄生ダイオード２７を構成するローサイドトランジスタ１１とをパッド８を介して配置することにより、ＥＳＤ保護の効果を高めることができる。また、レベルシフト回路１２とプリドライバ１３とを、セル幅が一番大きいローサイドトランジスタ１１のセル幅内に収まるように設計していることにより、高集積化を実現することができる。
また、複数の出力回路セル１６Ａの各々は、半導体チップ１のチップ辺における中央部から端部へ近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置されている。
すなわち、図１８に示す本実施形態における多チャンネル半導体集積回路のワイヤボンディング状態の拡大図に示すように、各パッド８とインナーリード１７とを接続するボンディングワイヤ１８同士が互いに接触することがないように、チップ辺の中央部から端部へ近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置している。
このようなレイアウトにより、組み立て上の信頼性の向上を実現することができる。つまり、配置する出力回路セル１６Ａの数が増加した場合や、インナーリード１７が増加した場合であっても、ボンディングワイヤ１８同士が接触することを防止し、組み立て上の信頼性を向上させることができる。さらに、出力回路セル間に疎密を設けてパッドを配置する従来例に比べて（例えば図２９参照）、無駄な空きスペースによるチップ面積の左右方向（例えば図５の紙面に向かって左右方向）の増大を抑制し、半導体チップ１上のスペースを有効に利用できるので、半導体集積回路の集積度の向上を実現することができる。
また、出力回路セル１６Ａ内のローサイドトランジスタ１１上には、基準電位の配線３ａが形成されており、該配線３は、複数の出力回路セル１６Ａの両側に配置された基準電位のパッド５に接続されている。
同様に、出力回路セル１６Ａ内のハイサイドトランジスタ１０上には、高圧電位の配線２が形成されており、該高圧電位の配線２は、複数の出力回路セル１６Ａの両側に配置された高圧電源のパッド４に接続されている。ここで、上述した通り、複数の出力回路セル１６Ａは、半導体チップ１のチップ辺の中央部から端部に近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置されているので、このレイアウトを利用して、パッド８からの負荷電流がより集中する部分が太くなるように、高圧電位の配線２の幅を当該配線２の中央部から端部に近付くにつれて広くしている。このため、配線２の中央部から高圧電源のパッド４までの配線抵抗を均一化することができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
また、半導体チップ１内における複数の出力回路セル１６Ａの両側に配置された基準電位のパッド５及び高圧電源のパッド４には、パッケージからワイヤーボンディングされるので、基準電位のパッド５及び高圧電源のパッド４の電位は安定している。このため、基準電位の配線３ａ及び高圧電位の配線２の配線インピーダンスを低減することができ、各チャンネルの出力が大電流になる場合においても、それぞれの出力回路セル１６Ａの基準電位及び高圧電位が安定し、均一な出力特性及びＥＳＤ破壊耐量を得ることができる。
一方、低耐圧制御部６における長さ方向の一方の端部側には、入力制御パッド９が配置されていると共に、他方の端部側には、基準電位のパッド５が配置されている。さらに、低耐圧制御部６の上には、入力制御パッド９側を除く三方向が囲まれるように基準電位の配線３ｂが形成されている。基準電位の配線３ｂは、パッド８から入り込む外部ノイズが出力回路セル１６Ａを介して低耐圧制御部６に伝達することを防止するシールドとしての役割を有している。このため、低耐圧制御部６からのプリドライバ１３に入力される信号が安定化され、出力特性が均一化する。なお、低耐圧制御部６は、半導体チップ１のチップ辺の中央部から端部に近付くにつれて出力回路セル１６Ａがチップ辺から離れる方向へ階段状にずれて配置されることに伴って、同様に、チップ辺の中央部から端部に向かってチップ辺から離れる方向へ傾斜状にずれるように形成されている。
また、上述したように、半導体チップ１における左右方向のチップ面積の増大がほとんど無いので、低耐圧制御部６からの制御信号を均一な配線長のバス配線７を用いてプリドライバ１３に伝達させることができる。このため、本実施形態では、プリドライバ１３と低耐圧制御部６とを接続するバス配線７の長さをほぼ均一にしている。したがって、遅延時間を均一にでき、各出力チャネル間に発生する遅延時間の違いによって出力特性がアンバランスになることを回避することができる。
−−変形例−−
図１９は、本発明の第５の実施形態に係る半導体集積回路の変形例のレイアウトを示す平面図である。
図１９に示すように、本実施形態に係る半導体集積回路の変形例では、出力回路セル１６Ａ内のローサイドトランジスタ１１上に形成された基準電位の配線３ａＡの形状に特徴を有している。具体的には、基準電位の配線３ａＡの幅が、高圧電位の配線２と同様に、パッド８からの負荷電流がより集中する部分が太くなるように、配線３ａＡの中央部から端部へ近付くにつれて広くなっている。このようにすると、配線３ａＡの中央部から基準電位のパッド５までの配線抵抗も均一化することができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
なお、図１９では、高圧電位の配線２に加えて、基準電位の配線３ａＡの幅についても、中央部から端部へ近付くにつれて広くする形態について説明しているが、高圧電位の配線２の配線幅は一定で、基準電位の配線３ａＡの配線幅のみを上記した形状にする形態であっても構わない。
（第６の実施形態）
図２０は、本発明の第６の実施形態における多チャンネル半導体集積回路のレイアウトを示す平面図であって、具体的には、上述した図２に示したＩＧＢＴドライバ４６を含む出力回路２５ｂを備えた多チャンネル半導体集積回路を例にして説明する。
図２０に示すように、半導体チップ１の上には、中央部に入力制御回路等による出力タイミング制御を行なう低耐圧制御部６が配置されていると共に、該低耐圧制御部６を介して対向するように、各々が図２に示した出力回路２５ｂを構成する複数の出力回路セル１６Ｂがチップ辺に沿って配置されており、低耐圧制御部６と出力回路セル１６Ｂの各々とはバス配線７によって接続されている。また、複数の出力回路セル１６Ｂの両端には、高圧電源のパッド４及び基準電位のパッド５が配置されている。
出力回路セル１６Ｂは、各々が一直線上に配置され、パッド８、ハイサイドトランジスタ２８、ローサイドトランジスタ２９、ハイサイド回生ダイオード３０、ローサイド回生ダイオード３１、レベルシフト回路１２、及びプリドライバ１３によって構成されており、パッド８を中心に低耐圧制御部６側に向かって、ローサイド回生ダイオード３１、ローサイドトランジスタ２９、ハイサイドトランジスタ２８及びゲート保護回路３４、レベルシフト回路１２、並びにプリドライバ１３が順に配置され、その反対側には、ハイサイド回生ダイオード３０が配置されている。なお、低耐圧制御部６からのタイミング制御信号はバス配線７を通してプリドライバ１３へ伝達される。また、出力回路セル１６Ｂの具体的な構成は、前述した図９（ａ）及び（ｂ）に示した通りである。
このように、ＥＳＤ耐量向上を考慮してＥＳＤ保護素子も兼ねるハイサイド回生ダイオード３０とローサイド回生ダイオード３１とをパッド８を介して配置することにより、ＥＳＤ保護の効果を高めることができる。また、レベルシフト回路１２とプリドライバ１３とを、セル幅が一番大きいローサイドトランジスタ２９のセル幅内に収まるように設計していることにより、高集積化を実現することができる。
また、複数の出力回路セル１６Ｂの各々は、半導体チップ１のチップ辺における中央部から端部へ近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置されている。
すなわち、図２１に示す本実施形態における多チャンネル半導体集積回路のワイヤボンディング状態の拡大図に示すように、各パッド８とインナーリード１７とを接続するボンディングワイヤ１８同士が互いに接触することがないように、チップ辺の中央部から端部へ近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置している。
このようなレイアウトにより、組み立て上の信頼性の向上を実現することができる。つまり、配置する出力回路セル１６Ｂの数が増加した場合や、インナーリード１７が増加した場合であっても、ボンディングワイヤ１８同士が接触することを防止し、組み立て上の信頼性を向上させることができる。さらに、出力回路セル間に疎密を設けてパッドを配置する従来例に比べて（例えば図２９参照）、無駄な空きスペースによるチップ面積の左右方向（例えば図５の紙面に向かって左右方向）の増大を抑制し、半導体チップ１上のスペースを有効に利用できるので、半導体集積回路の集積度の向上を実現することができる。
また、出力回路セル１６Ｂ内のローサイドトランジスタ２９及びローサイド回生ダイオード３１上には、基準電位の配線３ａが形成されており、該配線３ａは、複数の出力回路セル１６Ｂの両側に配置された基準電位のパッド５に接続されている。
同様に、出力回路セル１６Ｂ内のハイサイドトランジスタ２８及びハイサイド回生ダイオード３０上には、高圧電位の配線２ｂが形成されており、該高圧電位の配線２ｂは、複数の出力回路セル１６Ｂの両側に配置された高圧電源のパッド４に接続されている。ここで、上述した通り、複数の出力回路セル１６Ｂは、半導体チップ１のチップ辺の中央部から端部に近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置されているので、このレイアウトを利用して、パッド８からの負荷電流がより集中する部分が太くなるように、高圧電位の配線２ｂの幅を当該配線２ｂの中央部から端部に近付くにつれて広くしている。このため、配線２ｂの中央部から高圧電源のパッド４までの配線抵抗を均一化することができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
また、半導体チップ１内における複数の出力回路セル１６Ｂの両側に配置された基準電位のパッド５及び高圧電源のパッド４には、パッケージからワイヤーボンディングされるので、基準電位のパッド５及び高圧電源のパッド４の電位は安定している。このため、基準電位の配線３ａ及び高圧電位の配線２ｂの配線インピーダンスを低減することができ、各チャンネルの出力が大電流になる場合においても、それぞれの出力回路セル１６Ｂの基準電位及び高圧電位が安定し、均一な出力特性及びＥＳＤ破壊耐量を得ることができる。
一方、低耐圧制御部６における長さ方向の一方の端部側には、入力制御パッド９が配置されていると共に、他方の端部側には、基準電位のパッド５が配置されている。さらに、低耐圧制御部６の上には、入力制御パッド９側を除く三方向が囲まれるように基準電位の配線３ｂが形成されている。基準電位の配線３ｂは、パッド８から入り込む外部ノイズが出力回路セル１６Ｂを介して低耐圧制御部６に伝達することを防止するシールドとしての役割を有している。このため、低耐圧制御部６からのプリドライバ１３に入力される信号が安定化され、出力特性が均一化する。なお、低耐圧制御部６は、半導体チップ１のチップ辺の中央部から端部に近付くにつれて出力回路セル１６Ｂがチップ辺から離れる方向へ階段状にずれて配置されることに伴って、同様に、チップ辺の中央部から端部に向かってチップ辺から離れる方向へ傾斜状にずれるように形成されている。
また、上述したように、半導体チップ１における左右方向のチップ面積の増大がほとんど無いので、低耐圧制御部６からの制御信号を均一な配線長のバス配線７を用いてプリドライバ１３に伝達させることができる。このため、本実施形態では、プリドライバ１３と低耐圧制御部６とを接続するバス配線７の長さをほぼ均一にしている。したがって、遅延時間を均一にでき、各出力チャネル間に発生する遅延時間の違いによって出力特性がアンバランスになることを回避することができる。
−−変形例−−
図２２は、本発明の第６の実施形態に係る半導体集積回路の変形例のレイアウトを示す平面図である。
図２２に示すように、本実施形態に係る半導体集積回路の変形例では、出力回路セル１６Ｂ内のローサイドトランジスタ２９及びローサイド回生ダイオード３１上に形成された基準電位の配線３ａＢの形状に特徴を有している。具体的には、基準電位の配線３ａＢの幅が、高圧電位の配線２ｂと同様に、パッド８からの負荷電流がより集中する部分が太くなるように、配線３ａＢの中央部から端部へ近付くにつれて広くなっている。このようにすると、配線３ａＢの中央部から基準電位のパッド５までの配線抵抗も均一化することができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
なお、図２２では、高圧電位の配線２ｂに加えて、基準電位の配線３ａＢの幅についても、中央部から端部へ近付くにつれて広くする形態について説明しているが、高圧電位の配線２ｂの配線幅は一定で、基準電位の配線３ａＢの配線幅のみを上記した形状にする形態であっても構わない。
（第７の実施形態）
図２３は、本発明の第７の実施形態における多チャンネル半導体集積回路のレイアウトを示す平面図であって、具体的には、上述した図３に示したハイサイドレスＭＯＳドライバ４７を含む出力回路２５ｃを備えた多チャンネル半導体集積回路を例にして説明する。
図２３に示すように、半導体チップ１の上には、中央部に入力制御回路等による出力タイミング制御を行なう低耐圧制御部６が配置されていると共に、該低耐圧制御部６を介して対向するように、各々が図３に示した出力回路２５ｃを構成する複数の出力回路セル１６Ｃがチップ辺に沿って配置されており、低耐圧制御部６と出力回路セル１６Ｃの各々とはバス配線７によって接続されている。また、複数の出力回路セル１６Ｃの両端には、高圧電源のパッド４及び基準電位のパッド５が配置されている。
出力回路セル１６Ｃは、各々が一直線上に配置され、パッド８、ローサイドトランジスタ１１、プリドライバ４４、及びＥＳＤ保護素子４３によって構成されており、パッド８を中心に低耐圧制御部６側に向かって、ローサイドトランジスタ１１及びプリドライバ４４が順に配置され、その反対側には、ＥＳＤ保護素子４３が配置されている。なお、低耐圧制御部６からのタイミング制御信号はバス配線７を通してプリドライバ４４へ伝達される。また、出力回路セル１６Ｃの具体的な構成は、前述した図１２（ａ）及び（ｂ）に示した通りである。
このように、ＥＳＤ保護素子４３とＥＳＤ耐量向上を考慮してＥＳＤ保護素子も兼ねるバックゲート−ドレイン間寄生ダイオード２７を構成するローサイドトランジスタ１１とをパッド８を介して配置することにより、ＥＳＤ保護の効果を高めることができる。また、プリドライバ４４を、セル幅が一番大きいローサイドトランジスタ１１のセル幅内に収まるように設計していることにより、高集積化を実現することができる。
また、複数の出力回路セル１６Ｃの各々は、半導体チップ１のチップ辺における中央部から端部へ近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置されている。
すなわち、図２４に示す本実施形態における多チャンネル半導体集積回路のワイヤボンディング状態の拡大図に示すように、各パッド８とインナーリード１７とを接続するボンディングワイヤ１８同士が互いに接触することがないように、出力回路セル１６Ｃに含まれるパッド８を、チップ辺の中央部から端部へ近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置している。
このようなレイアウトにより、組み立て上の信頼性の向上を実現することができる。つまり、配置する出力回路セル１６Ｃの数が増加した場合や、インナーリード１７が増加した場合であっても、ボンディングワイヤ１８同士が接触することを防止し、組み立て上の信頼性を向上させることができる。さらに、出力回路セル間に疎密を設けてパッドを配置する従来例に比べて（例えば図２９参照）、無駄な空きスペースによるチップ面積の左右方向（例えば図５の紙面に向かって左右方向）の増大を抑制し、半導体チップ１上のスペースを有効に利用できるので、半導体集積回路の集積度の向上を実現することができる。
また、出力回路セル１６Ｃ内のローサイドトランジスタ１１上には、基準電位の配線３ａが形成されており、該配線３ａは、複数の出力回路セル１６Ｃの両側に配置された基準電位のパッド５に接続されている。
同様に、出力回路セル１６Ｃ内のＥＳＤ保護素子４３上には、高圧電位の配線２が形成されており、該高圧電位の配線２は、複数の出力回路セル１６Ｃの両側に配置された高圧電源のパッド４に接続されている。ここで、上述した通り、複数の出力回路セル１６Ｃは、半導体チップ１のチップ辺の中央部から端部に近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置されているので、このレイアウトを利用して、パッド８からの負荷電流がより集中する部分が太くなるように、高圧電位の配線２の幅を当該配線２の中央部から端部に近付くにつれて広くしている。このため、配線２の中央部から高圧電源のパッド４までの配線抵抗を均一化することができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
また、半導体チップ１内における複数の出力回路セル１６Ｃの両側に配置された基準電位のパッド５及び高圧電源のパッド４には、パッケージからワイヤーボンディングされるので、基準電位のパッド５及び高圧電源のパッド４の電位は安定している。このため、基準電位の配線３ａ及び高圧電位の配線２ｂの配線インピーダンスを低減することができ、各チャンネルの出力が大電流になる場合においても、それぞれの出力回路セル１６Ｃの基準電位及び高圧電位が安定し、均一な出力特性及びＥＳＤ破壊耐量を得ることができる。
一方、低耐圧制御部６における長さ方向の一方の端部側には、入力制御パッド９が配置されていると共に、他方の端部側には、基準電位のパッド５が配置されている。さらに、低耐圧制御部６の上には、入力制御パッド９側を除く三方向が囲まれるように基準電位の配線３ｂが形成されている。基準電位の配線３ｂは、パッド８から入り込む外部ノイズが出力回路セル１６Ｃを介して低耐圧制御部６に伝達することを防止するシールドとしての役割を有している。このため、低耐圧制御部６からのプリドライバ４４に入力される信号が安定化され、出力特性が均一化する。なお、低耐圧制御部６は、半導体チップ１のチップ辺の中央部から端部に近付くにつれて出力回路セル１６Ｃがチップ辺から離れる方向へ階段状にずれて配置されることに伴って、同様に、チップ辺の中央部から端部に向かってチップ辺から離れる方向へ傾斜状にずれるように形成されている。
また、上述したように、半導体チップ１における左右方向のチップ面積の増大がほとんど無いので、低耐圧制御部６からの制御信号を均一な配線長のバス配線７を用いてプリドライバ４４に伝達させることができる。このため、本実施形態では、プリドライバ４４と低耐圧制御部６とを接続するバス配線７の長さをほぼ均一にしている。したがって、遅延時間を均一にでき、各出力チャネル間に発生する遅延時間の違いによって出力特性がアンバランスになることを回避することができる。
−−変形例−−
図２５は、本発明の第７の実施形態に係る半導体集積回路の変形例のレイアウトを示す平面図である。
図２５に示すように、本実施形態に係る半導体集積回路の変形例では、出力回路セル１６Ｃ内のローサイドトランジスタ１１上に形成された基準電位の配線３ａＣの形状に特徴を有している。具体的には、基準電位の配線３ａＣの幅が、高圧電位の配線２と同様に、パッド８からの負荷電流がより集中する部分が太くなるように、配線３ａＣの中央部から端部へ近付くにつれて広くなっている。このようにすると、配線３ａＣの中央部から基準電位のパッド５までの配線抵抗も均一化することができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
なお、図２５では、高圧電位の配線２に加えて、基準電位の配線３ａＣの幅についても、中央部から端部へ近付くにつれて広くする形態について説明しているが、高圧電位の配線２の配線幅は一定で、基準電位の配線３ａＣの配線幅のみを上記した形状にする形態であっても構わない。
（第８の実施形態）
図２６は、本発明の第８の実施形態における多チャンネル半導体集積回路のレイアウトを示す平面図であって、具体的には、上述した図４に示したハイサイドレスＩＧＢＴドライバ４８を含む出力回路２５ｄを備えた多チャンネル半導体集積回路を例にして説明する。
図２６に示すように、半導体チップ１の上には、中央部に入力制御回路等による出力タイミング制御を行なう低耐圧制御部６が配置されていると共に、該低耐圧制御部６を介して対向するように、各々が図４に示した出力回路２５ｄを構成する複数の出力回路セル１６Ｄがチップ辺に沿って配置されており、低耐圧制御部６と出力回路セル１６Ｄの各々とはバス配線７によって接続されている。また、複数の出力回路セル１６Ｄの両端には、高圧電源のパッド４及び基準電位のパッド５が配置されている。
出力回路セル１６Ｄは、各々が一直線上に配置され、パッド８、ローサイドトランジスタ２９、ローサイド回生ダイオード３１、プリドライバ４４、及びＥＳＤ保護素子４３によって構成されており、パッド８を中心に低耐圧制御部６側に向かって、ローサイド回生ダイオード３１、ローサイドトランジスタ２９、及びプリドライバ４４が順に配置され、その反対側には、ＥＳＤ保護素子４３が配置されている。なお、低耐圧制御部６からのタイミング制御信号はバス配線７を通してプリドライバ４４へ伝達される。また、出力回路セル１６Ｄの具体的な構成は、前述した図１５（ａ）及び（ｂ）に示した通りである。
このように、ＥＳＤ保護素子４３とＥＳＤ耐量向上を考慮してＥＳＤ保護素子も兼ねるローサイド回生ダイオード３１とをパッド８を介して配置することにより、ＥＳＤ保護の効果を高めることができる。また、プリドライバ４４を、セル幅が一番大きいローサイドトランジスタ２９のセル幅内に収まるように設計していることにより、高集積化を実現することができる。
また、複数の出力回路セル１６Ｄの各々は、半導体チップ１のチップ辺における中央部から端部へ近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置されている。
すなわち、図２７に示す本実施形態における多チャンネル半導体集積回路のワイヤボンディング状態の拡大図に示すように、各パッド８とインナーリード１７とを接続するボンディングワイヤ１８同士が互いに接触することがないように、出力回路セル１６Ｄに含まれるパッド８を、チップ辺の中央部から端部へ近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置している。
このようなレイアウトにより、組み立て上の信頼性の向上を実現することができる。つまり、配置する出力回路セル１６Ｄの数が増加した場合や、インナーリード１７が増加した場合であっても、ボンディングワイヤ１８同士が接触することを防止し、組み立て上の信頼性を向上させることができる。さらに、出力回路セル間に疎密を設けてパッドを配置する従来例に比べて（例えば図２９参照）、無駄な空きスペースによるチップ面積の左右方向（例えば図５の紙面に向かって左右方向）の増大を抑制し、半導体チップ１上のスペースを有効に利用できるので、半導体集積回路の集積度の向上を実現することができる。
また、出力回路セル１６Ｄ内のローサイドトランジスタ２９上には、基準電位の配線３ａが形成されており、該配線３ａは、複数の出力回路セル１６Ｄの両側に配置された基準電位のパッド５に接続されている。
同様に、出力回路セル１６Ｄ内のＥＳＤ保護素子４３上には、高圧電位の配線２が形成されており、該高圧電位の配線２は、複数の出力回路セル１６Ｄの両側に配置された高圧電源のパッド４に接続されている。ここで、上述した通り、複数の出力回路セル１６Ｄは、半導体チップ１のチップ辺の中央部から端部に近付くにつれて当該チップ辺から離れる方向へ階段状にずれるように配置されているので、このレイアウトを利用して、パッド８からの負荷電流がより集中する部分が太くなるように、高圧電位の配線２の幅を当該配線２の中央部から端部に近付くにつれて広くしている。このため、配線２の中央部から高圧電源のパッド４までの配線抵抗を均一化することができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
また、半導体チップ１内における複数の出力回路セル１６Ｄの両側に配置された基準電位のパッド５及び高圧電源のパッド４には、パッケージからワイヤーボンディングされるので、基準電位のパッド５及び高圧電源のパッド４の電位は安定している。このため、基準電位の配線３ａ及び高圧電位の配線２ｂの配線インピーダンスを低減することができ、各チャンネルの出力が大電流になる場合においても、それぞれの出力回路セル１６Ｄの基準電位及び高圧電位が安定し、均一な出力特性及びＥＳＤ破壊耐量を得ることができる。
一方、低耐圧制御部６における長さ方向の一方の端部側には、入力制御パッド９が配置されていると共に、他方の端部側には、基準電位のパッド５が配置されている。さらに、低耐圧制御部６の上には、入力制御パッド９側を除く三方向が囲まれるように基準電位の配線３ｂが形成されている。基準電位の配線３ｂは、パッド８から入り込む外部ノイズが出力回路セル１６Ｄを介して低耐圧制御部６に伝達することを防止するシールドとしての役割を有している。このため、低耐圧制御部６からのプリドライバ４４に入力される信号が安定化され、出力特性が均一化する。なお、低耐圧制御部６は、半導体チップ１のチップ辺の中央部から端部に近付くにつれて出力回路セル１６Ｄがチップ辺から離れる方向へ階段状にずれて配置されることに伴って、同様に、チップ辺の中央部から端部に向かってチップ辺から離れる方向へ傾斜状にずれるように形成されている。
また、上述したように、半導体チップ１における左右方向のチップ面積の増大がほとんど無いので、低耐圧制御部６からの制御信号を均一な配線長のバス配線７を用いてプリドライバ４４に伝達させることができる。このため、本実施形態では、プリドライバ４４と低耐圧制御部６とを接続するバス配線７の長さをほぼ均一にしている。したがって、遅延時間を均一にでき、各出力チャネル間に発生する遅延時間の違いによって出力特性がアンバランスになることを回避することができる。
−−変形例−−
図２８は、本発明の第８の実施形態に係る半導体集積回路の変形例のレイアウトを示す平面図である。
図２８に示すように、本実施形態に係る半導体集積回路の変形例では、出力回路セル１６Ｄ内のローサイドトランジスタ２９上に形成された基準電位の配線３ａＤの形状に特徴を有している。具体的には、基準電位の配線３ａＤの幅が、高圧電位の配線２と同様に、パッド８からの負荷電流がより集中する部分が太くなるように、配線３ａＤの中央部から端部へ近付くにつれて広くなっている。このようにすると、配線３ａＤの中央部から基準電位のパッド５までの配線抵抗も均一化することができる。したがって、ＥＳＤ耐量のばらつきを抑制すると共に電圧降下の差による出力間のオン抵抗のばらつきを低減することにより、出力特性の均一化を実現することができる。
なお、図２８では、高圧電位の配線２に加えて、基準電位の配線３ａＤの幅についても、中央部から端部へ近付くにつれて広くする形態について説明しているが、高圧電位の配線２の配線幅は一定で、基準電位の配線３ａＤの配線幅のみを上記した形状にする形態であっても構わない。
なお、以上の各実施形態において「基準電位」との表現を用いて説明し、接地電位以外の電位である場合も含めているが、半導体チップの基板に接続される電位のことであって、通常は接地電位のことを意味する。
本発明は、ＰＤＰなどの容量性負荷を駆動する多チャンネル半導体集積回路に有用である。
本発明の第１の実施形態におけるパッドを有するＭＯＳドライバを含む出力回路の回路構成例を示す図である。 本発明の第２の実施形態におけるパッドを有するＩＧＢＴドライバを含む出力回路の回路構成例を示す図である。 本発明の第３の実施形態におけるパッドを有するハイサイドレスＭＯＳドライバを含む出力回路の回路構成例を示す図である。 本発明の第４の実施形態におけるパッドを有するハイサイドレスＩＧＢＴドライバを含む出力回路の回路構成例を示す図である。 本発明の第１の実施形態に係る半導体集積回路のレイアウトを示す平面図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態における出力回路セルの拡大平面図である。 本発明の第１の実施形態に係る半導体集積回路のワイヤボンディング状態の平面図である。 本発明の第２の実施形態に係る半導体集積回路のレイアウトを示す平面図である。 （ａ）及び（ｂ）は、本発明の第２の実施形態における出力回路セルの拡大平面図である。 本発明の第２の実施形態に係る半導体集積回路のワイヤボンディング状態の平面図である。 本発明の第３の実施形態に係る半導体集積回路のレイアウトを示す平面図である。 （ａ）及び（ｂ）は、本発明の第３の実施形態における出力回路セルの拡大平面図である。 本発明の第３の実施形態に係る半導体集積回路のワイヤボンディング状態の平面図である。 本発明の第４の実施形態に係る半導体集積回路のレイアウトを示す平面図である。 （ａ）及び（ｂ）は、本発明の第４の実施形態における出力回路セルの拡大平面図である。 本発明の第４の実施形態に係る半導体集積回路のワイヤボンディング状態の平面図である。 本発明の第５の実施形態に係る半導体集積回路のレイアウトを示す平面図である。 本発明の第５の実施形態に係る半導体集積回路のワイヤボンディング状態の拡大平面図である。 本発明の第５の実施形態に係る半導体集積回路の変形例のレイアウトを示す平面図である。 本発明の第６の実施形態に係る半導体集積回路のレイアウトを示す平面図である。 本発明の第６の実施形態に係る半導体集積回路のワイヤボンディング状態の図である。 本発明の第６の実施形態に係る半導体集積回路の変形例のレイアウトを示す平面図である。 本発明の第７の実施形態に係る半導体集積回路のレイアウトを示す平面図である。 本発明の第７の実施形態に係る半導体集積回路のワイヤボンディング状態の平面図である。 本発明の第７の実施形態に係る半導体集積回路の変形例のレイアウトを示す平面図である。 本発明の第８の実施形態に係る半導体集積回路のレイアウトを示す平面図である。 本発明の第８の実施形態に係る半導体集積回路のワイヤボンディング状態の平面図である。 本発明の第８の実施形態に係る半導体集積回路の変形例のレイアウトを示す平面図である。 従来の半導体集積回路のワイヤボンディング状態の拡大平面図である。
符号の説明
１ 半導体チップ
２、２ｂ 高圧電位の配線
３ａ、３ａＡ、３ａＢ、３ａＣ、３ａＤ、３ｂ 基準電位の配線
４ 高圧電源のパッド
５ 基準電位のパッド
６ 低耐圧制御部
７ バス配線
８ パッド
９ 入力制御パッド
１０ ハイサイドトランジスタ
１１ ローサイドトランジスタ
１２ レベルシフト回路
１３ プリドライバ
１４ ２層配線
１５ １層配線
１６Ａ〜１６Ｄ 出力回路セル
１７ インナーリード
１８ ボンディングワイヤ
１９ ハイサイドトランジスタのドレイン領域
２０ ハイサイドトランジスタのソース領域
２１ スルーホール
２２ ローサイドトランジスタのドレイン領域
２３ ローサイドトランジスタのソース領域
２４ 入力端子
２５ａ〜２５ｄ 出力回路
２６ バックゲート−ドレイン間寄生ダイオード
２７ バックゲート−ドレイン間寄生ダイオード
２８ ハイサイドトランジスタ
２９ ローサイドトランジスタ
３０ ハイサイド回生ダイオード
３１ ローサイド回生ダイオード
３２ ゲート保護用ダイオード
３３ ゲートオフ用抵抗
３４ ゲート保護回路
３５ ハイサイドトランジスタのエミッタ領域
３６ ハイサイドトランジスタのコレクタ領域
３７ ローサイドトランジスタのエミッタ領域
３８ ローサイドトランジスタのコレクタ領域
３９ ダイオードのカソード領域
４０ ダイオードのアノード領域
４１ コンタクト
４３ ＥＳＤ保護素子
４４ プリドライバ
４５ ＭＯＳドライバ
４６ ＩＧＢＴドライバ
４７ ハイサイドレスＭＯＳドライバ
４８ ハイサイドレスＩＧＢＴドライバ

Claims (39)

  1. 半導体チップ上に、前記半導体チップにおける第１のチップ辺に沿うように形成され、各々がパッドを有する複数の回路セルを備えた半導体集積回路であって、
    前記複数の回路セルのうち、前記第１のチップ辺における少なくとも端部近傍に位置する一以上の回路セルは、前記第１のチップ辺における中央部から端部へ近付くにつれて前記第１のチップ辺から離れる方向へ階段状にずれるように配置されていることを特徴とする半導体集積回路。
  2. 前記複数の回路セルの各々が、前記第１のチップ辺における中央部から端部へ近付くにつれて前記第１のチップ辺から離れる方向へ階段状にずれるように配置されていることを特徴とする請求項１に記載の半導体集積回路。
  3. 前記回路セルは、
    高耐圧ドライバと、
    前記高耐圧ドライバを駆動するプリドライバと、
    前記パッドとを備えていることを特徴とする請求項１に記載の半導体集積回路。
  4. 前記高耐圧ドライバは、
    ハイサイドトランジスタとローサイドトランジスタとを備えており、
    前記プリドライバは、
    前記ハイサイドトランジスタを駆動するレベルシフト回路を含んでいることを特徴とする請求項３に記載の半導体集積回路。
  5. 前記プリドライバ、前記パッド、前記ハイサイドトランジスタ、前記レベルシフト回路、及び、前記ローサイドトランジスタは、一直線上に配置されていることを特徴とする請求項４に記載の半導体集積回路。
  6. 少なくとも前記ハイサイドトランジスタと前記ローサイドトランジスタとは、前記パッドを介して対向するように配置されていることを特徴とする請求項５に記載の半導体集積回路。
  7. 前記半導体チップの中央部に配置された制御部と、
    前記半導体チップにおける前記第１のチップ辺に対向する第２のチップ辺に沿うように配置され、前記複数の回路セルよりなる第１の回路セル列に前記制御部を介して対向する複数の前記の回路セルよりなる第２の回路セル列とをさらに備えていることを特徴とする請求項６に記載の半導体集積回路。
  8. 前記第１の回路セル列及び前記第２の回路セル列の各々の両端に配置され、高圧電位用の第１の電源パッド及び基準電位用の第２の電源パッドと、
    前記第１の回路セル列及び前記第２の回路セル列における各々の前記ハイサイドトランジスタの上に配置され、前記第１の電源パッドと電気的に接続する高圧電位の第１の配線と、
    前記第１の回路セル列及び前記第２の回路セル列における各々の前記ローサイドトランジスタの上に配置され、前記第２の電源パッドと電気的に接続する基準電位の第２の配線とをさらに備えていることを特徴とする請求項７に記載の半導体集積回路。
  9. 前記第１の配線及び前記第２の配線のうちの少なくとも一方は、配線幅が長さ方向に中央部から端部に向かって広がる形状を有していることを特徴とする請求項８に記載の半導体集積回路。
  10. 前記半導体チップの中央部に配置された制御部を取り囲むように配置された基準電位の第３の配線をさらに備えていることを特徴とする請求項７に記載の半導体集積回路。
  11. 前記レベルシフト回路及び前記プリドライバは、前記ローサイドトランジスタのセル幅内に収まるように設計されていることを特徴とする請求項４に記載の半導体集積回路。
  12. 前記制御部と前記第１の回路セル列及び前記第２の回路セル列のうちの少なくとも一方に含まれる前記プリドライバの各々とを接続する複数の第４の配線をさらに備え、
    前記複数の第４の配線の各々は、配線長が均一であることを特徴とする請求項７に記載の半導体集積回路。
  13. 前記高耐圧ドライバは、
    ハイサイドトランジスタと、
    ハイサイド回生ダイオードと、
    ローサイドトランジスタと、
    ローサイド回生ダイオードとを備えていることを特徴とする請求項３に記載の半導体集積回路。
  14. 前記プリドライバ、前記パッド、前記ハイサイドトランジスタ、前記レベルシフト回路、前記ハイサイド回生ダイオード、前記ローサイドトランジスタ、及び、前記ローサイド回生ダイオードは、一直線上に配置されていることを特徴とする請求項１３に記載の半導体集積回路。
  15. 少なくとも前記ハイサイド回生ダイオードと前記ローサイド回生ダイオードとは、前記パッドを介して対向するように配置されていることを特徴とする請求項１４に記載の半導体集積回路。
  16. 前記半導体チップの中央部に配置された制御部と、
    前記半導体チップにおける前記第１のチップ辺に対向する第２のチップ辺に沿うように配置され、前記複数の回路セルよりなる第１の回路セル列に前記制御部を介して対向する複数の前記の回路セルよりなる第２の回路セル列とをさらに備えていることを特徴とする請求項１５に記載の半導体集積回路。
  17. 前記第１の回路セル列及び前記第２の回路セル列の各々の両端に配置され、高圧電位用の第１の電源パッド及び基準電位用の第２の電源パッドと、
    前記第１の回路セル列及び前記第２の回路セル列における各々の前記ハイサイド回生ダイオードの上に配置され、前記第１の電源パッドと電気的に接続する高圧電位の第１の配線と、
    前記第１の回路セル列及び前記第２の回路セル列における各々の前記ローサイドトランジスタの上に配置され、前記第２の電源パッドと電気的に接続する基準電位の第２の配線とをさらに備えていることを特徴とする請求項１６に記載の半導体集積回路。
  18. 前記第１の配線及び前記第２の配線のうちの少なくとも一方は、配線幅が長さ方向に中央部から端部に向かって広がる形状を有していることを特徴とする請求項１７に記載の半導体集積回路。
  19. 前記半導体チップの中央部に配置された制御部を取り囲むように配置された基準電位の第３の配線をさらに備えていることを特徴とする請求項１６に記載の半導体集積回路。
  20. 前記レベルシフト回路及び前記プリドライバは、前記ローサイドトランジスタのセル幅内に収まるように設計されていることを特徴とする請求項１３に記載の半導体集積回路。
  21. 前記制御部と前記第１の回路セル列及び前記第２の回路セル列のうちの少なくとも一方に含まれる前記プリドライバの各々とを接続する複数の第４の配線をさらに備え、
    前記複数の第４の配線の各々は、配線長が均一であることを特徴とする請求項１６に記載の半導体集積回路。
  22. 前記高耐圧ドライバは、
    ＥＳＤ保護素子と、
    ローサイドトランジスタとを備えていることを特徴とする請求項３に記載の半導体集積回路。
  23. 前記プリドライバ、前記パッド、前記ＥＳＤ保護素子、及び、前記ローサイドトランジスタは、一直線上に配置されていることを特徴とする請求項２２に記載の半導体集積回路。
  24. 少なくとも前記ＥＳＤ保護素子と前記ローサイドトランジスタとは、前記パッドを介して対向するように配置されていることを特徴とする請求項２３に記載の半導体集積回路。
  25. 前記半導体チップの中央部に配置された制御部と、
    前記半導体チップにおける前記第１のチップ辺に対向する第２のチップ辺に沿うように配置され、前記複数の回路セルよりなる第１の回路セル列に前記制御部を介して対向する複数の前記の回路セルよりなる第２の回路セル列とをさらに備えていることを特徴とする請求項２４に記載の半導体集積回路。
  26. 前記第１の回路セル列及び前記第２の回路セル列の各々の両端に配置され、高圧電位用の第１の電源パッド及び基準電位用の第２の電源パッドと、
    前記第１の回路セル列及び前記第２の回路セル列における各々の前記ＥＳＤ保護素子の上に配置され、前記第１の電源パッドと電気的に接続する高圧電位の第１の配線と、
    前記第１の回路セル列及び前記第２の回路セル列における各々の前記ローサイドトランジスタの上に配置され、前記第２の電源パッドと電気的に接続する基準電位の第２の配線とをさらに備えていることを特徴とする請求項２５に記載の半導体集積回路。
  27. 前記第１の配線及び前記第２の配線のうちの少なくとも一方は、配線幅が長さ方向に中央部から端部に向かって広がる形状を有していることを特徴とする請求項２６に記載の半導体集積回路。
  28. 前記半導体チップの中央部に配置された制御部を取り囲むように配置された基準電位の第３の配線をさらに備えていることを特徴とする請求項２５に記載の半導体集積回路。
  29. 前記プリドライバは、前記ローサイドトランジスタのセル幅内に収まるように設計されていることを特徴とする請求項２２に記載の半導体集積回路。
  30. 前記制御部と前記第１の回路セル列及び前記第２の回路セル列のうちの少なくとも一方に含まれる前記プリドライバの各々とを接続する複数の第４の配線をさらに備え、
    前記複数の第４の配線の各々は、配線長が均一であることを特徴とする請求項２５に記載の半導体集積回路。
  31. 前記高耐圧ドライバは、
    ＥＳＤ保護素子と、
    ローサイド回生ダイオードと、
    ローサイドトランジスタとを備えていることを特徴とする請求項３に記載の半導体集積回路。
  32. 前記プリドライバ、前記パッド、前記ＥＳＤ保護素子、前記ローサイド回生ダイオード、及び前記ローサイドトランジスタは、一直線上に配置されていることを特徴とする請求項３１に記載の半導体集積回路。
  33. 少なくとも前記ＥＳＤ保護素子と前記ローサイド回生ダイオードとは、前記パッドを介して対向するように配置されていることを特徴とする請求項３２に記載の半導体集積回路。
  34. 前記半導体チップの中央部に配置された制御部と、
    前記半導体チップにおける前記第１のチップ辺に対向する第２のチップ辺に沿うように配置され、前記複数の回路セルよりなる第１の回路セル列に前記制御部を介して対向する複数の前記の回路セルよりなる第２の回路セル列とをさらに備えていることを特徴とする請求項３３に記載の半導体集積回路。
  35. 前記第１の回路セル列及び前記第２の回路セル列の各々の両端に配置され、高圧電位用の第１の電源パッド及び基準電位用の第２の電源パッドと、
    前記第１の回路セル列及び前記第２の回路セル列における各々の前記ＥＳＤ保護素子の上に配置され、前記第１の電源パッドと電気的に接続する高圧電位の第１の配線と、
    前記第１の回路セル列及び前記第２の回路セル列における各々の前記ローサイドトランジスタの上に配置され、前記第２の電源パッドと電気的に接続する基準電位の第２の配線とをさらに備えていることを特徴とする請求項３４に記載の半導体集積回路。
  36. 前記第１の配線及び前記第２の配線のうちの少なくとも一方は、配線幅が長さ方向に中央部から端部に向かって広がる形状を有していることを特徴とする請求項３５に記載の半導体集積回路。
  37. 前記半導体チップの中央部に配置された制御部を取り囲むように配置された基準電位の第３の配線をさらに備えていることを特徴とする請求項３４に記載の半導体集積回路。
  38. 前記プリドライバは、前記ローサイドトランジスタのセル幅内に収まるように設計されていることを特徴とする請求項３１に記載の半導体集積回路。
  39. 前記制御部と前記第１の回路セル列及び前記第２の回路セル列のうちの少なくとも一方に含まれる前記プリドライバの各々とを接続する複数の第４の配線をさらに備え、
    前記複数の第４の配線の各々は、配線長が均一であることを特徴とする請求項３４に記載の半導体集積回路。
JP2006056575A 2006-03-02 2006-03-02 半導体集積回路 Expired - Fee Related JP4758787B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006056575A JP4758787B2 (ja) 2006-03-02 2006-03-02 半導体集積回路
US12/094,494 US7989964B2 (en) 2006-03-02 2006-09-29 Semiconductor integrated circuit
CN2006800360566A CN101278389B (zh) 2006-03-02 2006-09-29 半导体集成电路
KR1020087011921A KR20080107350A (ko) 2006-03-02 2006-09-29 반도체 집적회로
PCT/JP2006/319535 WO2007099664A1 (ja) 2006-03-02 2006-09-29 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006056575A JP4758787B2 (ja) 2006-03-02 2006-03-02 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2007234973A true JP2007234973A (ja) 2007-09-13
JP4758787B2 JP4758787B2 (ja) 2011-08-31

Family

ID=38458786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006056575A Expired - Fee Related JP4758787B2 (ja) 2006-03-02 2006-03-02 半導体集積回路

Country Status (5)

Country Link
US (1) US7989964B2 (ja)
JP (1) JP4758787B2 (ja)
KR (1) KR20080107350A (ja)
CN (1) CN101278389B (ja)
WO (1) WO2007099664A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169088B2 (en) * 2009-07-02 2012-05-01 Monolithic Power Systems, Inc. Power converter integrated circuit floor plan and package
JP6584977B2 (ja) * 2016-02-24 2019-10-02 日立オートモティブシステムズ株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163817A (ja) * 1989-11-21 1991-07-15 Mitsubishi Electric Corp 大規模半導体集積回路チップ
JPH0645511A (ja) * 1992-07-23 1994-02-18 Matsushita Electric Ind Co Ltd Ｉｇｂｔモジュール
JP2004336032A (ja) * 2003-04-30 2004-11-25 Texas Instr Inc <Ti> 静電気放電エネルギーを導通するための集積回路の構造
JP2005175454A (ja) * 2003-11-19 2005-06-30 Matsushita Electric Ind Co Ltd プラズマディスプレイのサステインドライバ、及びその制御回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046041A (ja) 1983-08-24 1985-03-12 Nec Corp 半導体装置
JPS6265449A (ja) 1985-09-18 1987-03-24 Mitsubishi Electric Corp 半導体集積回路装置
JPS62185331A (ja) 1986-02-10 1987-08-13 Sumitomo Electric Ind Ltd 半導体装置
JP2001308141A (ja) * 2000-02-18 2001-11-02 Sony Corp 電子回路装置の製造方法
US7276802B2 (en) * 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
KR100476925B1 (ko) * 2002-06-26 2005-03-17 삼성전자주식회사 본딩 불량과 신호 스큐를 방지하는 패드 배치를 갖는 반도체 칩
KR100492801B1 (ko) * 2002-11-14 2005-06-07 주식회사 하이닉스반도체 리셋신호 발생회로 및 이를 이용한 불휘발성 강유전체메모리 장치
WO2005107074A2 (en) * 2004-04-15 2005-11-10 California Institute Of Technology Integrated circuit with breakdown voltage multiplier
JP4778811B2 (ja) * 2006-03-02 2011-09-21 パナソニック株式会社 半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163817A (ja) * 1989-11-21 1991-07-15 Mitsubishi Electric Corp 大規模半導体集積回路チップ
JPH0645511A (ja) * 1992-07-23 1994-02-18 Matsushita Electric Ind Co Ltd Ｉｇｂｔモジュール
JP2004336032A (ja) * 2003-04-30 2004-11-25 Texas Instr Inc <Ti> 静電気放電エネルギーを導通するための集積回路の構造
JP2005175454A (ja) * 2003-11-19 2005-06-30 Matsushita Electric Ind Co Ltd プラズマディスプレイのサステインドライバ、及びその制御回路

Also Published As

Publication number Publication date
US7989964B2 (en) 2011-08-02
JP4758787B2 (ja) 2011-08-31
CN101278389B (zh) 2013-01-09
CN101278389A (zh) 2008-10-01
KR20080107350A (ko) 2008-12-10
WO2007099664A1 (ja) 2007-09-07
US20090273099A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
US8264057B2 (en) Semiconductor device driving bridge-connected power transistor
TWI614877B (zh) 半導體裝置
JP4955077B2 (ja) 半導体装置
JP5526849B2 (ja) 半導体装置
JP4004460B2 (ja) 半導体装置
CN100428462C (zh) 半导体集成电路器件
JP4778811B2 (ja) 半導体集積回路
JP2007242671A (ja) 半導体集積回路
JP2009081293A (ja) 半導体チップ、及び複数の半導体チップが搭載された半導体装置
US8169088B2 (en) Power converter integrated circuit floor plan and package
JP4758787B2 (ja) 半導体集積回路
JP4408835B2 (ja) 半導体集積回路装置
JP2008210995A (ja) 半導体装置
JP2022051466A (ja) 半導体装置
JPWO2019054077A1 (ja) パワーモジュール及び逆導通ｉｇｂｔ
JP4175155B2 (ja) 半導体装置
US7768100B2 (en) Semiconductor integrated circuit
JP2005197554A (ja) 半導体装置
JP2023075028A (ja) 半導体装置
JP2008243910A (ja) 半導体集積回路
JP2009266933A (ja) 半導体装置
JP2018129544A (ja) 半導体装置
JP2000299434A (ja) 集積回路用保護装置
JPH11224948A (ja) 回路内蔵ｉｇｂｔ及びそれを用いた電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110603

R150 Certificate of patent or registration of utility model

Ref document number: 4758787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees