JPS62185331A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62185331A
JPS62185331A JP61027372A JP2737286A JPS62185331A JP S62185331 A JPS62185331 A JP S62185331A JP 61027372 A JP61027372 A JP 61027372A JP 2737286 A JP2737286 A JP 2737286A JP S62185331 A JPS62185331 A JP S62185331A
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding
semiconductor chip
leads
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61027372A
Other languages
English (en)
Inventor
Masahiko Sawada
澤田　雅彦
Michitomo Iiyama
飯山　道朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP61027372A priority Critical patent/JPS62185331A/ja
Publication of JPS62185331A publication Critical patent/JPS62185331A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、半導体チップ上に設けたボンディングパッ
ドと半導体装置用パッケージに設けた内部リードをボン
ディングワイヤで接続して組立てる半導体装置に関する
ものである。
従来の技術 従来は、第２図に示すように、半導体チップ３上のボン
ディングパッド４は、半導体チップの各辺に沿って等間
隔に設けてあった。また、−辺のボンディングパッド４
に対応する半導体装置用パッケージ１上の内部リード２
は、すべて長さが等しく、その辺に垂直で互いに等間隔
になるように設けてあった。さらに、各辺ごとのボンデ
ィングパッド４の数は等しい。従って、半導体装置用パ
ッケージ１各辺での内部リード２の数も等しい。
ボンディングパッド４と内部リード２とが上記のような
配列となっていると、互いに対応するボンディングパッ
ド４と内部リード２の端とをボンディングワイヤ５で接
続する際には、そのボンディングワイヤ５と内部リード
２がどこにあるかでボンディングワイヤ５の長さがまち
まちであるし、互いに隣り合うボンディングワイヤ５０
間隔も異なる。つまり、半導体チップ３各辺の中央付近
でのボンディングワイヤ５はその辺に対してほぼ垂直で
あり、長さももっとも短い。これに対し、半導体チップ
３各辺の端部に近づくとボンディングワイヤ５は、辺に
対してなす角度が小さくなる。
特に、半導体チップ３が小さくて、しかもボンディング
パッド４数が多い場合には、端部のボンディングパッド
４は、対応する内部リード２は離れた位置にあるので、
ボンディングワイヤ５が半導体チップ５の辺に対してな
す角度は非常に小さくなり、ボンディングワイヤ５の長
さも長くなる。
また、互いに隣り合うボンディングワイヤ５間の間隔は
、半導体チップ３の辺の端部に近づくほど狭くなる。
従って、半導体チップ３の各辺の中心部付近では短く、
互いに接触する可能性がまったくないボンディングワイ
ヤ５同志も、各辺の端部に近づくほど接触の危険性が大
きくなる。特に、ボンディングパッド４と内部リード２
の接続の際にはボンディングワイヤ５を一直線にするの
ではなく、半導体チップ３面に垂直な平面上でアーチを
描くように余裕をもたせであるため、ボンディングワイ
ヤ５が長くなるほど隣りのボンディングワイヤ５との接
触の可能性が大きくなる。また、ボンディングパッド４
と内部リード２とを接続する距離が長くなると、ボンデ
ィングワイヤ５が他の内部リード２上を通過することが
ありうる。上に述べたように、ボンディングワイヤ５に
は余裕をもたせであるため、垂れ下がりによる他の内部
リード２との接触の危険性もある。
発明が解決しようとする問題点 上に説明したように、従来の半導体装置では半導体チッ
プ上に設けたボンディングパッドと、半導体装置用パッ
ケージ上に設けた、対応する内部リードとの位置関係は
、ボンディングパッドが半導体チップの各辺上のどの位
置にあるかで大きく異なる。特に、ボンディングパッド
が半導体チップの各辺の端部にある場合、半導体装置用
パッケージ上の、対応する内部リードとの接続の際に接
触の危険が大きくなるという問題点がある。例えば、隣
り合うボンディングワイヤの間隔が狭く、しかもボンデ
ィングワイヤが長いことによるボンディングワイヤ同志
の接触の問題がある。また、ボンディングワイヤがいく
つかの内部リード上を横切るため、垂れ下がりによる、
ボンディングワイヤと本来接触すべきでない内部リード
との接触の問題がある。
本発明は、従って、半導体チップのボンディングパッド
と半導体装置用パッケージの内部リードとをボンディン
グする工程において発生する、隣接するボンディングワ
イヤ同志の接触を解消するとともに、ボンディングワイ
ヤが本来接触すべきでない内部リードと接触する可能性
を小さくできる半導体装置を提供することを目的とする
。
問題点を解決するための手段　　。
上記問題点を解決するための本発明の半導体装置は、半
導体チップ上に設けたボンディングパッドと半導体装置
用パッケージ上に設けた内部リードとをボンディングワ
イヤで接続して組立てる半導体装置であって、一本のボ
ンディングワイヤにより接続されることになる、該半導
体チップ上のボンディングパッドと該半導体装置用パッ
ケージ上の対応する内部リードの内部端との組を、各組
ごとに該半導体チップの中心を通る相異なる直線上に配
置する。
本発明の特徴によれば、上記内部リードは、上記半導体
チップの中心を中心とする第１の円周上に内側端が位置
する第１の内部リードと、上記第１の円周と同心で半径
のより大きい第２の円周上に内側端が位置する第２の内
部リードとを含み、上記ボンディングパッドは、上記半
導体チップの中心を中心とする第３の円周上に位置する
、上記第１の内部リードに対応する第１のボンディング
パッドと、上記第３の円周と同心で半径のより大きい第
４の円周上に位置する、上記第２の内部リードに対応す
る第２のボンディングパッドとを含む。ここに、前記第
１及び第２の円周の半径差は、前記第３及び第４の円周
の半径差と等しい。
さらに、前記第１の内部リードの各々の内側端とそれに
対応する第１のボンディングパッドとを結ぶ直線は、互
いに隣り合う直線となす角度がすべて等しく、前記第２
の内部リードの各々の内側端とそれに対応する第２のボ
ンディングパッドとを結ぶ直線も、互いに隣り合う直線
となす角度がすべて等しく、上記内部リードは、その内
側端と半導体チップの中心とを結ぶ直線に沿って延びて
いることが望ましい。
作月 本発明による半導体装置は、半導体チップ上のボンディ
ングパッドと半導体装置用パッケージ上の内部リードを
直線上ではなく円周上に設けたことに特徴がある。特に
、互いに対応するボンディングパッドと内部リードとを
結ぶ直線が、どのボンディングパッドと内部リードとの
組においても半導体チップの中心を通るようになってい
る。
このため、互いに対応するボンディングパッドと内部リ
ードとを接続するボンディングワイヤは、半導体チップ
上のボンディングパッドの位置により隣接するボンディ
ングワイヤとの間隔が極端に狭くなることはない。また
、ボンディングワイヤが余計な内部リード上を通過する
ことがないのでボンディングワイヤの垂れ下がりによる
接触もない。
実施例 以下、第１図に平面図を示した実施例を参照しながら本
発明の半導体装置を説明する。第１図には、本発明の半
導体装置の左上部Ａのみを示す。
この半導体装置全体は、第１図に示したＡの部分を半導
体チップの中心６を中心として９０°ずつ３回回転する
ことにより得られる。
半導体装置用パッケージ１のキャビティＩへの中心部に
は正方形の半導体チップ３がグイボンディングされ、そ
の半導体チップを取り囲んでいる正方形の半導体装置用
パッケージ１０周辺部には、内部リード２．２°が設け
である。半導体装置用パッケージ１の各辺の中央部の各
内部リード２は、内側端がキャビティＩＡの中心すなわ
ち半導体チップの中心６を中心とする１つの円周上に位
置し、その内側端と半導体チップの中心６とを結ぶ直線
に沿って半導体装置用パッケージ１の外縁まで延びてい
る。従って、半導体用パッケージ１の辺の中央部に近い
内部リード２はど長さは短い。互いに隣り合う内部リー
ド２のなす角はすべて同じにしである。
半導体装置用パッケージ１の角の部分に設けられた内部
リード２°は内部端が内部リード２の内部端点と同じ円
周上にはのらない。このため、内部リード２”は、同心
で半径のより大きな円周上に内部端が位置する。他端は
、内部リード２と同様に、内部リード２′の内部端と半
導体チップの中心６を結ぶ直線を延長して半導体装置用
パッケージ１の縁と交わる点にある。互いに隣り合う内
部リード２′は互いに隣り合う内部リード２のなす角と
同じである。
各内部リード２に対応するボンディングパッド４は、半
導体チップ３上で半導体チップの中心６を中心とする円
周上に設けられている。互いに対応する内部リード２と
ボンディングパッド４の組は、各組ごとに半導体チップ
の中心６からの直線上に位置する配置となっている。
各内部リード２°に対応するボンディングパッド４′は
、半導体チップ３上にあって、ボンディングパッド４が
位置する円周よりも大きな半径で同心の円周上にのる。
互いに対応する内部リード２．２“とボンディングパッ
ド４．４゛をボンディングワイヤで接続する。内部リー
ド２ポンデイングパツド４を接続するボンディングワイ
ヤ５はすべて同じ長さである。内部リード２”とボンデ
ィングパッド４゛を接続するボンディングワイヤ５は若
干長い。しかし、従来の半導体装置で用いられるボンデ
ィングワイヤの長短の差に比べれば小さい。
発明の効果 本発明による半導体装置は上記の構成としたため、以下
のような効果が生じる。
互いに対応するボンディングパッドと内部リードの位置
により隣接するボンディングワイヤ間の間隔が極端に狭
くなるということがない。従って、隣接するボンディン
グワイヤの接触が起こりにくくなる。
また、互いに対応するボンディングパッドと内部リード
は常に一直線上にあるため、ボンディングワイヤが垂れ
下がっても隣接する内部リードと接触することがない。
さらに、各ボンディングワイヤの長さをほぼ同じにする
ことができる。
【図面の簡単な説明】
第１図は、本発明による半導体装置の左上部Ａの平面図
であり、 第２図は、従来の半導体装置の左上部スの平面図である
。 （主な参照番号） １・・半導体装置用パッケージ、 ２．２゛　・　・内部リード、 ３・・半導体チップ、 ４・・ボンディングパッド、 ５・・ボンディングワイヤ、 ６・・半導体チップの中心

Claims (5)

    【特許請求の範囲】
  1. （１）半導体装置用パッケージと、該半導体装置用パッ
    ケージに固定された半導体チップと、該半導体チップ上
    に設けたボンディングパッドと上記半導体装置用パッケ
    ージ上に設けた内部リードとを接続するボンディングワ
    イヤとを具備する半導体装置であって、同一ボンディン
    グワイヤにより接続されている上記半導体チップ上のボ
    ンディングパッドと上記半導体装置用パッケージ上の対
    応する内部リードの内側端との組が、各組ごとに前記半
    導体チップ内の１点を通る相異なる直線上に配置されて
    いることを特徴とする半導体装置。
  2. （２）上記内部リードは、上記半導体チップの中心を中
    心とする第１の円周上に内側端が位置する第１の内部リ
    ードと、上記第１の円周と同心で半径のより大きい第２
    の円周上に内側端が位置する第２の内部リードとを含み
    、上記ボンディングパッドは、上記半導体チップの中心
    を中心とする第３の円周上に位置する、上記第１の内部
    リードに対応する第１のボンディングパッドと、上記第
    ３の円周と同心で半径のより大きい第４の円周上に位置
    する、上記第２の内部リードに対応する第２のボンディ
    ングパッドとを含むことを特徴とする特許請求の範囲第
    （１）項記載の半導体装置。
  3. （３）前記第１の内部リードの各々の内側端とそれに対
    応する第１のボンディングパッドとを結ぶ直線は、互い
    に隣り合う直線となす角度がすべて等しく、前記第２の
    内部リードの各々の内側端とそれに対応する第２のボン
    ディングパッドとを結ぶ直線も、互いに隣り合う直線と
    なす角度がすべて等しいことを特徴とする特許請求の範
    囲第（２）項記載の半導体装置。
  4. （４）前記第１及び第２の円周の半径差は、前記第３及
    び第４の円周の半径差と等しいことを特徴とする特許請
    求の範囲第（２）項又は第（３）項記載の半導体装置。
  5. （５）上記内部リードは、その内側端と半導体チップの
    中心とを結ぶ直線に沿って延びていることを特徴とする
    特許請求の範囲第（１）項から第（４）項までのいずれ
    か１項に記載の半導体装置。
JP61027372A 1986-02-10 1986-02-10 半導体装置 Pending JPS62185331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61027372A JPS62185331A (ja) 1986-02-10 1986-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61027372A JPS62185331A (ja) 1986-02-10 1986-02-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS62185331A true JPS62185331A (ja) 1987-08-13

Family

ID=12219214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61027372A Pending JPS62185331A (ja) 1986-02-10 1986-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS62185331A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041529A (ja) * 2004-07-24 2006-02-09 Samsung Electronics Co Ltd リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
US7566954B2 (en) 2004-07-24 2009-07-28 Samsung Electronics Co., Ltd. Bonding configurations for lead-frame-based and substrate-based semiconductor packages
US7989964B2 (en) 2006-03-02 2011-08-02 Panasonic Corporation Semiconductor integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041529A (ja) * 2004-07-24 2006-02-09 Samsung Electronics Co Ltd リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
US7566954B2 (en) 2004-07-24 2009-07-28 Samsung Electronics Co., Ltd. Bonding configurations for lead-frame-based and substrate-based semiconductor packages
JP4699829B2 (ja) * 2004-07-24 2011-06-15 三星電子株式会社 リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
US7989964B2 (en) 2006-03-02 2011-08-02 Panasonic Corporation Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JPS62185331A (ja) 半導体装置
JPH01107549A (ja) 半導体集積回路装置
JPS62185332A (ja) 半導体装置
JPH04155954A (ja) 半導体装置
JPS63253635A (ja) 半導体装置
JPH0233961A (ja) リードフレーム
JPS6195559A (ja) リ−ドフレ−ム及びそれを用いた半導体装置
JPH0546280Y2 (ja)
JPS61212050A (ja) 半導体装置
JPS60101938A (ja) 半導体装置
KR0134759B1 (ko) 반도체 장치
JPH01298757A (ja) リードフレーム
JPS625648A (ja) 集積回路用パツケ−ジ
JPS61269349A (ja) リ−ドフレ−ム
JPH01283948A (ja) 樹脂封止型半導体装置
JPH0432761Y2 (ja)
JPH04186755A (ja) リードフレーム
JPH03105935A (ja) 半導体装置用セラミックパッケージ
JPH06326235A (ja) 半導体装置
JPH0513658A (ja) 半導体装置用リードフレーム
JPH04163956A (ja) 半導体装置用リードフレーム
JPS61159758A (ja) 半導体モジユ−ル
JPH07107922B2 (ja) サ−デイプ型半導体装置
JPH03228359A (ja) リードフレーム
JPH04368160A (ja) 半導体パッケージ