JP2007227555A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007227555A
JP2007227555A JP2006045647A JP2006045647A JP2007227555A JP 2007227555 A JP2007227555 A JP 2007227555A JP 2006045647 A JP2006045647 A JP 2006045647A JP 2006045647 A JP2006045647 A JP 2006045647A JP 2007227555 A JP2007227555 A JP 2007227555A
Authority
JP
Japan
Prior art keywords
semiconductor package
semiconductor device
mold resin
chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006045647A
Other languages
English (en)
Inventor
Eiji Hayashi
英二 林
Takahiro Sugimura
貴弘 杉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006045647A priority Critical patent/JP2007227555A/ja
Priority to US11/618,142 priority patent/US7459342B2/en
Publication of JP2007227555A publication Critical patent/JP2007227555A/ja
Priority to US12/268,050 priority patent/US7838335B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体パッケージのボール面側に露出したモールド樹脂とアンダーフィル樹脂との接着性を改善して、両者の界面での剥離を防止することができる半導体装置の製造方法を得る。
【解決手段】ワックス又は脂肪酸が含まれたモールド樹脂がボール面側に露出した半導体パッケージのボール面をＡｒプラズマによりスパッタするスパッタ工程と、スパッタ工程の後に、半導体パッケージを配線基板上にフリップチップ接合する工程と、半導体パッケージと配線基板の間にアンダーフィル樹脂を充填する工程とを有する。
【選択図】図１

Description

本発明は、モールド樹脂がボール面側に露出した半導体パッケージを配線基板にフリップチップ接合し、両者の間にアンダーフィル樹脂を充填する半導体装置の製造方法に関するものである。
半導体パッケージ(CSP: Chip Scale Package)の製造工程において、トランスファーモールド成形が行われる。そして、成形後に成形金型から成形品を取り出すときの離型性を向上させるために、離型剤が含まれたモールド樹脂が用いられている（例えば、特許文献１，２参照）。また、シリコーンオイルなど微量の可撓剤を添加することにより、内部応力を低減し、チップの損傷などを防ぐことがある。（例えば、特許文献４）また、モールド樹脂がボール面側に露出した半導体パッケージが提案されている（例えば、特許文献３参照）。
特開平１１−３５８００号公報 特開２０００−２８１７５０号公報 特開２００１−８５６０９号公報 特開２００１−２７０９７７号公報
しかし、モールド樹脂がボール面側に露出した半導体パッケージを配線基板にフリップチップ接合し、両者の間にアンダーフィル樹脂を充填すると、モールド樹脂とアンダーフィル樹脂の界面で剥離が発生するという問題が新たに見出された。これは、離型剤がモールド樹脂の表面に出てきて、アンダーフィル樹脂との接着が悪くなっていることや、低応力剤としてシリコーンオイルを添加した場合に、シリコーンオイルとアンダーフィル樹脂との接着力を確保するのが難しくなる場合があるためと考えられる。なお、アンダーフィルの前にＯ２プラズマ処理を行っても上記の剥離を防止することはできなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、半導体パッケージのボール面側に露出したモールド樹脂とアンダーフィル樹脂との接着性を改善して、両者の界面での剥離を防止することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、ワックス又は脂肪酸、もしくはシリコーンオイルなどの添加物が含まれたモールド樹脂がボール面側に露出した半導体パッケージのボール面をＡｒプラズマによりスパッタするスパッタ工程と、スパッタ工程の後に、半導体パッケージを配線基板上にフリップチップ接合する工程と、半導体パッケージと配線基板の間にアンダーフィル樹脂を充填する工程とを有する。本発明のその他の特徴は以下に明らかにする。
本発明により、半導体パッケージのボール面側に露出したモールド樹脂とアンダーフィル樹脂との接着性を改善して、両者の界面での剥離を防止することができる。
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の製造方法について図１のフローチャートを参照しながら説明する。
まず、半導体パッケージ１を作成する（ステップＳ１）。具体的には、図２に示すように、基板２上にエラストマー・シート３を介してチップ４を搭載する。そして、基板２中央の開口を通して、チップ４のセンターパッド５と基板２の電極６とをワイヤ７により接続する。さらに、基板２を金型８に装着して、チップ４、ワイヤ７、エラストマー・シート３をモールド樹脂９で一括封止する。次に、図３に示すように、基板２の下面に半田ボール１０を付ける。これにより、モールド樹脂９がボール面側に露出した半導体パッケージ１が作成される。
このようにモールド樹脂９を金型８で成形する場合は、離型剤が含まれたモールド樹脂９を用いる。離型剤としては、例えば、パラフィンワックス、ライスワックス、カルナバワックス、キャンデリラワックスなどの天然ワックス、ポリエチレンワックス、酸化ポリエチレンワックスなどの石油系ワックス、高級脂肪族ケトン、高級脂肪族エステル、高級脂肪酸、高級脂肪族アルコールなどのワックス又は脂肪酸が挙げられる。また、モールド樹脂９には、半導体パッケージ１の反りを低減するために、大量のフィラーが添加されている。すなわち、半導体チップ４の主要な構成となる単結晶シリコン基板など、半導体基板は熱膨張係数が小さい。従って、半導体チップ４全体としての熱膨張係数も３ｐｐｍ／℃程度と、非常に小さくなる。また、単結晶シリコン基板に限らず、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板もやはり、エポキシ系樹脂などと比べると一般的に熱膨張係数が小さい。そこで、モールド樹脂９には、エポキシ系樹脂に対して、熱膨張係数の小さいシリカなどからなるフィラーを大量に添加し、半導体チップ４との熱膨張係数差をなるべく小さくした物が用いられる。本実施の形態においては、エポキシ系樹脂に対して、少なくとも８０ｗｔ％以上、より好ましくは９０ｗｔ％程度のシリカを添加した物をモールド樹脂９として用いる。このような場合、シリカなどからなるフィラーは、例えばモールド樹脂９を構成するエポキシ系樹脂と比較して弾性率が高いため、モールド樹脂９内部に封止される半導体チップ４に対して生じる内部応力がかなり高くなる。そこで、モールド樹脂９には、低応力剤として、微量の可撓剤が添加されることがある。可撓剤としては、各種シリコーンオイル、シリコーンゴム、アクリルニトリルブタジエンゴム等が用いられることがある。特に、エポキシ変性シリコーンオイルなど、各種シリコーンオイルが化学的安定性などの面から有効である。しかし、シリコーンオイルが添加されたモールド樹脂９を使用する場合、アンダーフィル樹脂２０との接着力の確保が難しくなる。シリコーンオイルは、離型剤に使用されることもあるほど、他の有機物などとの粘着力、接着力を確保するのが難しいという性質がある。少なくとも８０ｗｔ％以上のシリカフィラーを含有するような、モールド樹脂９において、低応力化を達成し、半導体チップ４のクラックを防止するためには、０．３ｗｔ％以上のシリコーンオイルを添加するのが好ましいが、シリコーンオイルの含有量が０．１ｗｔ％を超えると、他の有機樹脂との接着力を確保するのが難しくなる。
また、成形直後は、図４に示すように、離型剤１１はモールド樹脂９中に分散している。しかし、時間が経過すると、図５に示すように、離型剤１１はモールド樹脂９中で集まり始める。そして、最終的には、図６に示すように、金型８との界面付近に離型剤１１の層が形成される。この離型剤１１の層が、モールド樹脂とアンダーフィル樹脂（後述）との接着性を劣化させる原因となる。
そこで、図７に示すように、半導体パッケージ１のボール面をＡｒプラズマによりスパッタする（ステップＳ２）。即ち、電場の中でＡｒプラズマを加速して半導体パッケージ１のボール面に当てる。これにより、モールド樹脂９の表面に形成された離型剤１１の層をプラズマで物理的に除去することができる。また、モールド樹脂９の表面を粗くしてアンダーフィル樹脂（後述）との接触面積を増やすこともできる。また、シリコーンオイルを含有するモールド樹脂９と、アンダーフィル樹脂２０との接着力を確保する上でも、Ａｒプラズマによる表面改質は有効である。樹脂表面を改質し、接着材との接着性を改善する手段としては、Ａｒプラズマや、酸素プラズマクリーニングという手段があった。本実施の形態におけるモールド樹脂９に対しては、酸素プラズマクリーニングでは、接着力の改善の効果が十分に得られず、Ａｒプラズマであると接着力の改善効果が十分に得られるという特徴がある。酸素プラズマクリーニングを例えば配線基板１４表面に対して施すと、酸素ラジカルプラズマにより、有機結合が切断され、酸素を含んだ官能基が表面に形成されるため、きわめて接着性に富んだ活性な表面状態が得られる。しかし、モールド樹脂９に含有されるシリコーンオイル、例えば一部エポキシ変性したシリコーンオイルなどは、熱酸化に対する安定性が非常に優れているため、酸素ラジカルプラズマに長時間晒しても、メチル基の切断の進行が遅く、接着性に富む官能基の生成が十分に進まないという問題がある。Ａｒプラズマによる処理においては、Ａｒプラズマ中のＡｒイオンを、大きな電場によって加速することで、ターゲットとなるモールド樹脂９に衝突させる。高いエネルギーを持つＡｒイオンが衝突することによって、シリコーンオイルのメチル基は効果的に切断される。そして、その後のアンダーフィル樹脂注入工程（後述）において、ポリシロキサンの側錯とアンダーフィル樹脂２０との間で強固な結合が形成されるため、アンダーフィル樹脂２０との接着力の向上が得られる。
ただし、スパッタ工程において、モールド樹脂９の削り量を、モールド樹脂９に含まれるフィラーの直径の平均値以下とするのが好ましい。これにより、モールド樹脂からフィラーが大量に脱落するのを防いで、ボール接続の不良を防ぐことができる
次に、図８に示すように、半導体パッケージ１のボール面にフラックス１２を塗布する（ステップＳ３）。
次に、図９に示すように、ベアチップ１３及び配線基板１４を作成する（ステップＳ４）。ベアチップ１３には半田ボール１５が付けられ、配線基板１４には半田ボール１６が付けられている。この半田ボール１５，１６は、それぞれ２００μｍ間隔で複数個並べられている。
次に、図１０に示すように、配線基板１４をステージ１７に載せ、ベアチップ１３をツール１８により保持して、ツール１８及びステージ１７を１８０℃に加熱する。そして、半田ボール１５と半田ボール１６を接触させ、ステージ１７を１８０℃に保ったまま、ツール１８を半田の融点（Ｓｎ１％Ａｇ０．５％Ｃｕの場合は２１０℃）よりも高温である３００℃に加熱して、ベアチップ１３に超音波振動を印加しながら、ベアチップ１３を配線基板１４上にフラックスレスでフリップチップ接合する（ステップＳ５）。ここで、超音波振動の振幅は半田ボール１５，１６の直径１００μｍの１／３程度である±３５μｍ程度とし、印加時間は１秒程度とする。その後、ステージ１７を１８０℃に保ったまま、ツール１８を２００℃まで冷却して、ツール１８を上昇させる。
このように超音波振動を印加することで、フラックスレスで半田ボール１５，１６表面の自然酸化膜を破壊することができ、良好な接合を実現することができる。なお、フラックスを用いると、ベアチップ１３と配線基板１４の間隔は６５μｍ程度と狭いため、両者の間のフラックスを洗い流すことができず、フラックス残渣が発生する。これに対し、フラックスレスで接合することで、フラックス残渣の発生の心配がない。従って、アンダーフィル樹脂内でフラックスが膨張することによるボイドの発生を防ぐことができる。
次に、図１１に示すように、ベアチップ１３に対してＯ２プラズマ処理を行う（ステップＳ６）。Ｏ２プラズマ処理においては、ダイレクトプラズマ方式によって、酸素ラジカルプラズマ中にベアチップ１３が接続された配線基板を晒すことによって、前述の通り、配線基板１４表面のソルダレジスト膜や、ベアチップ１３表面のポリイミドパシベーション膜の有機結合が切断され、酸素を含んだ官能基が表面に形成されるため、きわめて接着性に富んだ活性な表面状態が得られる。特に、ダイレクトプラズマ方式においては、Ａｒイオンを電場中で加速して衝突させる方式に比較して、狭い場所のクリーニングもできるため、ベアチップ１３を配線基板１４にフリップチップ接合した後のクリーニングも可能である。
ここで、メッキでは２元系しか成膜できないため、ベアチップ１３の半田ボール１５はＳｎ２．５％Ａｇからなり、配線基板１４の半田ボール１６はＳｎＣｕからなる。そして、フリップチップ接合により両者の半田ボール１５，１６が接合すると、信頼性の高いＳｎ１％Ａｇ０．５％Ｃｕが形成される。しかし、ベアチップ１３のボール面をＡｒプラズマでスパッタすると、ベアチップ１３の半田ボール１５だけが削れて接合により形成される判断の組成比が変化するため、信頼性が損なわれるという問題がある。また、Ａｒプラズマでスパッタすると、チャージアップにより、ベアチップ１３内のゲート絶縁膜へ電荷がトラップされて素子特性が変化してしまうという問題もある。従って、ベアチップ１３はＡｒプラズマによりスパッタしない方が良い。
次に、図１２に示すように、ベアチップ１３と配線基板１４の間にアンダーフィル樹脂１９を充填する（ステップＳ７）。このように半導体パッケージ１を搭載する前にベアチップ１３についてアンダーフィルを行うことで、後の工程においてベアチップ１３と配線基板１４の間に半導体パッケージ１のフラックス１２が入るのを防ぐことができる。
次に、図１３に示すように、半導体パッケージ１を配線基板１４上にフリップチップ接合する（ステップＳ８）。そして、窒素雰囲気中においてリフロー（溶融）を行う（ステップＳ９）。その後、図１４に示すように、洗浄を行ってフラックス１２を除去する（ステップＳ１０）。この際、ロジン系フラックスの場合はアルコールなど有機溶媒系の洗浄剤を使用し、水溶性フラックスの場合は純水などを使用するのが好ましい。
次に、図１５に示すように、半導体パッケージ１と配線基板１４の間にアンダーフィル樹脂２０を充填する（ステップＳ１１）。その後、図１６に示すように、外部接続用に配線基板１４の下面に半田ボール２１を付け、リフローを行う（ステップＳ１２）。このリフローによって熱ストレスが発生するが、上記のようにモールド樹脂９とアンダーフィル樹脂２０との接着性を改善しているため、両者の界面での剥離を防止することができる。
実施の形態２．
以下、本発明の実施の形態２に係る半導体装置の製造方法について図１７のフローチャートを参照しながら説明する。
まず、実施の形態１と同様にステップＳ１〜Ｓ４を行う。次に、図１８に示すように、ベアチップ１３のボール面にフラックス２２を塗布する（ステップＳ１３）。
次に、図１９に示すように、半導体パッケージ１及びベアチップ１３を配線基板１４上にフラックス１２，１９を用いてフリップチップ接合する（ステップＳ１４）。そして、半導体パッケージ１及びベアチップ１３について同時にリフローを行う（ステップＳ１５）。その後、図２０に示すように、洗浄を行ってフラックス１２，１９を除去する（ステップＳ１６）。
次に、図２１に示すように、半導体パッケージ１及びベアチップ１３に対してＯ２プラズマ処理を行う（ステップＳ１７）。そして、図２２に示すように、半導体パッケージ１と配線基板１４の間にアンダーフィル樹脂２０を充填し、ベアチップ１３と配線基板１４の間にアンダーフィル樹脂１９を充填する（ステップＳ１８）。その後、図１６に示すように、外部接続用に配線基板１４の下面に半田ボール２１を付け、リフローを行う（ステップＳ１９）。
本実施の形態により、実施の形態１と同様の効果を奏する。さらに、ベアチップ１３をフラックス２２を用いて接合することにより、実施の形態１のように超音波振動を印加しながら接合するのに比べて接合時間を短縮することができる。また、半導体パッケージ１及びベアチップ１３について同時にリフローを行うことにより、生産性が向上する。
本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 半導体パッケージの製造工程を示す断面図である。 半導体パッケージの製造工程を示す側面図である。 モールド樹脂と金型との界面付近を示す拡大断面図である。 モールド樹脂と金型との界面付近を示す拡大断面図である。 モールド樹脂と金型との界面付近を示す拡大断面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態２に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態２に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態２に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態２に係る半導体装置の製造工程を示す側面図である。 本発明の実施の形態２に係る半導体装置の製造工程を示す側面図である。
符号の説明
１ 半導体パッケージ
８ 金型
９ モールド樹脂
１０，１５，１６，２１ 半田ボール
１１ 離型剤
１２，２２ フラックス
１３ ベアチップ
１４ 配線基板
１９，２０ アンダーフィル樹脂

Claims (8)

  1. シリコーンオイルが含まれたモールド樹脂がボール面側に露出した半導体パッケージの前記ボール面をＡｒプラズマによりスパッタするスパッタ工程と、
    前記スパッタ工程の後に、前記前記半導体パッケージを前記配線基板上にフリップチップ接合する工程と、
    前記半導体パッケージと前記配線基板の間にアンダーフィル樹脂を充填する工程とを有することを特徴とする半導体装置の製造方法。
  2. ワックス又は脂肪酸が含まれたモールド樹脂がボール面側に露出した半導体パッケージの前記ボール面をＡｒプラズマによりスパッタするスパッタ工程と、
    前記スパッタ工程の後に、前記前記半導体パッケージを前記配線基板上にフリップチップ接合する工程と、
    前記半導体パッケージと前記配線基板の間にアンダーフィル樹脂を充填する工程とを有することを特徴とする半導体装置の製造方法。
  3. 前記半導体パッケージとして、前記モールド樹脂が金型で成形されたものを用いることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記スパッタ工程において、前記モールド樹脂の削り量を、前記モールド樹脂に含まれるフィラーの直径の平均値以下とすることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
  5. 前記アンダーフィル樹脂を充填した後に、前記配線基板の下面に半田ボールを付け、リフローを行う工程を更に有することを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
  6. ベアチップを前記配線基板上にフリップチップ接合した後にＯ２プラズマ処理を行う工程を更に有することを特徴とする請求項１〜５の何れか１項に記載の半導体装置の製造方法。
  7. 前記ベアチップに超音波振動を印加しながら、前記ベアチップを前記配線基板上にフラックスレスでフリップチップ接合することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記半導体パッケージ及び前記ベアチップを前記配線基板上にフラックスを用いてフリップチップ接合した後に、前記半導体パッケージ及び前記ベアチップについて同時にリフローを行うことを特徴とする請求項６に記載の半導体装置の製造方法。
JP2006045647A 2006-02-22 2006-02-22 半導体装置の製造方法 Pending JP2007227555A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006045647A JP2007227555A (ja) 2006-02-22 2006-02-22 半導体装置の製造方法
US11/618,142 US7459342B2 (en) 2006-02-22 2006-12-29 Manufacturing method of semiconductor device
US12/268,050 US7838335B2 (en) 2006-02-22 2008-11-10 Manufacturing method of semiconductor device with a mold resin having a mold release agent

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006045647A JP2007227555A (ja) 2006-02-22 2006-02-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007227555A true JP2007227555A (ja) 2007-09-06

Family

ID=38428734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006045647A Pending JP2007227555A (ja) 2006-02-22 2006-02-22 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7459342B2 (ja)
JP (1) JP2007227555A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10037966B2 (en) 2010-10-21 2018-07-31 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227555A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 半導体装置の製造方法
US9437512B2 (en) * 2011-10-07 2016-09-06 Mediatek Inc. Integrated circuit package structure
US9385075B2 (en) * 2012-10-26 2016-07-05 Infineon Technologies Ag Glass carrier with embedded semiconductor device and metal layers on the top surface
KR102094924B1 (ko) * 2013-06-27 2020-03-30 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
US10305529B2 (en) * 2013-10-10 2019-05-28 Intel Corporation Using materials to increase structural rigidity, decrease size, improve safety, enhance thermal performance and speed charging in small form factor devices
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1135800A (ja) 1997-07-25 1999-02-09 Toshiba Corp 樹脂組成物およびこれを用いた樹脂封止型半導体装置
JP2000281750A (ja) 1999-03-31 2000-10-10 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2001085609A (ja) 1999-09-17 2001-03-30 Hitachi Ltd 半導体装置およびその製造方法
JP4370666B2 (ja) 2000-03-28 2009-11-25 住友ベークライト株式会社 半導体装置
JP2007227555A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10037966B2 (en) 2010-10-21 2018-07-31 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
US7459342B2 (en) 2008-12-02
US7838335B2 (en) 2010-11-23
US20090075425A1 (en) 2009-03-19
US20070196955A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
US9502396B2 (en) Air trench in packages incorporating hybrid bonding
JP4843229B2 (ja) 半導体装置の製造方法
TWI356460B (en) Semiconductor device including electrically conduc
JP3891838B2 (ja) 半導体装置およびその製造方法
JP2007227555A (ja) 半導体装置の製造方法
JPH09214121A (ja) ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法
JP2004281491A (ja) 半導体装置及びその製造方法
US8360303B2 (en) Forming low stress joints using thermal compress bonding
CN103988299A (zh) 用于操纵极薄器件晶片的方法
JP2011077398A (ja) 半導体装置の製造方法
US7919356B2 (en) Method and structure to reduce cracking in flip chip underfill
JP2008543049A (ja) 半導体パッケージ及び同パッケージを形成する方法
JP2008042077A (ja) 半導体装置及びその製造方法
US20060068521A1 (en) Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method
JP4620553B2 (ja) 半導体装置の製造方法
JP2021506109A (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP2006179570A (ja) 半導体装置の製造方法
JP2007281289A (ja) 電子部品及びその製造方法
JP2007103953A (ja) 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法
JP3836449B2 (ja) 半導体装置の製造方法
JP2007194303A (ja) 半導体装置の製造方法
JP2005209833A (ja) 半導体装置の製造方法
TWI353658B (en) Package structure to improve the reliability for w
JP5187341B2 (ja) 半導体装置の製造方法